CN102569098A - 半导体封装件及其封装方法 - Google Patents
半导体封装件及其封装方法 Download PDFInfo
- Publication number
- CN102569098A CN102569098A CN2010106224296A CN201010622429A CN102569098A CN 102569098 A CN102569098 A CN 102569098A CN 2010106224296 A CN2010106224296 A CN 2010106224296A CN 201010622429 A CN201010622429 A CN 201010622429A CN 102569098 A CN102569098 A CN 102569098A
- Authority
- CN
- China
- Prior art keywords
- wafer
- hole
- conductive
- redistribution pattern
- filling material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
本发明提供了一种半导体封装件及其封装方法，所述半导体封装方法包括以下步骤：提供待封装的晶圆；在晶圆的上表面上形成再分布图案；在晶圆的上表面和其上形成有再分布图案的上表面上形成封装材料；对应于所述再分布图案在形成在晶圆的上表面上的封装材料中形成孔，所述孔暴露所述再分布图案；在所述孔中填充导电填充材料。根据本发明的半导体封装方法能够提供高密度的半导体封装件并且能够降低生产成本。
Description
技术领域
本发明涉及一种半导体封装件及其封装方法，具体地讲，本发明涉及一种晶圆级的半导体封装件及其封装方法。
背景技术
近年来，随着半导体技术的不断进步，电子产品朝着薄型的方向发展。而在电子产品的制造过程中，半导体封装件的尺寸对最终电子产品的尺寸有着重要的影响。因此，目前对半导体封装件的结构以及封装工艺提出了越来越高的要求。
在现有技术中，晶圆级的半导体封装工艺主要有两种类型，一种是重分配芯片封装(Redistributed Chip Package，RCP)工艺，如图1所示；另一种是Powertech提出的如图2所示的封装工艺。
在如图1所示的RCP工艺中，通过在晶圆11的上表面上利用铜形成再分布图案12将晶圆11中的电路引出，然后将再分布图案12与BGA焊球14电连接，最后利用包封材料13对晶圆11进行包封。
在如图2所示的封装工艺中，首先提供晶圆21，其中，晶圆21包括多个芯片20，并且芯片20整体地彼此连接，每个芯片20包括多个导电凸点23；然后将晶圆21叠置在模制板24上，其中，模制板24上形成有保护膜25；最后将如上结合在一起的晶圆21与模制板24的上表面和下表面同时塑封，并且沿着分割线22将晶圆21划分为单个的芯片20，从而完成半导体封装件的封装工艺。
根据现有技术的半导体封装工艺的生产成本高，并且良率低，需要提供一种能够在降低生产成本的同时保障产品良率的封装工艺。
发明内容
为了解决现有技术中的半导体封装成本高且良率低的问题，本发明提供了一种半导体封装方法，所述半导体封装方法包括以下步骤：提供待封装的晶圆；在晶圆的上表面上形成再分布图案；在晶圆的下表面和其上形成有再分布图案的上表面上形成封装材料；对应于所述再分布图案在形成在晶圆的上表面上的封装材料中形成孔，所述孔暴露所述再分布图案；在所述孔中填充导电填充材料。
根据本发明的半导体封装方法，所述导电填充材料为导电焊料，并且将导电焊料填充在所述孔中之后将所述导电焊料回流。
根据本发明的半导体封装方法，所述导电填充材料为有机导电材料，或者可选地，所述导电填充材料包含铅。
根据本发明的半导体封装方法，通过激光形成所述孔并且通过印刷、点胶、沉积、电镀或者化学镀的方法填充所述导电填充材料。
此外，本发明提供了一种半导体封装件，所述半导体封装件包括：晶圆；再分布图案，形成在晶圆的上表面上；封装材料，形成在晶圆的下表面和其上形成有再分布图案的晶圆的上表面上，在形成在晶圆的上表面上的封装材料中形成孔，所述孔与所述再分布图案对应；导电填充材料，所述导电填充材料填充在所述封装材料的所述孔中，以经过再分布图案将晶圆与外部电路电连接。
根据本发明的半导体封装方法能够提供高密度的半导体封装件并且能够降低生产成本。
附图说明
通过结合附图对本发明的示例性实施例进行详细地描述，本发明的以上和其它优点将变得更加清楚，其中，
图1示出了根据现有技术的重分配芯片封装工艺；
图2示出了根据现有技术的Powertech提出的封装工艺；
图3是示出根据本发明示例性实施例的半导体封装件的结构；
图4A至图4G示出了根据本发明示例性实施例的半导体封装件的封装工艺。
具体实施方式
以下，将参照附图对本发明的示例性实施例进行详细地描述。
参照图3，根据本发明示例性实施例的半导体封装件包括：晶圆110；再分布图案120，形成在晶圆110的上表面的预定位置处，其中，再分布图案120由导电材料例如铜形成；封装材料130，形成在晶圆110的下表面以及晶圆110的其上形成有再分布图案120的上表面上，并且在形成在晶圆110的上表面上的封装材料130中形成与再分布图案120对应的孔，以暴露再分布图案120；导电填充材料140，填充到封装材料130的孔中，以将晶圆110经过再分布图案120与外部电路电连接，例如，将晶圆110上的电路经过再分布图案120与外部电路电连接。将如上所述封装后的晶圆110切割成多个半导体封装件，从而完成了得到了单独的半导体封装件。
根据本发明的示例性实施例，导电填充材料140可以为导电焊料，或者其它导电有机物，或者可选地，本发明的导电填充材料可以包含金属铅。
下面将参照图4A至图4G来描述根据本发明示例性实施例的制造如图3中所示的半导体封装件的工艺。
首先参照图4A，提供待封装的晶圆110。接着参照图4B，在晶圆110的上表面上形成再分布图案120，再分布图案120用于将晶圆110与外部电路电连接。
接下来，参照图4C，在晶圆110的下表面以及形成有再分布图案120的晶圆110的上表面上形成封装材料130，以保护晶圆110。
此后，参照图4D，在形成在晶圆110的上表面上的封装材料130中形成孔，所述孔与再分布图案120对应。可以通过激光、蚀刻等方法来形成所述孔，或者在模制过程中形成所述孔。优选地，通过激光形成所述孔。
然后，参照图4E，将导电填充材料140填充在所述孔中，即，将导电填充材料140形成在再分布图案120上，与再分布图案120电连接。其中，导电填充材料140可以为导电焊料。可以通过印刷、点胶、沉积、电镀或者化学镀等方法来填充导电填充材料140。
当导电填充材料140为导电焊料时，参照图4F，对填充在孔中的导电焊料进行回流焊，以使填充在孔中的导电焊料分布均匀，增加其稳定性。
最后，参照图4G，将如上所述封装后的晶圆110切割成多个半导体封装件，从而完成了半导体封装工艺。
根据本发明的半导体封装工艺通过先对晶圆的上表面和下表面同时塑封，然后利用激光等对形成在晶圆上表面上的封装材料打孔并且在所述孔中填充导电材料来实现晶圆与外部电路的电气连接。
与现有技术的半导体封装工艺相比，根据本发明的半导体封装工艺能够实现高密度的半导体封装件，并且封装成本下降。
Claims (8)
1.一种半导体封装方法，其特征在于所述半导体封装方法包括以下步骤：
提供待封装的晶圆；
在晶圆的上表面上形成再分布图案；
在晶圆的下表面和其上形成有再分布图案的上表面上形成封装材料；
对应于所述再分布图案在形成在晶圆的上表面上的封装材料中形成孔，所述孔暴露所述再分布图案；
在所述孔中填充导电填充材料。
2.根据权利要求1所述的半导体封装方法，其特征在于所述导电填充材料为导电焊料，并且将导电焊料填充在所述孔中之后将所述导电焊料回流。
3.根据权利要求1所述的半导体封装方法，其特征在于所述导电填充材料为有机导电材料。
4.根据权利要求1所述的半导体封装方法，其特征在于所述导电填充材料包含铅。
5.根据权利要求1所述的半导体封装方法，其特征在于通过激光形成所述孔。
6.根据权利要求1所述的半导体封装方法，其特征在于通过印刷、点胶、沉积、电镀或者化学镀的方法填充所述导电填充材料。
7.一种半导体封装件，其特征在于所述半导体封装件包括：
晶圆；
再分布图案，形成在晶圆的上表面上；
封装材料，形成在晶圆的下表面和其上形成有再分布图案的晶圆的上表面上，在形成在晶圆的上表面上的封装材料中形成孔，所述孔与所述再分布图案对应；
导电填充材料，所述导电填充材料填充在所述封装材料的所述孔中，以经过再分布图案将晶圆与外部电路电连接。
8.根据权利要求7所述的半导体封装件，其特征在于所述导电填充材料为导电焊料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106224296A CN102569098A (zh) | 2010-12-30 | 2010-12-30 | 半导体封装件及其封装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2010106224296A CN102569098A (zh) | 2010-12-30 | 2010-12-30 | 半导体封装件及其封装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102569098A true CN102569098A (zh) | 2012-07-11 |
Family
ID=46414200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2010106224296A Pending CN102569098A (zh) | 2010-12-30 | 2010-12-30 | 半导体封装件及其封装方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102569098A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492235A (en) * | 1995-12-18 | 1996-02-20 | Intel Corporation | Process for single mask C4 solder bump fabrication |
| CN1445824A (zh) * | 2003-04-17 | 2003-10-01 | 威盛电子股份有限公司 | 凸块及胶料层制造方法 |
| CN1980530A (zh) * | 2005-11-30 | 2007-06-13 | 全懋精密科技股份有限公司 | 电路板导电凸块结构的制法 |
| CN101211793A (zh) * | 2006-12-26 | 2008-07-02 | 矽品精密工业股份有限公司 | 芯片级封装结构及其制法 |
| CN101504919A (zh) * | 2008-02-05 | 2009-08-12 | 叶秀慧 | 半导体的封装结构和封装方法 |
| US7700412B2 (en) * | 2008-03-20 | 2010-04-20 | Chipmos Technologies Inc | Chip package structure and the method thereof with adhering the chips to a frame and forming UBM layers |
-
2010
- 2010-12-30 CN CN2010106224296A patent/CN102569098A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5492235A (en) * | 1995-12-18 | 1996-02-20 | Intel Corporation | Process for single mask C4 solder bump fabrication |
| CN1445824A (zh) * | 2003-04-17 | 2003-10-01 | 威盛电子股份有限公司 | 凸块及胶料层制造方法 |
| CN1980530A (zh) * | 2005-11-30 | 2007-06-13 | 全懋精密科技股份有限公司 | 电路板导电凸块结构的制法 |
| CN101211793A (zh) * | 2006-12-26 | 2008-07-02 | 矽品精密工业股份有限公司 | 芯片级封装结构及其制法 |
| CN101504919A (zh) * | 2008-02-05 | 2009-08-12 | 叶秀慧 | 半导体的封装结构和封装方法 |
| US7700412B2 (en) * | 2008-03-20 | 2010-04-20 | Chipmos Technologies Inc | Chip package structure and the method thereof with adhering the chips to a frame and forming UBM layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103681607B (zh) | 半导体器件及其制作方法 | |
| US7981796B2 (en) | Methods for forming packaged products | |
| CN107978583A (zh) | 封装结构及其制造方法 | |
| CN103715166A (zh) | 用于部件封装件的装置和方法 | |
| US7279785B2 (en) | Stacked die package system | |
| CN104025288A (zh) | 半导体封装及其制造方法 | |
| CN104081516A (zh) | 堆叠型半导体封装及其制造方法 | |
| CN102646663B (zh) | 半导体封装件 | |
| CN211150513U (zh) | 封装体 | |
| CN104505382A (zh) | 一种圆片级扇出PoP封装结构及其制造方法 | |
| US20150041972A1 (en) | Semiconductor package and fabrication method thereof | |
| CN105633055B (zh) | 半导体封装结构的制法 | |
| KR101238213B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
| CN104795356A (zh) | 半导体封装件及其制法 | |
| CN103199075A (zh) | 具堆叠芯片的晶圆级半导体封装构造及其制造方法 | |
| KR101247342B1 (ko) | 패키지 온 패키지 제조방법 | |
| KR101474189B1 (ko) | 집적회로 패키지 | |
| KR101685068B1 (ko) | 시스템 인 패키지 및 이의 제조방법 | |
| CN105225975B (zh) | 封装结构及其制法 | |
| CN106997875A (zh) | 一种PoP堆叠封装结构及其制造方法 | |
| KR101219086B1 (ko) | 패키지 모듈 | |
| CN108630626A (zh) | 无基板封装结构 | |
| CN102569098A (zh) | 半导体封装件及其封装方法 | |
| CN104051450B (zh) | 半导体封装 | |
| EP3073527A1 (en) | Semiconductor package assembly |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20120711 |