CN1445824A - 凸块及胶料层制造方法 - Google Patents

凸块及胶料层制造方法 Download PDF

Info

Publication number
CN1445824A
CN1445824A CN03122540A CN03122540A CN1445824A CN 1445824 A CN1445824 A CN 1445824A CN 03122540 A CN03122540 A CN 03122540A CN 03122540 A CN03122540 A CN 03122540A CN 1445824 A CN1445824 A CN 1445824A
Authority
CN
China
Prior art keywords
material layer
sizing material
chip
wafer
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN03122540A
Other languages
English (en)
Other versions
CN100437955C (zh
Inventor
何昆耀
宫振越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Priority to CNB031225403A priority Critical patent/CN100437955C/zh
Publication of CN1445824A publication Critical patent/CN1445824A/zh
Application granted granted Critical
Publication of CN100437955C publication Critical patent/CN100437955C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种凸块及胶料层制造方法，其适用于在一晶片上制作至少一焊料凸块及图案化的一胶料层，其制造方法是先形成图案化的一胶料层于晶片的有源表面，并暴露晶片的芯片垫于胶料层的开口中，接着全面性形成一凸块底金属层于晶片的有源表面，而凸块底金属层覆盖胶料层的表面、开口的内壁面及芯片垫的表面。接着利用机械研磨的方式，移除位于胶料层的表面的凸块底金属层，而保留位于开口的内壁面及芯片垫的表面的凸块底金属层。接着利用印刷或浸渍的方式填入一焊料于开口之内，并回焊焊料，以将焊料形成一焊料凸块于芯片垫之上。

Description

凸块及胶料层制造方法
技术领域
本发明涉及一种凸块制造方法，且特别涉及一种一并形成焊料凸块及胶料层的制造方法。
背景技术
在半导体产业中，集成电路(Integrated Circuits，IC)的生产，主要可分为三个阶段：集成电路设计(IC design)、集成电路的制作(IC process)及集成电路的封装(IC package)。其中，裸芯片(die)经由晶片(wafer)制作、电路设计、多道光掩模制作以及切割晶片等步骤而完成。晶片具有一有源表面(active surface)，其泛指晶片的具有有源组件(active device)的表面。当晶片内部的集成电路完成后，晶片的有源表面更配置有多个芯片垫(die pad)，并且晶片的有源表面更由一保护层(passivation layer)所覆盖，其中保覆层暴露出每一芯片垫，以使最终由晶片切割所形成的裸芯片，可经由芯片垫而向外电性连接于一承载器(carrier)，其中承载器例如为一封装基板或一印刷电路板，而芯片如以打线接合(wire bonding)或覆片接合(flip-chip bonding)的方式而配置于承载器上，以使芯片的芯片垫藉由导线(wire)或焊料凸块(solder bump)而电连接于承载器的接点，以构成一芯片封装结构。
就覆片接合技术(Flip Chip Bonding Technology)而言，通常在芯片垫形成后，会在晶片的表面上进行凸块制造方法，用以作为芯片电性及机械性连接外部的封装基板或电路板之用，而晶片于凸块制造方法完成后，再进行晶片切割，以形成多个独立分开的芯片。由于焊料凸块提供芯片与承载器之间的较短传输路径，且焊料凸块是以面数组的方式排列于芯片的芯片垫上，因此，覆片接合技术适于运用在高接点数及高接点密度的芯片封装结构，例如覆片/球格阵列封装(Flip Chip/Ball Grid Array)，其已普遍地应用于半导体封装产业中。
图1A至1I依次示出传统一种覆片接合制造方法的剖面流程图。请先参照图1A，首先提供一晶片110，晶片110具有一有源表面112，且晶片110还具有多个芯片垫114，配置于晶片110的有源表面112上。此外，晶片110还可选择性地形成一保护层116及一应力缓冲层(Stress Buffer Layer，SBL)118，而保护层116及应力缓冲层118覆盖于晶片110的有源表面112上，并暴露出芯片垫114的表面。
接着请参照图1B，首先利用溅镀(Sputtering)或蒸镀(Evaporation)的方式，全面性形成一凸块底金属层(Under Bump Metallurgic，UBM)130于晶片110的有源表面112上。接着，请参照图1C，全面性形成一光致抗蚀剂层于凸块底金属层130上，并透过曝光(exposure)、显影(development)等光刻(photolithography)制造工艺，将一图案(未示出)转移至光致抗蚀剂层140上，以形成多个光致抗蚀剂开口142于光致抗蚀剂层140上，并暴露出部份凸块底金属层130。
接着请参照图1D，以印刷或电镀的方式形成多个焊料凸块150于光致抗蚀剂层开口142中，且对应位于晶片110的芯片垫114上，其中焊料凸块150的材质例如为含铅焊料或无铅焊料。接着，请参照图1E，将光致抗蚀剂层140从凸块底金属层130的表面上去除，使得部份金属层130可以暴露于焊料凸块150与焊料凸块150之间的区域上。
接着请参照图1F，利用高温回焊焊料凸块150，以使焊料凸块150熔融为一球体状。接着，请参照图1G，再以湿蚀刻的方式，将暴露于焊料凸块150与焊料凸块150之间的凸块底金属层130去除，而仅保留位于焊料凸块150底部的凸块底金属层130。其中，焊料凸块150对应位于每一芯片垫114上，并藉由凸块底金属层130而电性及机械性连接于每一芯片垫114。
同样请参照图1G，当完成晶片110的凸块制造方法后，再进行晶片110切割，以形成多个独立分开的芯片结构100。接着，请参照图1H，此芯片结构100再以覆片接合的方式，藉由焊料凸块150而电性及机械性连接于一承载器102的接点104，承载器例如为一封装基板或一印刷电路板。最后，请参照图1I，再填入一底胶(underfill)106于芯片110a、承载器102及焊料凸块150所围成的空间中，用以保护焊料凸块150所裸露出的部分，并可同时缓冲承载器102与芯片110a之间在受热时，两者所产生的热应变(thermal strain)的不匹配的现象。
值得注意的是，传统的凸块制造方法及底胶制造方法容易产生下列缺点：
(1)在传统的凸块制造方法中，由于曝光、显影等光罩制造方法所形成的光致抗蚀剂层开口的公差裕度(tolerance)无法获得有效控制，所以为了避免两相邻的焊料凸块于凸块制造方法中彼此连接，传统必须加大焊料凸块(或芯片垫)的间距，因而增加芯片于封装后的体积。
(2)在传统的凸块制造方法中，若以印刷的方式，将焊料填入光致抗蚀剂开口时，极易导致回焊焊料后所形成的焊料凸块其内部产生空孔(void)，这将会严重影响芯片封装结构的可靠度。
(3)在传统的底胶制造方法中，将底胶填入于承载器、芯片及焊料凸块之间所围成的空间时，容易产生空孔及脱层(delamination)的现象，这将会严重影响芯片封装结构的可靠度。
(4)在传统的底胶制造方法中，芯片与承载器之间必须有足够的相对距离(即焊料凸块的高度)，如此才能顺利地将底胶填入于芯片与承载器之间，但是当芯片与承载器之间的相对距离越大时，芯片于封装后的体积也相对变大。
基于上述种种因素，如何运用更有效的方法来提高凸块制造方法及底胶制造方法的合格率，并同时提高芯片封装结构的可靠度，此乃本发明的重点。
发明内容
有鉴于此，本发明的目的就是在提供一种凸块及胶料层制造方法，适用于一覆片封装制造方法，用以提高其凸块制造方法及底胶制造方法的良率，因而相对降低覆片封装制造方法的成本。
本发明的另一目的是提供一种具有凸块及胶料层的芯片结构，适用于一覆片封装制造方法，用以提供尺寸较小的焊料凸块，并利用预先形成于芯片上的胶料层，来取代后续的底胶制造方法。
为达本发明的上述目的，本发明提出一种凸块及胶料层制造方法，适用于在一晶片上制作至少一焊料凸块及图案化的一胶料层，其中晶片具有一有源表面及至少一芯片垫，而芯片垫配置于有源表面，此凸块及胶料层制造方法包括下列步骤：(a)形成图案化的胶料层于晶片的有源表面，其中胶料层具有至少一开口，其暴露出芯片垫的表面；(b)全面性形成一凸块底金属层于晶片的有源表面，其中凸块底金属层覆盖胶料层的表面、开口的内壁面及芯片垫的表面；(c)移除位于胶料层的表面的部分凸块底金属层，而保留位于开口的内壁面及芯片垫的表面的部分凸块底金属层；(d)填入一焊料于开口之内以及(e)回焊焊料，以将焊料形成一焊料凸块于芯片垫之上。
为达本发明的上述目的，本发明提出一种具有凸块及胶料层的芯片结构，主要由一芯片、图案化的一胶料层、至少一凸块底金属层以及一焊料凸块所构成。芯片具有一有源表面及至少一芯片垫，其中芯片垫配置于有源表面。此外，图案化的一胶料层配置于芯片的有源表面，且胶料层具有至少一开口，其暴露出芯片垫的表面。另外，凸块底金属层配置于开口的内壁面及芯片垫的表面，而焊料凸块配置于芯片垫之上，且容纳于开口之内。
基于上述，本发明主要是先形成图案化的胶料层于晶片上，之后再形成焊料凸块于胶料层的开口中，如此焊料凸块将受到胶料层所包围。此外，晶片在切割成独立分开的芯片以后，并以覆片接合的方式，使得芯片可经由焊料凸块而电性及机械性连接于承载器，接下来将不须再进行另一底胶制造方法，而是直接由上述的胶料层所取代传统的底胶，并藉由胶料层来达到缓冲承载器与芯片在受热时，两者所产生的热应变的不匹配的现象。
为让本发明的上述目的、特征和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明。
附图说明
图1A至1I依次示出传统的一种覆片接合制造方法的剖面流程图；以及
图2A至2I依次示出本发明一优选实施例的一种凸块及胶料层制造方法，其应用于一覆片接合制造方法的剖面流程图。
其中，附图标记说明如下：
100：芯片结构       102：承载器
104：接点           106：底胶
110：晶片           110a：芯片
112：有源表面       114：芯片垫
116：保护层          118：应力缓冲层
130：凸块底金属层    140：光致抗蚀剂层
142：光致抗蚀剂开口  150：焊料凸块
200：芯片结构        202：承载器
204：接点            210：晶片
212：有源表面        214：芯片垫
216：保护层          220：胶料层
230：凸块底金属层    240：焊料
250：焊料凸块        d：高度
p：间距
具体实施方式
请参照图2A至2图，其依次示出本发明一优选实施例的一种凸块及胶料层制造方法，其应用于一覆片接合制造方法的剖面流程图。请先参照图2A，首先提供一晶片210，晶片210具有一有源表面212，且晶片210还具有多个芯片垫214，而芯片垫214配置于晶片210的有源表面212上。此外，晶片210还可选择性地形成一图案化的保护层216及一应力缓冲层(未示出)，其中保护层216及应力缓冲层覆盖于晶片210的有源表面212上，并暴露出芯片垫214的表面。
接着请参照图2B及2C，形成图案化的一胶料层220于晶片210的有源表面212，其中胶料层220具有多个开口222，其暴露出芯片垫214的表面，且胶料层220配置于保护层216或应力缓冲层之上。值得注意的是，如图2B所示，胶料层220可先全面性形成于晶片210的有源表面212，之后如图2C所示，再图案化胶料层220以形成一图案化的胶料层220，其中开口222例如利用感光成孔(photo via)、激光钻孔(laser drill)或等离子体刻蚀(plasma etching)的方式所形成，且这些开口222的位置分别对应于这些芯片垫214的位置。此外，由于胶料层220可为热塑性(thermal plastic)的材料，所以在后续所制作的芯片封装结构204(如图2I所示)中，可藉由胶料层220来达到缓冲承载器202与芯片210a之间在受热时，两者所产生的热应变的不匹配的现象。
接着请参照图2D，利用蒸镀、溅镀或金属喷敷(metal spray)的方式，全面性形成一凸块底金属层230于晶片210的有源表面212，而凸块底金属层230覆盖胶料层220的表面、开口222的内壁面及芯片垫214的表面。接着请参照图2E，例如利用机械研磨或非机械研磨的方式，移除位于胶料层220的表面的凸块底金属层230，而保留位于开口222的内壁面及芯片垫214的表面的凸块底金属层230。
接着请参照图2F，利用印刷(printing)或浸渍(dipping)、喷涂(spray)、物理气相沉积(PVD)或化学气相沉积(CVD)等方式，填入一焊料240于开口222内，接着回焊焊料240，用以将焊料240形成一焊料凸块250于芯片垫214之上。值得注意的是，由于熔融的焊料240将会自动移动至凸块底金属层230的表面，若焊料240以印刷的方式填入开口222时，即使印刷的对位精度不足，偏移的焊料240仍可自动矫正回到正确的位置，最后焊料240仍会形成一焊料凸块250于芯片垫214之上，如图2G所示。接着，请参考图2G，在回焊的过程中，更可同时压平焊料凸块250的顶端，使得压平后的焊料凸块250的顶面将对齐于胶料层220的表面，藉以提高焊料凸块250的顶面与胶料层220的表面的共面度，或是在回焊后，研磨这些焊料凸块250的顶面及胶料层220的表面，也可提高焊料凸块250的顶面与胶料层220的表面的共面度。其中，焊料凸块250的材质例如为含铅焊料或无铅焊料。值得注意的是，由于焊料凸块250的高度d及间距p由胶料层220的开口222大小所决定，所以利用较小开口面积以及较小间距的开口222，将可相对缩小焊料凸块250的高度及间距。因此，本发明的优选实施例可以提供高度及间距较小的焊料凸块。
接着请参照图2H及2I，当完成晶片210的凸块及胶料层制造方法后，再进行晶片210切割，用以形成多个独立分开的芯片结构200。接着，如图2I所示，将此芯片结构200以覆片结合的方式，藉由焊料凸块250而电性及机械性连接于一承载器202的接点204，承载器202例如为一封装基板或一印刷电路板。值得注意的是，芯片结构200的焊料凸块250容纳于胶料层220的开口222中，并保护焊料凸块250，同时更可缓冲承载器202与芯片结构200之间受热时，两者所产生的热应变不匹配的现象，因而提高覆片接合制造方法的良率，进而提高芯片结构200与承载器202之间覆片接合的可靠度。
由上述的说明可知，本发明的凸块及胶料层制造方法，适用于在一晶片上制作一焊料凸块以及图案化的一胶料层，其制造方法乃先形成一图案化的胶料层于晶片的有源表面，并暴露芯片垫于胶料层的开口中，接着全面性形成一凸块底金属层于晶片的有源表面，而凸块底金属层覆盖胶料层的表面、开口的内壁面及芯片垫的表面。接着利用机械研磨的方式，移除位于胶料层的表面的凸块底金属层，而保留位于开口的内壁面及芯片垫的表面的凸块底金属层。接着利用印刷、浸渍、喷涂、物理气相沉积及化学气相沉积的方式，填入一焊料于开口内，并回焊焊料，以将焊料形成一焊料凸块于芯片垫之上。最后，再将晶片切割成独立分开的芯片，以得到如图2G所示的芯片结构。
综上所述，本发明的凸块及胶料层制造方法具有下列优点：
(1)本发明乃是利用预先形成的图案化的胶料层，来取代传统的芯片与承载器之间的底胶层，并形成焊料凸块于胶料层的开口的中，使得芯片可经由焊料凸块而连接至承载器，并直接利用预先形成的胶料层，来缓冲芯片与承载器之间因热膨胀不匹配所产生的热应力，用以提高凸块制造方法的合格率，且更可进一步提高覆片接合制造方法的合格率。
(2)本发明乃是藉由埋设式凸块制造方法及结构，来有效地简化覆片封装的制造方法，同时提升覆片封装的可靠度及降低覆片封装的成本。
(3)本发明可运用于晶片级芯片尺寸封装(Wafer Level Chip ScalePackage，WLCSP)，进而缩小芯片于覆片封装后的体积及面积。
虽然本发明已以一优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当以所附权利要求为准。

Claims (8)

1.一种凸块及胶料层制造方法，适用于在一晶片上制作至少一焊料凸块及图案化的一胶料层，其中该晶片具有一有源表面及至少一芯片垫，而该芯片垫配置于该有源表面，该凸块制造方法包括下列步骤：
(a)形成图案化的该胶料层于该晶片的该有源表面，其中该胶料层具有至少一开口，其暴露出该芯片垫的表面；
(b)全面性形成一凸块底金属层于该晶片的该有源表面，其中该凸块底金属层覆盖该胶料层的表面、该开口的内壁面及该芯片垫的表面；
(c)移除位于该胶料层的表面的部分该凸块底金属层，而保留位于该开口的内壁面及该芯片垫的表面的部分该凸块底金属层；
(d)填入一焊料于该开口之内；以及
(e)回焊该焊料，以将该焊料形成一焊料凸块于该芯片垫之上。
2.如权利要求1所述的凸块及胶料层制造方法，更包括步骤(f)：压平该焊料凸块的顶端。
3.如权利要求2所述的凸块及胶料层制造方法，其中压平后的该焊料凸块的顶面共平面于该胶料层的表面。
4.如权利要求1所述的凸块及胶料层制造方法，其中在步骤(a)时，更包括先形成未图案化的该胶料层于该晶片的该有源表面上，接着图案化该胶料层，以形成图案化的该胶料层于该晶片的该有源表面上。
5.如权利要求1所述的凸块及胶料层制造方法，其中图案化未图案化的该胶料层的方法包括感光成孔、激光钻孔及等离子体刻蚀其中之一。
6.如权利要求1所述的凸块及胶料层制造方法，其中于步骤(c)时，移除部分的该凸块底金属层的方法包括机械研磨。
7.如权利要求1所述的凸块及胶料层制造方法，其中于步骤(d)时，填入该焊料的方法包括印刷、浸渍、喷涂、物理气相沉积及化学气相沉积其中之一。
8.如权利要求1所述的凸块及胶料层制造方法，其中该晶片更具有图案化的一保护层，其配置于该芯片的有源表面，并暴露出该芯片垫的表面，且于步骤(a)时，该胶料层配置于该保护层之上。
CNB031225403A 2003-04-17 2003-04-17 凸块及胶料层制造方法 Expired - Lifetime CN100437955C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB031225403A CN100437955C (zh) 2003-04-17 2003-04-17 凸块及胶料层制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB031225403A CN100437955C (zh) 2003-04-17 2003-04-17 凸块及胶料层制造方法

Publications (2)

Publication Number Publication Date
CN1445824A true CN1445824A (zh) 2003-10-01
CN100437955C CN100437955C (zh) 2008-11-26

Family

ID=27815024

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031225403A Expired - Lifetime CN100437955C (zh) 2003-04-17 2003-04-17 凸块及胶料层制造方法

Country Status (1)

Country Link
CN (1) CN100437955C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266960B (zh) * 2007-03-12 2011-07-27 三星电子株式会社 使用锌的软焊接结构及方法
CN102569098A (zh) * 2010-12-30 2012-07-11 三星半导体(中国)研究开发有限公司 半导体封装件及其封装方法
CN103531484A (zh) * 2012-07-06 2014-01-22 景硕科技股份有限公司 芯片承载基板结构的制作方法
CN103809103A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
CN105428328A (zh) * 2014-09-19 2016-03-23 矽品精密工业股份有限公司 半导体结构及其制法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101266960B (zh) * 2007-03-12 2011-07-27 三星电子株式会社 使用锌的软焊接结构及方法
US8517249B2 (en) 2007-03-12 2013-08-27 Samsung Electronics Co., Ltd. Soldering structure and method using Zn
CN102569098A (zh) * 2010-12-30 2012-07-11 三星半导体(中国)研究开发有限公司 半导体封装件及其封装方法
CN103531484A (zh) * 2012-07-06 2014-01-22 景硕科技股份有限公司 芯片承载基板结构的制作方法
CN103531484B (zh) * 2012-07-06 2016-12-21 景硕科技股份有限公司 芯片承载基板结构的制作方法
CN103809103A (zh) * 2012-11-08 2014-05-21 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
CN103809103B (zh) * 2012-11-08 2017-02-08 中芯国际集成电路制造(上海)有限公司 一种芯片失效点定位方法
CN105428328A (zh) * 2014-09-19 2016-03-23 矽品精密工业股份有限公司 半导体结构及其制法
CN108022896A (zh) * 2016-11-01 2018-05-11 财团法人工业技术研究院 一种芯片封装结构及其制作方法
US10573587B2 (en) 2016-11-01 2020-02-25 Industrial Technology Research Institute Package structure and manufacturing method thereof

Also Published As

Publication number Publication date
CN100437955C (zh) 2008-11-26

Similar Documents

Publication Publication Date Title
US10559525B2 (en) Embedded silicon substrate fan-out type 3D packaging structure
US7795139B2 (en) Method for manufacturing semiconductor package
KR101411813B1 (ko) 반도체 디바이스 및 그 제조 방법
KR100780692B1 (ko) 칩 스택 패키지
TWI511253B (zh) 晶片封裝體
US8916976B2 (en) Semiconductor device and method of manufacturing the same
CN101809739A (zh) 具有后应用的衬垫延长部分的重构晶片堆封装
CN108666214A (zh) 半导体器件以及用于形成低廓形嵌入式晶圆级球栅阵列模塑激光封装的方法
CN103035536A (zh) Emi封装及其制造方法
CN101252125A (zh) 具减缩结构的复数晶粒封装结构与其形成方法
CN101221936A (zh) 具有晶粒置入通孔之晶圆级封装及其方法
US10796930B2 (en) Semiconductor device with decreased warpage and method of fabricating the same
US8394717B2 (en) Semiconductor package with a reduced volume and thickness and capable of high speed operation and method for fabricating the same
US11908819B2 (en) Semiconductor packaging substrate fine pitch metal bump and reinforcement structures
US8785297B2 (en) Method for encapsulating electronic components on a wafer
US7518211B2 (en) Chip and package structure
CN112992955B (zh) 芯片封装结构及其制作方法和电子设备
CN1445824A (zh) 凸块及胶料层制造方法
US20210202419A1 (en) Wlcsp package with different solder volumes
US11139275B2 (en) Semiconductor device and method of manufacturing the same
US20090102056A1 (en) Patterned Leads For WLCSP And Method For Fabricating The Same
KR102617086B1 (ko) Ubm을 포함하는 웨이퍼-레벨 반도체 패키지
US20120119390A1 (en) Semiconductor structure and a method of manufacturing a semiconductor structure
US20140357074A1 (en) Semiconductor apparatus and method of fabricating the same
KR20210053537A (ko) 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081126