CN103809103B - 一种芯片失效点定位方法 - Google Patents
一种芯片失效点定位方法 Download PDFInfo
- Publication number
- CN103809103B CN103809103B CN201210445693.6A CN201210445693A CN103809103B CN 103809103 B CN103809103 B CN 103809103B CN 201210445693 A CN201210445693 A CN 201210445693A CN 103809103 B CN103809103 B CN 103809103B
- Authority
- CN
- China
- Prior art keywords
- chip
- positioning method
- contact
- independent positioning
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供一种芯片失效点定位方法,涉及半导体技术领域。该芯片失效点定位方法包括如下步骤:步骤S101、提供失效芯片,所述失效芯片包括器件以及位于其上方的金属层;步骤S102、去除所述金属层位于拟进行探针接触的位置之外的部分,形成金属接触点;步骤S103、利用探针接触所述金属接触点,进行失效定位。本发明的芯片失效点定位方法,通过在芯片拟进行探针接触的位置保留金属层形成金属接触点,避免了探针直接接触芯片的器件表面,因而避免了探针对器件造成破坏,提高了芯片失效定位的成功率与精确性。
Description
技术领域
本发明涉及半导体技术领域,具体而言涉及一种芯片失效点定位方法。
背景技术
集成电路芯片在人们的生产生活中发挥的作用越来越巨大,然而,芯片在研制、生产和使用过程中的失效不可避免。随着人们对产品质量和可靠性要求的不断提高,失效分析也显得越来越重要,通过芯片失效分析,可以帮助集成电路设计人员找到设计上的缺陷、工艺参数的不匹配或设计与操作中的不当等问题,为设计工程师不断改进或者修复芯片的设计,使之与设计规范更加吻合提供必要的反馈信息,并且,失效分析可以评估不同测试向量的有效性,为生产测试提供必要的补充,为验证测试流程优化提供必要的信息基础。
对芯片失效分析而言,精确的失效点定位是非常重要的步骤,是失效分析成功与否的关键。目前运用最广泛的定位方法是热点(hotspots)定位法,即在芯片加电的情况下,由于失效部位的电子运动异常会导致该局部区域发热,通过激光扫描,可将热转换为发光的形式显现出来,如此便可达到失效点定位的目的。虽然热点定位法具有定位精确的优点,但对被定位的芯片(也称之为样品)有一定的要求,包括:芯片导电性好;芯片表面必须具备很高的洁净度;芯片表面不能被不透光物质覆盖(为了保证热点可见)等。
然而,在现有技术中,对表面全部由金属覆盖的芯片(比如大功率电源芯片等)进行失效点定位时,往往存在定位困难的问题,下面以大功率电源芯片的失效点定位为例进行说明。
在现有技术中,大功率电源器件的芯片的表面上全部由金属覆盖,该金属层的主要作用在于将电流导入芯片内部。当芯片发生失效需要进行失效分析时,必须首先通过电性测量对失效点进行热点定位 时,由于芯片表面的金属层阻挡,热点不能穿透到芯片的表面(即芯片中器件的表面),故无法被发现,造成定位失败。为了使热点无遮挡,传统方法是:用盐酸腐蚀掉芯片表面的金属层,然后在进行失效点定位时使热点探针直接接触芯片的器件的表层。由于器件非常脆弱,用力必须非常小心,稍有不慎,探针就会损坏器件,导致无法准确有效地定位失效点,即严重影响定位的成功率及精确性。这种失效点定位方法,虽然解决了热点可见性问题,但是极易损伤器件,据实验统计,其失效点定位成功率一般低于20%。
因此,为了保证芯片失效定位的成功率与精确性,需要提出一种新的芯片失效点定位方法。
发明内容
针对现有技术的不足,本发明提供了一种芯片失效点定位方法,该方法包括如下步骤:
步骤S101:提供失效芯片,所述失效芯片包括器件以及位于其上方的金属层;
步骤S102:去除所述金属层位于拟进行探针接触的位置之外的部分,形成金属接触点;
步骤S103:利用探针接触所述金属接触点,进行失效定位。
其中,所述步骤S102包括:
步骤S1021:在所述金属层上拟形成金属接触点的区域的四周形成隔离沟槽;
步骤S1022:在所述拟形成金属接触点的区域放置热塑材料颗粒,加热所述热塑材料颗粒使其熔化以形成所述拟形成的金属接触点的保护层,其中,所述保护层覆盖所述拟形成金属接触点的区域并填充所述隔离沟槽;
步骤S1023:去除所述金属层位于所述保护层覆盖的区域之外的部分,形成所述金属接触点;
步骤S1024:去除所述保护层。
进一步的,在所述步骤S1021中,形成所述隔离沟槽的方法为: 采用FIB进行切割。
其中,在所述步骤S1021中,所述隔离沟槽的宽度为2微米,深度为所述金属层厚度的70%~90%。
其中,在所述步骤S1021中,所述隔离沟槽与所述芯片表面的夹角为45度。
其中,在所述步骤S1022中,所述热塑材料颗粒为石蜡颗粒。
其中,所述石蜡颗粒的直径大于30微米且小于80微米。
其中,加热所述石蜡颗粒分两步进行,第一次加热温度为47~65摄氏度,第二次加热温度大于65摄氏度。
其中,在所述步骤S1023中,去除所述金属层位于所述保护层覆盖的区域之外的部分,所采用的方法为:采用浓度为37%的盐酸浸泡所述芯片1分钟。
进一步的,在所述步骤S1024中,去除所述保护层的方法为:采用浓度为100%的丙酮溶液在超声波振荡器中浸泡所述芯片1分钟。
其中,优选的,在所述步骤S101与步骤S102之间,还包括用丙酮对所述芯片的表面进行清洁的步骤。
本发明的芯片失效点定位方法,通过在芯片拟进行探针接触的位置保留金属层形成金属接触点,避免了探针直接接触芯片的器件表面,因而避免了探针对器件造成破坏,提高了芯片失效定位的成功率与精确性。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述,用来解释本发明的原理。
附图中:
图1A-图1F为本发明提出的芯片失效点定位方法的各步骤的示意性剖面图;
图2为本发明提出的一种芯片失效点定位方法的流程图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为 彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明,将在下列的描述中提出详细的步骤,以便阐释本发明提出的半导体器件的制造方法。显然,本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
应当理解的是,当在本说明书中使用术语“包含”和/或“包括”时,其指明存在所述特征、整体、步骤、操作、元件和/或组件,但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。。
为了彻底理解本发明,将在下列的描述中提出详细的步骤以及详细的结构,以便阐释本发明提出的芯片失效点定位方法。本发明的较佳实施例详细描述如下,然而除了这些详细描述外,本发明还可以具有其他实施方式。
下面,参照图1A至图1F以及图2来描述本发明提出的芯片失效点定位方法的一个示例性方法的详细步骤。其中,图1A-图1F为本发明提出的芯片失效点定位方法的各步骤的示意性剖面图(前视图);图2为本发明实施例提出的一种芯片失效点定位方法的流程图。
本发明实施例提供的芯片失效点定位方法,包括如下步骤:
步骤1、提供失效芯片,所述失效芯片包括器件以及位于其上方的金属层。其中,所述失效芯片,是指单颗的芯片,以缩小样品面积,进而保证样品在加热时能够均匀受热。
得到所述失效芯片的方法,可以通过对失效的单颗芯片去除封装得到,也可为对晶圆进行切割以从晶圆上分离下来失效芯片,在此不做限定。
示例性的,晶圆上的芯片发生失效后,如需使用热点定位法进行失效点定位,一般需要对该拟进行失效点定位的芯片进行切割处理,将失效芯片从晶圆上分离下来,以避免和周围芯片混淆并以便后续分析的操作。
本发明实施例,以表面全部由金属覆盖的芯片,比如大功率电源芯片,为例进行说明。当然,本发明实施例,也可以应用于芯片表面的部分区域被金属层覆盖的情形。
本步骤1提供的所述失效芯片100,可以参见图1A。关于芯片100的结构,附图(图1A至图1F)仅示出了器件(也称电路器件)101和位于其上方的金属层102。本领域的技术人员可以理解,芯片100还可以包括其他部件,在此不做限定。
其中,器件101以及金属层102,会因芯片100的类型不同而有所不同,在此相关附图仅为示意之外,其示出的芯片结构,并不代表实际的芯片结构。
由于在对芯片的失效点进行定位时,芯片的表面必须具有很高的洁净度,因此,在步骤1之后,还可以包括对芯片100的表面(即金属层102表面)进行清洁的步骤。具体地,可以使用丙酮对芯片100的表面进行清洁。显然,对芯片表面进行清洁,可以提高失效点定位的准确性。
步骤2、去除金属层102位于拟进行探针接触的位置之外的部分,形成金属接触点102’,如图1F所示。
形成这一结构后,在后续进行失效定位时,探针接触的是金属层,下层的器件101可以得到保护。相对于现有技术中在进行失效分析时,使探针直接接触器件101的方案,可以避免对器件101造成破坏,提高定位成功率。
实现步骤2的方法,可以采用任何可行的方案来实现,比如用掩膜材料覆盖拟形成金属接触点的部分,然后通过刻蚀去除其他区域的金属层。示例性地,本发明实施例的步骤2可以通过如下步骤来实现。
步骤201、在金属层102上拟形成接触点的区域(即拟进行探针接触的位置)的四周形成隔离沟槽103,如图1B所示。其中,隔离沟槽103的横截面(从平行于芯片表面的方向切割的截面)可以为圆形、正方形或其他形状。
其中,隔离沟槽103的宽度为2微米,深度为金属层102厚度的70%~90%。
优选的,隔离沟槽103与芯片100表面成一定夹角,如图1B所 示。进一步优选的,该夹角为45度。
其中,形成隔离沟槽103的方法,优选为采用FIB(聚焦离子束,Focused Ion beam)进行切割。
步骤202、在所述拟形成金属接触点的位置(即隔离沟槽103所划定的区域)放置石蜡颗粒104,如图1C所示;然后加热芯片100使所述石蜡熔化,使部分熔化的石蜡流入隔离沟槽103,形成接触点的保护层104’,如图1D所示。其中,保护层104’覆盖金属层102上拟形成接触点的区域以及隔离沟槽103。
其中,石蜡可以采用其他热塑性材料替代,比如树脂材料。
在本实施例中,选取石蜡作为保护层材料,其颗粒直径大于30且小于80微米。
在本步骤中,对石蜡颗粒加热可以分步进行,第一次加热温度为47~65摄氏度,第二次加热温度大于65摄氏度,以保证石蜡逐步均匀的熔化。
由于在步骤201中形成了隔离沟槽103,所以石蜡流入隔离沟槽103后可以实现对拟形成的金属接触点的四周进行保护,可以保证探针触点的有效接触。在本发明实施例中,应保证在前述步骤中形成的隔离沟槽103的长度大于石蜡颗粒的直径。
前述优选使隔离沟槽103与芯片100表面成一定夹角,是为了防止盐酸腐蚀拟形成的金属接触点周围金属过快,进而保护拟形成的金属接触点的根部。
步骤203、去除金属层102位于所述保护层104’覆盖的区域(即拟进行探针接触的位置)之外的部分,形成金属接触点102’,如图1E所示。
其中,去除金属层的方法可以采用类似湿法刻蚀的方法来实现,优选的,采用盐酸浸泡芯片100。其中,示例性的,所采用的盐酸的浓度为37%,浸泡时间1分钟。当然,选取的盐酸的浓度及浸泡时间,需要根据金属层102的厚度及材料等情况进行调整,以恰好完全去除接触点区域之外的金属层为宜。
步骤204、去除所述保护层104’,形成的图形如图1F所示。
其中,去除保护层104’的方法可以采用有机溶剂浸泡的方式,优 选在超声波振荡器中进行,以实现更好的去除效果。
示例性的,当保护层104’的材料为石蜡时,可以采用对其去除方法为:选用浓度为100%的丙酮溶液20ml,在超声波振荡器中浸泡1分钟。
至此,通过步骤201至204完成了金属接触点102’的形成。形成这一结构后,在后续进行失效定位时,探针接触的是金属层(金属接触点102’),下层的器件101可以得到保护。相对于现有技术中在进行失效分析时,使探针直接接触器件101的方案,可以避免对器件101造成破坏,提高定位成功率和精确性。
步骤3:利用芯片失效点定位设备的探针通过所述金属接触点102’进行失效点定位。
具体的,比如在OBIRCH(镭射光束诱发阻抗值变化测试)中,利用失效分析设备的探针,接触金属接触点102’,以实现对芯片100的失效点的定位。
其中,本发明实施例所提及的探针,均指失效点定位设备的探针。而芯片失效点定位设备,为本发明对可以用于芯片失效点定位的一类设备的统称。
本领域的技术人员可以理解,由于金属接触点102’的面积极小,其遮挡热点的概率很低,一般不会对热点定位造成影响。并且,金属接触点102’以满足探针接触为前提,且越小越好。
至此,完成了本发明实施例的示例性的芯片失效点定位方法的介绍。实验表明,在采用热点定位法进行芯片失效定位时,采用本发明实施例的芯片失效点定位方法,失效定位成功率达95%以上。
本发明实施例的芯片失效点定位方法,通过在芯片拟进行探针接触的位置保留金属层形成金属接触点,避免了探针直接接触芯片的器件的表面,因而避免了探针对器件造成破坏,提高了芯片失效定位的成功率和精确性。
参照图2,其中示出了本发明提出的芯片失效点定位方法中的一种典型方法的流程图,用于简要示出整个制造工艺的流程。该方法具体包括:
步骤S101:提供失效芯片,所述失效芯片包括器件以及位于其 上方的金属层;
步骤S102:去除所述金属层位于拟进行探针接触的位置之外的部分,形成金属接触点;
步骤S103:利用探针接触所述金属接触点,进行失效定位。
本发明已经通过上述实施例进行了说明,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (11)
1.一种芯片失效点定位方法,其特征在于,所述方法包括:
步骤S101:提供失效芯片,所述失效芯片包括器件以及位于其上方的金属层;
步骤S102:去除所述金属层位于拟进行探针接触的位置之外的部分,形成金属接触点;
步骤S103:利用探针接触所述金属接触点,进行失效点定位。
2.如权利要求1所述的芯片失效点定位方法,其特征在于,所述步骤S102包括:
步骤S1021:在所述金属层上拟形成金属接触点的区域的四周形成隔离沟槽;
步骤S1022:在所述拟形成金属接触点的区域放置热塑材料颗粒,加热所述热塑材料颗粒使其熔化以形成所述拟形成金属接触点的保护层,其中,所述保护层覆盖所述拟形成金属接触点的区域并填充所述隔离沟槽;
步骤S1023:去除所述金属层位于所述保护层覆盖的区域之外的部分,形成所述金属接触点;
步骤S1024:去除所述保护层。
3.如权利要求2所述的芯片失效点定位方法,其特征在于,在所述步骤S1021中,形成所述隔离沟槽的方法为:采用FIB进行切割。
4.如权利要求2所述的芯片失效点定位方法,其特征在于,在所述步骤S1021中,所述隔离沟槽的宽度为2微米,深度为所述金属层厚度的70%~90%。
5.如权利要求2所述的芯片失效点定位方法,其特征在于,在所述步骤S1021中,所述隔离沟槽与所述芯片的表面的夹角为45度。
6.如权利要求2所述的芯片失效点定位方法,其特征在于,在所述步骤S1022中,所述热塑材料颗粒为石蜡颗粒。
7.如权利要求6所述的芯片失效点定位方法,其特征在于,所述石蜡颗粒的直径大于30微米且小于80微米。
8.如权利要求6所述的芯片失效点定位方法,其特征在于,加热所述石蜡颗粒分两步进行,第一次加热温度为47~65摄氏度,第二次加热温度大于65摄氏度。
9.如权利要求2所述的芯片失效点定位方法,其特征在于,在所述步骤S1023中,去除所述金属层位于所述保护层覆盖的区域之外的部分,所采用的方法为:采用浓度为37%的盐酸浸泡所述芯片1分钟。
10.如权利要求2所述的芯片失效点定位方法,其特征在于,在所述步骤S1024中,去除所述保护层的方法为:采用浓度为100%的丙酮溶液在超声波振荡器中浸泡所述芯片1分钟。
11.如权利要求1至10任一项所述的芯片失效点定位方法,其特征在于,在所述步骤S101与步骤S102之间,还包括用丙酮对所述芯片的表面进行清洁的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210445693.6A CN103809103B (zh) | 2012-11-08 | 2012-11-08 | 一种芯片失效点定位方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210445693.6A CN103809103B (zh) | 2012-11-08 | 2012-11-08 | 一种芯片失效点定位方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103809103A CN103809103A (zh) | 2014-05-21 |
CN103809103B true CN103809103B (zh) | 2017-02-08 |
Family
ID=50706164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210445693.6A Active CN103809103B (zh) | 2012-11-08 | 2012-11-08 | 一种芯片失效点定位方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103809103B (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN105353291B (zh) * | 2014-08-22 | 2018-05-25 | 中芯国际集成电路制造(上海)有限公司 | 芯片的失效分析方法 |
CN105448766B (zh) * | 2015-12-31 | 2018-06-19 | 上海华虹宏力半导体制造有限公司 | 功率器件失效点定位方法 |
CN106338684A (zh) * | 2016-11-09 | 2017-01-18 | 上海华力微电子有限公司 | 一种失效分析方法 |
CN107132497B (zh) * | 2017-04-28 | 2020-05-12 | 西安工业大学 | 用于无损检测半导体薄膜霍尔效应的基片及其制备方法 |
CN107958849B (zh) * | 2017-11-21 | 2019-12-10 | 上海华虹宏力半导体制造有限公司 | 无阻挡层金属层功率器件igss失效点定位方法 |
CN111123075B (zh) * | 2019-12-30 | 2022-04-22 | 武汉新芯集成电路制造有限公司 | 封装器件的失效分析方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1445824A (zh) * | 2003-04-17 | 2003-10-01 | 威盛电子股份有限公司 | 凸块及胶料层制造方法 |
CN101106096A (zh) * | 2006-07-11 | 2008-01-16 | 日月光半导体制造股份有限公司 | 形成导电凸块的方法及其结构 |
CN101207048A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 焊料凸块的制造方法 |
CN101330065A (zh) * | 2007-06-22 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 凸点制作方法、凸点下金属层及制作方法 |
CN101399213A (zh) * | 2007-09-29 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高性能的金属垫制作方法 |
CN101726875A (zh) * | 2008-10-10 | 2010-06-09 | 华映视讯(吴江)有限公司 | 接垫结构、主动组件阵列基板以及液晶显示面板 |
CN101924045A (zh) * | 2009-06-15 | 2010-12-22 | 友达光电股份有限公司 | 在半导体装置上形成连接凸点的方法 |
CN102253325A (zh) * | 2010-05-21 | 2011-11-23 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片失效分析方法 |
CN102280433A (zh) * | 2011-08-19 | 2011-12-14 | 苏州晶方半导体科技股份有限公司 | 晶圆级芯片尺寸封装结构及其封装方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE19736090B4 (de) * | 1997-08-20 | 2005-04-14 | Daimlerchrysler Ag | Bauelement mit Schutzschicht und Verfahren zur Herstellung einer Schutzschicht für ein Bauelement |
JP5461917B2 (ja) * | 2009-08-12 | 2014-04-02 | 株式会社日立ハイテクサイエンス | 軟化点測定装置および熱伝導測定装置 |
-
2012
- 2012-11-08 CN CN201210445693.6A patent/CN103809103B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1445824A (zh) * | 2003-04-17 | 2003-10-01 | 威盛电子股份有限公司 | 凸块及胶料层制造方法 |
CN101106096A (zh) * | 2006-07-11 | 2008-01-16 | 日月光半导体制造股份有限公司 | 形成导电凸块的方法及其结构 |
CN101207048A (zh) * | 2006-12-22 | 2008-06-25 | 中芯国际集成电路制造(上海)有限公司 | 焊料凸块的制造方法 |
CN101330065A (zh) * | 2007-06-22 | 2008-12-24 | 中芯国际集成电路制造(上海)有限公司 | 凸点制作方法、凸点下金属层及制作方法 |
CN101399213A (zh) * | 2007-09-29 | 2009-04-01 | 中芯国际集成电路制造(上海)有限公司 | 一种可提高性能的金属垫制作方法 |
CN101726875A (zh) * | 2008-10-10 | 2010-06-09 | 华映视讯(吴江)有限公司 | 接垫结构、主动组件阵列基板以及液晶显示面板 |
CN101924045A (zh) * | 2009-06-15 | 2010-12-22 | 友达光电股份有限公司 | 在半导体装置上形成连接凸点的方法 |
CN102253325A (zh) * | 2010-05-21 | 2011-11-23 | 中芯国际集成电路制造(上海)有限公司 | 一种芯片失效分析方法 |
CN102280433A (zh) * | 2011-08-19 | 2011-12-14 | 苏州晶方半导体科技股份有限公司 | 晶圆级芯片尺寸封装结构及其封装方法 |
Non-Patent Citations (1)
Title |
---|
TEM 样品制备辅助研究介质层可靠性失效机理;李明等;《半导体技术》;20090531;第34卷(第5期);第498-501页 * |
Also Published As
Publication number | Publication date |
---|---|
CN103809103A (zh) | 2014-05-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103809103B (zh) | 一种芯片失效点定位方法 | |
JP6441025B2 (ja) | 半導体チップの製造方法 | |
US20150083469A1 (en) | Wiring board | |
JP2009135453A5 (zh) | ||
JP2015508240A5 (zh) | ||
US8097965B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI688064B (zh) | 積體式加熱器及製造方法 | |
CN104465514A (zh) | 用于制造半导体器件的方法 | |
KR101159697B1 (ko) | 글래스 웨이퍼 기반의 침습형 전극 제작방법 | |
US9691965B2 (en) | Method for making electrical contact with an electronic component in the form of a stack, and electronic component having a contact-making structure | |
TWI538578B (zh) | 銅箔層壓板及其製造方法 | |
JP2018098378A (ja) | インターポーザの製造方法 | |
US20190385924A1 (en) | Stress Buffer Layer in Embedded Package | |
CN102113100A (zh) | 半导体装置的制造方法 | |
CN205810795U (zh) | 半导体结构 | |
TW201405736A (zh) | 半導體封裝基板,使用其之封裝系統及其製造方法 | |
JP2006339189A (ja) | 半導体ウェハおよびそれにより形成した半導体装置 | |
CN101604715A (zh) | 氮化镓基发光二极管芯片及其制作方法 | |
CN104517906B (zh) | 半导体器件和用于制造半导体器件的方法 | |
JP2014082468A (ja) | 基板部材及びチップの製造方法 | |
US9281293B2 (en) | Microelectronic packages having layered interconnect structures and methods for the manufacture thereof | |
JP2006108489A (ja) | 半導体装置の製造方法 | |
TWI682519B (zh) | 半導體裝置及其製造方法 | |
TWI471955B (zh) | 半導體封裝件及其製法 | |
TWI638410B (zh) | 降低封裝基板翹曲的方法及半成品結構 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |