CN100449710C - 电化学电镀半导体晶圆的方法及其电镀装置 - Google Patents

电化学电镀半导体晶圆的方法及其电镀装置 Download PDF

Info

Publication number
CN100449710C
CN100449710C CNB2005100851264A CN200510085126A CN100449710C CN 100449710 C CN100449710 C CN 100449710C CN B2005100851264 A CNB2005100851264 A CN B2005100851264A CN 200510085126 A CN200510085126 A CN 200510085126A CN 100449710 C CN100449710 C CN 100449710C
Authority
CN
China
Prior art keywords
wafer
electroplate liquid
voltage
electrode
electric current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2005100851264A
Other languages
English (en)
Other versions
CN1812058A (zh
Inventor
张中良
眭晓林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1812058A publication Critical patent/CN1812058A/zh
Application granted granted Critical
Publication of CN100449710C publication Critical patent/CN100449710C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001—Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00—Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007—Current directing devices
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明是有关于一种在半导体晶圆上电镀导电材质的方法，当晶圆浸泡在电镀液时，藉由减小电镀工艺的电流值，以避免形成的电镀导电材质产生缺陷。进一步地，当晶圆浸泡在电镀液之前，在晶圆上施加一静态电压，藉以提升用来控沉积速率的加速剂的吸收性，以改善电镀介层窗所产生的缺陷。并且利用设置于电镀液外部的电极将静态电压施加于晶圆上。

Description

电化学电镀半导体晶圆的方法及其电镀装置
技术领域
本发明涉及一种在半导体晶圆上进行材质电沉积(Electrodeposition)工艺及其沉积装置，特别是涉及一种控制电镀工艺的初始阶段的方法及其电镀装置，以改善材质的沟填能力(Gap Fill)以及避免材质内部产生缺陷。
背景技术
为了增加集成电路中讯号处理的效能，经常使用铜金属以及银金属作为内连线的材质。相较之下，这些金属的电阻值小于铝金属。除了电阻值较小的特性之外，铜金属具有较佳的漂移率以及可靠度。习知技术中，铜的金属化工艺可使用化学气相沉积法、选择性无电电镀法、溅镀法(物理气相沉积)以及电镀法。由于成本低廉、沉积速率快以及较佳的铜金属特性，利用电化学沉积法来沉积铜金属已经是一种最常用的技术。然而，铜内连线的电化学沉积工艺面临许多的问题，包括晶圆上铜金属沉积的不均匀性以及必须在小区域且高深宽比的接触洞中填入铜金属而不能有空孔产生等问题。
铜金属的电化学沉积法主要是以两个电极之间的电流通过硫酸铜溶液或是含铜的电解液的方式进行。当电解液中的电流为离子状态时，电流以电子形式传送到电极。在以铜金属组成的阳极产生电化学氧化反应时，阴极产生电化学还原反应。此种状况下，在阴极分离的铜离子被在阳极制造出来的铜离子取代。利用电性的漂移、扩散以及对流(Convection)方式将铜离子传送至阴极。传送一特定电流所需要的电压等于在电解液、横跨双层的表面电位以及与扩散层有关的浓度电位三者的电阻压降(Ohmic Drop)的总和。电镀可以使用固定的电流、固定的电压或是使用可调变的电流或电压。电流的分布情形，亦即在阴极的铜金属层的厚度分布主要由阴极的几何形状、电化学反应动力学以及浓度变化来决定，如同以电解液中的流体力学、质量对流传递来决定。
在硅晶圆电镀铜金属的实施例中，于覆盖有二氧化硅的晶圆上涂布一层称为种子层(Seed Layer)的铜金属导电薄膜，以确保电子的传导性。接着将晶圆曝露在含有铜离子的电解液中，并且沿着晶圆的周围利用数个接触点使种子层与电源形成电性连接。然后通以固定电流一段时间，以产生一特定厚度的铜金属层。
由于铜会与二氧化硅反应，所以需要使用一金属阻障层来阻挡，例如先以溅镀法在二氧化硅上形成氮化钽来作为阻障层。接着再沉积铜金属的种子层，以达到较佳的电性接触。电镀铜金属通常需要在含有各种添加剂以及平坦剂(Leveling Agents)的硫酸铜(CuSO4)以及硫酸(H2SO4)的水性溶液进行。加速剂以及抑制剂之类的添加剂用于控制沉积速率，并且可避免在沟填0.25微米以下的高深宽比的结构造成空孔的现象。抑制剂用于吸收表面上的水分并且减缓被吸收区域铜金属的沉积厚度。加速剂对抗水份被吸收区域的抑制剂分子，以加速沉积被吸收区域的铜金属厚度。在进行电镀的工艺中，加速剂与抑制剂会在晶圆的表面上消耗掉，但是也会持续地由电解液扩散出来的加速剂与抑制剂进行补充。
当电镀过程中产生电化学不平衡时，将使得电镀的铜金属层的晶粒含有杂质、凹陷或是空孔等缺陷。特别是添加剂的均衡程度极易受到在电镀过程中选用的电压、电流以及电镀时间等诸多因素的影响。
因此需要一种控制方式来维持电镀液中添加剂的均衡，以避免在电镀过程中产生缺陷，特别是在电镀沟渠以及介层窗的工艺中。
由此可见，上述现有的电化学电镀半导体晶圆在方法、产品结构及使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决电化学电镀半导体晶圆存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，此显然是相关业者急欲解决的问题。因此如何能创设一种新的电化学电镀半导体晶圆的方法及其电镀装置，便成了当前业界极需改进的目标。
有鉴于上述现有的电化学电镀半导体晶圆存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的电化学电镀半导体晶圆的方法及其电镀装置，能够改进一般现有的电化学电镀半导体晶圆，使其更具有实用性。经过不断的研究、设计，并经反复试作及改进后，终于创设出确具实用价值的本发明。
发明内容
本发明的目的在于，提供一种新的电镀工艺，所要解决的技术问题是使其可以于晶圆上沉积一导电层，使半导体晶圆在进行沟渠以及介层窗的过程中避免产生缺陷，从而更加适于实用。
本发明的另一目的在于，提供一种新的电镀工艺，所要解决的技术问题是使其可以提升加速剂的对晶圆的吸收性，而不容易受到施加电压的影响，从而更加适于实用。
本发明的再一目的在于，提供一种电镀工艺，所要解决的技术问题是使其当晶圆浸泡在电镀液时，用以控制晶圆表面上导电材质的沉积状态，从而更加适于实用。
本发明的还一目的在于，提供一种电镀装置，所要解决的技术问题是使其当晶圆浸泡在电镀液时，有效控制电镀工艺所使用的参数值，从而更加适于实用，且具有产业上的利用价值。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种在半导体晶圆上电镀一导电材质的方法，其特征在于其至少包括以下步骤：将一晶圆浸泡在一电镀液中；施加一电压于该晶圆上；对该电镀液与该晶圆通以一电流；以及限定所通入的该电流，使得浸泡该晶圆的该电流的密度小于或是等于0.1安培/cm2。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的方法，其中所述的导电材质为铜。
前述的方法，其中所述的导电材质为银。
前述的方法，更包括以下步骤：
将一晶圆浸泡在一电镀液中的步骤之后，将该晶圆放置在该电镀液一预定时间，以使该导电金属电镀在该晶圆上；以及
当进行施加该电压于该晶圆上的步骤时，减小施加于该晶圆的该电压。
前述的方法，其中在完成减小施加于该晶圆的该电压的步骤之后，更包括增加施加于该晶圆的该电压。
前述的方法，其中在减小施加于该晶圆的该电压的步骤时，该电压为0.2伏特。
前述的方法，其中在限定所通入的该电流的步骤中，至少包括限定该电流密度为0安培/cm2，直至完成该晶圆浸泡在该电镀液中为止。
前述的方法，更包括施加静态电压至该晶圆，以提高电镀液中加速剂的反应。
前述的方法，其中是利用设置于该电镀液外部的电极将该静态电压施加于该晶圆上。
前述的方法，其中是在施加该静态电压至该晶圆上的步骤先于将该晶圆浸泡在该电镀液中的步骤。
前述的方法，其中施加于该晶圆的该静态电压介于1至100伏特之间。
前述的方法，更包括在完成限定所通入的该电流的步骤之后，使该电流密度大于0.1安培/cm2。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种在半导体晶圆上沉积导电材质的电镀装置，该电镀装置至少包括：一用于存放电镀液的容器；一支撑装置，用以放置位于该容器内部及该电镀液下方的半导体晶圆；一位于该容器内部的第一及第二电极，利用该第一及第二电极之间的电流流动，以使该导电材质产生电解而沉积在该晶圆上；一位于该电镀液外部的第三电极，以施加一静态电压于该晶圆上；以及耦合于该第三电极的电源。
本发明的目的及解决其技术问题还采用以下技术措施来进一步实现。
前述的电镀装置，其中所述的第三电极设置于邻接于存放该电镀液的该容器的下方，该第三电极与该电源是以开放电路互相耦合，且施加于该晶圆的该静态电压介于1至100伏特之间。
根据本发明的一实施例，提供一种在半导体晶圆上电镀导电材质的方法，导电材质例如可为铜金属，该方法包括下列步骤：将晶圆浸泡在电镀液中，并施加电压于晶圆上，以对电镀液与晶圆通以一电流，且限定通入电镀液与晶圆的电流，使得浸泡晶圆的电流的密度小于或是等于0.1安培/cm2。在限定通入电流的步骤中，是当晶圆浸泡在电镀液时立即进行。较佳实施例中，在浸泡晶圆之前以及晶圆的浸泡阶段，施加静态电压于晶圆上，藉以提升用来控制沉积速率的加速剂的吸收性。
根据本发明的一实施例，提供一种在半导体晶圆上沉积导电材质的电镀装置，电镀装置主要包括容器、支撑装置以及第一及第二电极。其中容器用于存放电镀液的容器，支撑装置用以放置位于容器内部及电镀液下方的半导体晶圆。第一及第二电极位于容器内部，利用第一及第二电极之间的电流流动，以使导电材质产生电解而沉积在晶圆上。电镀装置亦包括第三电极以及电源，其中第三电极设置于电镀液的下方，用以将静态电压施加于晶圆上，且电源连接于第三电极。第三电极设置于邻接于存放电镀液的容器的下方，且施加于晶圆的静态电压介于1至100伏特之间。
经由上述可知，本发明是有关于一种在半导体晶圆上电镀导电材质的方法，当晶圆浸泡在电镀液时，藉由减小电镀工艺的电流值，以避免形成的电镀导电材质产生缺陷。进一步地，当晶圆浸泡在电镀液之前，在晶圆上施加一静态电压，藉以提升用来控沉积速率的加速剂的吸收性，以改善电镀介层窗所产生的缺陷。并且利用设置于电镀液外部的电极将静态电压施加于晶圆上。
综上所述，本发明特殊的电化学电镀半导体晶圆的方法及其电镀装置，其中，本发明的电镀工艺可以于晶圆上沉积一导电层，使半导体晶圆在进行沟渠以及介层窗的过程中避免产生缺陷；另外，本发明的电镀工艺，可以提升加速剂的对晶圆的吸收性，而不容易受到施加电压的影响；再有，本发明的电镀工艺，当晶圆浸泡在电镀液时，用以控制晶圆表面上导电材质的沉积状态；还有，本发明的电镀装置，当晶圆浸泡在电镀液时，有效控制电镀工艺所使用的参数值。其具有上述诸多的优点及实用价值，并在同类方法及产品中未见有类似的方法及结构设计公开发表或使用而确属创新，其不论在方法、产品结构或功能上皆有较大的改进，在技术上有较大的进步，并产生了好用及实用的效果，且较现有的电化学电镀半导体晶圆具有增进的多项功效，从而更加适于实用，而具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。
附图说明
图1是绘示依据本发明的一实施例的电镀装置的方块图。
图2是绘示习知技术的电镀过程中电镀电流与时间的图示。
图3是绘示依据本发明的一较佳实施例的电镀过程中电镀电流与时间的图示。
10 容器        12 晶圆
14 阳极        16 电源
18 支撑装置    20 电极
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的电化学电镀半导体晶圆的方法及其电镀装置其具体实施方式、方法、步骤、结构、特征及其功效，详细说明如后。
在半导体晶圆上电镀铜金属的过程，首先沉积一阻障层，例如使用溅镀法形成氮化钽的阻障层。接着利用原子层沉积(ALD)法在阻障层上沉积铜金属的种子层。种子层是用于确保后续沉积的铜金属层具有较佳的电性接触以及附着度。一实施例中，种子层的厚度介于100至1000埃之间。然后利用习知的电镀装置电镀形成铜金属，其中电镀装置的容器用于存放含有各种添加剂与平坦剂的硫酸铜(CuSO4)以及硫酸(H2SO4)的水性溶液。当晶圆浸泡在电镀液中，利用攀附的夹持装置(未图示)将晶圆固定在旋转的蛤贝(Clam Shell)形状的支撑装置的下方，其中支撑装置用于转动晶圆。晶圆电性连接至电源，并且作为阴极，而设置于电镀液内的铜金属作为阳极，并且电性连接至电源。接着当晶圆以高达2000rpm的速度转动时，使用泵在晶圆的表面上形成电镀液的流动。电镀的过程经历四个不同的阶段，如图2所示，其中第一阶段以“A”表示，使晶圆放低至容器之内，而且尚未将电流通入晶圆。接着在第二阶段的“B”阶段中，将晶圆载入电镀液中，亦即使晶圆浸泡在电镀液，此时电流开始流动。然后在第三阶段的“C”阶段，此阶段称为电流变化阶段(Swing Stage)，使电流限制在一特定值并且维持一预定的时间，约2.5秒(8.25秒减去5.75秒)。最后在第四阶段的“D”阶段，使电流维持在较高的准位。本发明的一实施例中，需要4.25秒使晶圆与电镀液产生接触。然后使电流开始稳定地产生，直至“B”阶段结束，时间标示为5.75秒。接着施加固定的电流，约3-4安培/cm2，直至“C”阶段结束，时间标示为8.25秒。最后增加电流值且维持固定，约7安培/cm2，直至“D”阶段结束。
依据本发明的实验显示，在“B”阶段的浸泡过程产生电流容易影响沟填的过程以及开始产生沟填之前潜伏期，主要是因为电流极易对电镀液中的加速剂或是抑制剂造成不良的影响。依据本发明的实施例，上述习知的问题及其导致的缺陷可藉由将电流密度限制在0.1安培/cm2以下的方式来改善，较佳的方式为将电流限制在0安培/cm2左右。在浸泡阶段中限制电流密度的方法，如图3所示，在“B”阶段的浸泡过程使电流几乎维持在0安培/cm2左右。
本发明的实施例使用不同的电镀溶液，并且在电镀的工艺中使用不同的电压以及电流。在浸泡的阶段，藉由减少施加在电镀液的晶圆的电压来达到0安培左右的电流。举例来说，在浸泡阶段使用0.2伏特的电压值，相对地，习知技术使用3.5伏特的电压。上述的方法称为低偏压(Low BiasEntry)法，特别是适用于高温退火之后的电镀工艺，以避免产生缺陷。在一实施例中，高温退火的温度例如可为260℃，而传统的高温退火温度为160℃。上述的低偏压法可减低“B”阶段的沉积速率，并且提供一缓冲的时间来移除微粒，使得添加剂均匀地覆盖在表面上。低偏压法亦可提较高的SM可靠度，而可忽略电镀液中化学药剂混合过程所造成的影响。
请参考图1所示，在进行“B”阶段的浸泡工艺之前，施加静态电压于晶圆上，以有效地控制铜金属电镀的微结构。主要是使用图1所示安排方式将施加静态电压于晶圆上。利用容器或是贮存槽10容纳电镀液，例如上述的电镀液。同时以蛤贝形状的支撑装置18支撑并转动晶圆12，晶圆12作为阴极，使来自铜金属阳极14的材质沉积在阴极上，其中铜金属阳极14设置于电镀液中的容器10。第三电极20设置于容器10的下方，且邻接于电镀液。电源16利用开放电路耦接于电极20以及支撑装置18，以施加静态电压于晶圆12上。以本发明使用的装置尺寸以及几何形状来说，在晶圆20上施加介于1至100伏特的偏压值可达到较佳的电镀效果。其中施加在晶圆12上的静态电压可提高晶圆12表面对加速剂的吸收性。本发明利用静态电压促使加速剂具有较佳的吸收性。
本发明在浸泡阶段利用低偏压以及在晶圆上施加静态电压，以避免产生缺陷，接着以较高的温度进行退火工艺，例如260℃或是260℃以上。应注意的是，上述的铜金属的电镀装置及其电镀方法亦适用于电镀银金属。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (14)

1、一种在半导体晶圆上电镀一导电材质的方法，其特征在于其至少包括以下步骤：
将一晶圆浸泡在一电镀液中；
施加一电压于该晶圆上；
对该电镀液与该晶圆通以一电流；以及
限定所通入的该电流，使得浸泡该晶圆的该电流的密度小于或是等于0.1安培/cm2。
2、根据权利要求1所述的方法，其特征在于其中所述的导电材质为铜。
3、根据权利要求1所述的方法，其特征在于其中所述的导电材质为银。
4、根据权利要求1所述的方法，其特征在于更包括以下步骤：
将一晶圆浸泡在一电镀液中的步骤之后，将该晶圆放置在该电镀液一预定时间，以使该导电金属电镀在该晶圆上；以及
当进行施加该电压于该晶圆上的步骤时，减小施加于该晶圆的该电压。
5、根据权利要求4所述的方法，其特征在于其中在完成减小施加于该晶圆的该电压的步骤之后，更包括增加施加于该晶圆的该电压。
6、根据权利要求4所述的方法，其特征在于其中在减小施加于该晶圆的该电压的步骤时，该电压为0.2伏特。
7、根据权利要求1所述的方法，其特征在于其中在限定所通入的该电流的步骤中，至少包括限定该电流密度为0安培/cm2，直至完成该晶圆浸泡在该电镀液中为止。
8、根据权利要求1所述的方法，其特征在于更包括施加静态电压至该晶圆，以提高电镀液中加速剂的反应。
9、根据权利要求8所述的方法，其特征在于其中是利用设置于该电镀液外部的电极将该静态电压施加于该晶圆上。
10、根据权利要求8所述的方法，其特征在于其中是在施加该静态电压至该晶圆上的步骤先于将该晶圆浸泡在该电镀液中的步骤。
11、根据权利要求8所述的方法，其特征在于其中施加于该晶圆的该静态电压介于1至100伏特之间。
12、根据权利要求1所述的方法，其特征在于更包括在完成限定所通入的该电流的步骤之后，使该电流密度大于0.1安培/cm2。
13、一种在半导体晶圆上沉积导电材质的电镀装置，其特征在于该电镀装置至少包括：
一用于存放电镀液的容器；
一支撑装置，用以放置位于该容器内部及该电镀液下方的半导体晶圆；
一位于该容器内部的第一及第二电极，利用该第一及第二电极之间的电流流动，以使该导电材质产生电解而沉积在该晶圆上；
一位于该电镀液外部的第三电极，以施加一静态电压于该晶圆上；以及
耦合于该第三电极的电源。
14、根据权利要求13所述的电镀装置，其特征在于其中所述的第三电极设置于邻接于存放该电镀液的该容器的下方，该第三电极与该电源是以开放电路互相耦合，且施加于该晶圆的该静态电压介于1至100伏特之间。
CNB2005100851264A 2005-01-25 2005-07-20 电化学电镀半导体晶圆的方法及其电镀装置 Active CN100449710C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/043,601 2005-01-25
US11/043,601 US7704368B2 (en) 2005-01-25 2005-01-25 Method and apparatus for electrochemical plating semiconductor wafers

Publications (2)

Publication Number Publication Date
CN1812058A CN1812058A (zh) 2006-08-02
CN100449710C true CN100449710C (zh) 2009-01-07

Family

ID=36695560

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005100851264A Active CN100449710C (zh) 2005-01-25 2005-07-20 电化学电镀半导体晶圆的方法及其电镀装置

Country Status (3)

Country Link
US (3) US7704368B2 (zh)
CN (1) CN100449710C (zh)
TW (1) TWI276151B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791005B2 (en) 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects
JP6709727B2 (ja) * 2016-12-14 2020-06-17 株式会社荏原製作所 電解めっき装置
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10475702B2 (en) 2018-03-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure using bottom-up filling deposition
US11121025B2 (en) 2018-09-27 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layer for side wall passivation

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001192896A (ja) * 2000-01-14 2001-07-17 Shimada Phys & Chem Ind Co Ltd 電解めっき処理装置
JP2004218080A (ja) * 2002-12-27 2004-08-05 Ebara Corp めっき方法
CN1529774A (zh) * 2001-10-22 2004-09-15 ��ʽ�������տ� 电镀铜方法、用于电镀铜方法的含磷铜阳极、及用所述方法和阳极电镀的粒子附着少的半导体晶片
US6797144B2 (en) * 2002-05-08 2004-09-28 Taiwan Semiconductor Manufacturing Co., Ltd Method for reducing surface defects in an electrodeposition process
CN1534112A (zh) * 2003-04-02 2004-10-06 联华电子股份有限公司 一种避免电镀沉积铜薄膜生成空穴的装置及其使用方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921468B2 (en) * 1997-09-30 2005-07-26 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US6248222B1 (en) * 1998-09-08 2001-06-19 Acm Research, Inc. Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
US6773573B2 (en) * 2001-10-02 2004-08-10 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
US7854828B2 (en) * 2006-08-16 2010-12-21 Novellus Systems, Inc. Method and apparatus for electroplating including remotely positioned second cathode
EP1422320A1 (en) * 2002-11-21 2004-05-26 Shipley Company, L.L.C. Copper electroplating bath
US20040149584A1 (en) * 2002-12-27 2004-08-05 Mizuki Nagai Plating method
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001192896A (ja) * 2000-01-14 2001-07-17 Shimada Phys & Chem Ind Co Ltd 電解めっき処理装置
CN1529774A (zh) * 2001-10-22 2004-09-15 ��ʽ�������տ� 电镀铜方法、用于电镀铜方法的含磷铜阳极、及用所述方法和阳极电镀的粒子附着少的半导体晶片
US6797144B2 (en) * 2002-05-08 2004-09-28 Taiwan Semiconductor Manufacturing Co., Ltd Method for reducing surface defects in an electrodeposition process
JP2004218080A (ja) * 2002-12-27 2004-08-05 Ebara Corp めっき方法
CN1534112A (zh) * 2003-04-02 2004-10-06 联华电子股份有限公司 一种避免电镀沉积铜薄膜生成空穴的装置及其使用方法

Also Published As

Publication number Publication date
US20100140099A1 (en) 2010-06-10
US7988843B2 (en) 2011-08-02
TWI276151B (en) 2007-03-11
US7704368B2 (en) 2010-04-27
US8277619B2 (en) 2012-10-02
TW200627515A (en) 2006-08-01
CN1812058A (zh) 2006-08-02
US20060163076A1 (en) 2006-07-27
US20110259734A1 (en) 2011-10-27

Similar Documents

Publication Publication Date Title
KR101474377B1 (ko) 전기도금방법
US7964506B1 (en) Two step copper electroplating process with anneal for uniform across wafer deposition and void free filling on ruthenium coated wafers
US20060237325A1 (en) Cu ecp planarization by insertion of polymer treatment step between gap fill and bulk fill steps
US7799684B1 (en) Two step process for uniform across wafer deposition and void free filling on ruthenium coated wafers
US8168540B1 (en) Methods and apparatus for depositing copper on tungsten
US6627052B2 (en) Electroplating apparatus with vertical electrical contact
TW200304966A (zh)
US7708875B2 (en) Noncontact localized electrochemical deposition of metal thin films
CN1636084A (zh) 用于高深宽比特征结构的动态脉冲电镀
WO2007082112A2 (en) Tin and tin alloy electroplating method with controlled internal stress and grain size of the resulting deposit
CN100449710C (zh) 电化学电镀半导体晶圆的方法及其电镀装置
TWI541388B (zh) 電鍍方法
CN104685107A (zh) 电解液和向阻挡层上电镀铜的方法
US20060213778A1 (en) Method for electrochemical plating on semiconductor wafers
JP2008504444A (ja) 隔離された陽極液区画における補助電極をもつ電気化学めっきセル
US6689686B2 (en) System and method for electroplating fine geometries
US7544281B2 (en) Uniform current distribution for ECP loading of wafers
US20030188974A1 (en) Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
CN112831821A (zh) 晶圆的电镀装置及电镀方法
KR100865448B1 (ko) 전기화학적 도금 장치 및 그 방법
US20080067076A1 (en) Method of reducing oxygen content in ECP solution
US20210388521A1 (en) Localized electrochemical deposition
KR100698063B1 (ko) 전기화학 도금 장치 및 방법
TWI279458B (en) Electro-chemical deposition apparatus and method of preventing cavities in an ECD copper film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant