TWI276151B - Method and apparatus for electrochemical plating semiconductor wafers - Google Patents

Method and apparatus for electrochemical plating semiconductor wafers Download PDF

Info

Publication number
TWI276151B
TWI276151B TW094121053A TW94121053A TWI276151B TW I276151 B TWI276151 B TW I276151B TW 094121053 A TW094121053 A TW 094121053A TW 94121053 A TW94121053 A TW 94121053A TW I276151 B TWI276151 B TW I276151B
Authority
TW
Taiwan
Prior art keywords
wafer
current
plating solution
electrode
conductive material
Prior art date
Application number
TW094121053A
Other languages
English (en)
Other versions
TW200627515A (en
Inventor
Chung-Liang Chang
Shau-Lin Shue
Original Assignee
Taiwan Semiconductor Mfg
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Mfg filed Critical Taiwan Semiconductor Mfg
Publication of TW200627515A publication Critical patent/TW200627515A/zh
Application granted granted Critical
Publication of TWI276151B publication Critical patent/TWI276151B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/001Apparatus specially adapted for electrolytic coating of wafers, e.g. semiconductors or solar cells
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D17/00Constructional parts, or assemblies thereof, of cells for electrolytic coating
    • C25D17/007Current directing devices
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18Electroplating using modulated, pulsed or reversing current
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00Electroplating characterised by the article coated
    • C25D7/12Semiconductors
    • C25D7/123Semiconductors first coated with a seed layer or a conductive layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Sustainable Development (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1276151 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種在半導體晶圓上進行材質電沉積 (Electrodeposition)製程及其沉積裝置,且特別是有關於一 種控制電鍍製程的初始階段之方法及其電鍍裝置,以改善 材質的溝填能力(Gap Fill)以及避免材質内部產生缺陷。 【先前技術】 為了增加積體電路中訊號處理的效能,經常使用銅金 屬以及銀金屬作為内連線的材質。相較之下,這些金屬的 電阻值小於鋁金屬。除了電阻值較小的特性之外,銅金屬 具有較佳的漂移率以及可靠度。習知技術中,銅的金屬化 製程可使用化學氣相沉積法、選擇性無電電鍍法、濺鍍法 (物理氣相沉積)以及電鍍法。由於成本低廉、沉積速率快以 及較佳的銅金屬特性,利用電化學沉積法來沉積銅金屬已 經是一種最常用的技術。然而,銅内連線之電化學沉積製 程面臨許多的問題,包括晶圓上銅金屬沉積的不均勻性以 及必須在小區域且尚深寬比的接觸洞中填入銅金屬而不能 有空孔產生等問題。 銅金屬的電化學沉積法主要是以兩個電極之間的電流 通過硫酸銅溶液或是含銅的電解液之方式進行。當電解液 中的電流為離子狀態時’電流以電子形式傳送到電極。在 以鋼金屬組成的陽極產生電化學氧化反應時,陰極產生電 化學還原反應。此種狀況下’在陰極分離_離子被在陽 5 1276151 極製造出來的銅離子取代。利用電性的漂移、擴散以及對 流(C〇nvection)方式將銅離子傳送至陰極。傳送一特定電流 所鸹要的電壓等於在電解液、横跨雙層的表面電位以及與 擴散層有關的濃度電位三者的電阻壓降(〇hmic Dr〇p)之總 和。電鍍可以使用固定的電流、固定的電壓或是使用可調 1的電流或電壓。電流的分布情形,亦即在陰極的銅金屬 層之厚度分布主要由陰極的幾何形狀、電化學反應動力學 以及濃度變化來決定,如同以電解液中的流體力學、質量 對流傳遞來決定。 在矽晶圓電鍍銅金屬的實施例中,於覆蓋有二氧化矽 的曰B圓上塗佈一層稱為種子層(See(j Layer)的銅金屬導電薄 膜,以確保電子的傳導性。接著將晶圓曝露在含有銅離子 的電解液中,並且沿著晶圓的周圍利用數個接觸點使種子 層與電源供應器形成電性連接。然後通以固定電流一段時 間’以產生一特定厚度的銅金屬層。 由於銅會與二氧化矽反應,所以需要使用一金屬阻障 層來阻擋,例如先以濺鍍法在二氧化矽上形成氮化鈕來作 為阻障層。接著再沉積銅金屬之種子層,以達到較佳的電 性接觸。電鍍銅金屬通常需要在含有各種添加劑以及平坦 劑(Leveling Agents)的硫酸銅(CuS〇4)以及硫酸(1128〇4)之水 性溶液崎。加速劑以及抑制劑之類的添加劑用於控制沉 積速率,並且可避免在溝填〇·25微米以下的高深寬比之結 構造成空孔的現象。抑制劑用於吸收表面上的水分並且減 緩被吸收區域銅金屬的沉積厚度。加速劑對抗水份被吸收 1276151 區域的抑制劑分子,以加速沉積被吸收區域的銅金屬厚 度。在進行電鍍的製程中,加速劑與抑制劑會在晶圓的表 面上消耗掉,但是也會持續地由電解液擴散出來的加速劑 與抑制劑進行補充。 當電鍍過程中產生電化學不平衡時,將使得電鍍的銅 金屬層之晶粒含有雜質、凹陷或是空孔等缺陷。特別是添 加劑的均衡程度極易受到在電鍍過程中選用的電壓、電流 以及電鍍時間等諸多因素的影響。 因此需要一種控制方式來維持電鍍液中添加劑的均 衡,以避免在電鍍過程中產生缺陷,特別是在電鍍溝渠以 及介層窗的製程中。 【發明内容】 根據本發明之一實施例,提供一種在半導體晶圓上電 鍍導電材質的方法,導電材質例如可為銅金屬,該方法包 含下列步驟:將晶圓浸泡在電鏟液中。接著施加電壓於晶 圓上。然後對電鍍液與晶圓通以一電流。最後,限定通入 電鍍液與晶圓的電流,使得浸泡晶圓的電流之密度小於或 疋等於0·1安培/cm2。在限定通入電流的步驟中,係當晶圓 /文泡在電鍍液時立即進行。較佳實施例中,在浸泡晶圓之 則以及晶圓的浸泡階段,施加靜電荷於晶圓上,藉以提升 用來控沉積速率的加速劑之吸收性。 根據本發明之一實施例,提供一種在半導體晶圓上沉 積導電材質的電鍍裝置,電鍍裝置主要包含容器、支撐裝 7 1276151 置Μ及第一及第二雷托 。八中容器用於存放電艘液的容 器,支撐裝置用以放置位於六抑免加Λ & 扪谷 触曰向— 罝位於谷裔内部及電鍍液下方的半導 體晶圓。第一及第-雷托a μ〜 弟一電極位於容器内部,利用第一及第二 電極之間的電流流動’以倍莫 ^ Λ便導電材質產生電解而沉積在晶 圓上。電鐘裝置亦包含第二 一 布一兔極以及電源供應器,其中第 三電極設置於電鍍液的下方 八 ^ 用以將靜電何施加於晶圓 上,且電源供應器連接於電二雷炻。 电—冤極。弟二電極設置於鄰接 於存放電錢液的容器之下方,Β 卜万且施加於晶圓的靜電荷介於1 至100伏特之間。 本發明之主要目的在於提供一種電鑛製程,以於晶圓 上'儿積$電層’使半導體晶圓在進行溝渠以及介層窗的 過程申避免產生缺陷。 本發明之另-目的在於提供一種電鍍製程,以提升加 速劑的對晶圓的吸收性,而不容易受到施加電壓的影響。 本發明之又一目的在於提供一種電鍍製程,當晶圓浸 泡在電鍍液時’用以控制晶圓表面上導電材質的沉積狀態。 本發明之再一目的在於提供一種電鍍裝置,當晶圓浸 泡在電鍍液時,有效控制電鍍製程所使用的參數值。 【實施方式】 在半導體晶圓上電鍍銅金屬的過程,首先沉積一阻障 層,例如使用濺鍍法形成氮化鈕之阻障層。接著利用原子 層沉積(ALD)法在阻障層上沉積銅金屬的種子層。種子層係 用於確保後續沉積的銅金屬層具有較佳的電性接觸以及附 1276151 著度。一實施例中,種子層的厚度介於100至1〇〇〇埃之間。 然後利用習知的電鍍裝置電鍍形成銅金屬,其中電鍍裝置 的容器用於存放含有各種添加劑與平坦劑的硫酸銅(CuS〇4) 以及硫酸(HjO4)之水性溶液。當晶圓浸泡在電鍍液中,利 用攀附的夾持裝置(未圖示)將晶圓固定在旋轉的蛤貝(Clam
Shell)形狀之支撐裝置的下方,其中支撐裝置用於轉動晶 圓。晶圓電性連接至電源供應器,並且作為陰極,而設置 於電鍍液内的銅金屬作為陽極,並且電性連接至電源供應 器。接著當晶圓以高達2000 rpm的速度轉動時,使用幫浦 在晶圓的表面上形成電鍍液之流動。電鍍的過程經歷四個 不同的階段,如第2圖所示,其中第一階段以”A”表示,使 晶圓放低至容器之内,而且尚未將電流通入晶圓。接著在 第二階段之’’B”階段中,將晶圓載入電鍍液中,亦即使晶圓 反泡在電鍍液,此時電流開始流動。然後在第三階段之” 階段,此階段稱為電流變化階段(Swing stage),使電流限 制在-特定值並且維持一預定的時間。最後在第四階段 之”D”階段,使電流維持在較高的準位。本發明之一實施例 t ^ ^ 4.25 0 始穩定地產生’直至”B”階段結束’時間標示為a秒。 接著施加固定的電流’直至”c”階段結束,時間標示為825 秒。最後增加電流值且維持固定,Ai,,d”階段結束。 依據本發明之實驗顯示’在,’B”階段的浸泡過程產生電 流容易影響溝填的過程以及開始產生溝填之前潛伏期,主 要是因為電流極易對電鑛液中的加速劑或是抑制劑造成不 1276151 良的影響。依據本發明之實施例,上述習知的問題及其導 致的缺陷可藉由將電流密度限制在〇1安培/cm2以下的方 • 式來改善,較佳的方式為將電流限制在0安培/cm2左右。 在浸泡階段中限制電流密度的方法,如第3圖所示,在”B” '' 階段的浸泡過程使電流幾乎維持在0安培/cm2左右。 本發明之實施例使用不同的電鍍溶液,並且在電鍍的 t程中使料同的電独及電^在浸泡的階段,藉由減 • 少、施加在電鑛液的晶圓之電壓來達到0安培左右的電流。 舉例來說’在浸泡階段使用〇.2伏特的電壓值,相對地,習 知技術使用3.5伏特的電壓。上述之方法稱為低偏壓(L〇w . Bias Entry)法,特別是適用於高溫回火之後的電鍍製程,以 戟產生缺陷。在-實施财,高溫回火的溫度例如可為 26〇°C,而傳統的高溫回火溫度為16〇t。上述之低偏壓法 可減低,’B”階段的沉積速率,並且提供一緩衝的㈣來移除 微,,使得添加劑均勻地覆蓋在表面上。低偏壓法亦可提 _ 參义肖❸SM可靠度,而可忽略電錢液中化學藥劑混合過程 所造成的影響。 , 參考第1圖,在進行”B”階段之浸泡製程之前,施加靜 I荷於晶圓上,以有效地控制銅金屬電鍍的微結構。主要 是使用第1圖所示安排方式將施加靜電荷於晶圓上。利用 容器或是貯存槽1G容納電鍍液,例如上述之電鍍液。同時 以蛤貝形狀的支撐裝置18支撐並轉動晶圓12,晶圓12作 為陰極’使來自銅金屬陽極14的材f沉積在陰極上,其中 銅金屬陽極14設置於電鍍液中的容器1〇。第三電極加設 1276151 置於容器10的下方,且鄰接於電鍍液。電源供應器16利 用開放電路耦接於電極20以及支撺裝置18,以施加靜電荷 於晶圓12上。以本發明使用的裝置尺寸以及幾何形狀來 說,在晶圓20上施加介於1至1〇〇伏特的偏壓值可達到較 佳的電鍍效果。其中施加在晶圓12上的靜電荷可提高晶圓 12表面對加速劑的吸收性。本發明利用靜電荷促使加速劑 具有較佳的吸收性。 本發明在浸泡階段利用低偏壓以及在晶圓上施加靜電 荷,以避免產生缺陷,接著以較高的溫度進行回火製程, 例如260°C或是260°C以上。應注意的是,上述之銅金屬的 電鍍裝置及其電鍍方法亦適用於電鍍銀金屬。 雖然本發明已用較佳實施例揭露如上,然其並非用以 限定本發明,任何熟習此技藝者,在不脫離本發明之精神 和範圍内,當可作各種之更動與潤飾,因此本發明之保護 範圍當視後附之申請專利範圍所界定者為準。 【圖式簡單說明】 為讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂,特舉較佳實施例,並配合所附圖式,作詳細說明 如下: 第1圖係縿示依據本發明之一實施例之電鍍裝置的方 塊圖。 第2圖係繪示習知技術之電鍍過程中電鍍電流與時間 的圖示。 1276151 第3圖係繪示依據本發明之一較佳實施例之電鍍過程 中電鐘電流與時間的圖示。 【主要元件符號說明】 10 容器 12晶圓 14 陽極 16電源供應器 18 支撐裝置 20電極 12

Claims (1)

1276151 十、申請專利範圍: 1· 一種在半導體晶圓上電鍍一導電材質的方法,至少 包含下列步驟: (A) 將一晶圓浸泡在一電鍍液中; (B) 施加一電壓於該晶圓上; (C) 對該電鍍液與該晶圓通以一電流;以及 (D) 限定(C)步驟所通入的該電流,使得浸泡該晶圓的該 電流之密度小於或是等於〇1安培/cm2。 2·如申睛專利範圍第1項所述之方法,其中該導電材 質係為銅。 3·如申請專利範圍第1項所述之方法,其中該導電材 質係為銀。 4.如申晴專利範圍第1項所述之方法,更包含下列步 "驟: (E) 在該(A)步驟之後,將該晶圓放置在該電鍍液一預定 時間’以使該導電金屬電鍍在於該晶圓上;以及 (F) Μ進行該(A)步驟時,減小施加於該晶圓的該電壓。 5·如申請專利範圍第4項所述之方法,其中於完成該 (Α)步驟之後,更包含增加施加於該晶圓的該電壓。 13 1276151 6·如申請專利範圍第4項所述之方法,其中於完成該 (Α)步驟之後,在該(F)步驟中至少包含減小約2〇%:該°電 壓。 7·如申請專利範圍第」項所述之方法,其中在⑼步驟 中至少包括限定該電流密度為〇安培/cm2,直至完成(Α)步 驟為止。 8·如申請專利範圍第i項所述之方法,更包含施加靜 電荷至該晶圓,以提高電鍍液中加速劑的反應。 9.如申請專利範㈣8項所述之方法,其中係利用設 置於該電錢液外部的電極將該靜電荷施加於該晶圓上。 10义如申請專利範圍第8項所述之方法,其中係於⑷ 步驟之前,施加該靜電荷至該晶圓上。 11.- 種在半導體晶B1上钱導電材f的方法,至少 包含下列步驟: (A) 施加靜電荷於該晶圓上; (B) 將該晶圓浸泡在一電鍍液中; (C) 對該電錢液與該晶圓通以一電流; ⑼進行該(B)步驟時,限定(c)步驟所通入的該電流, 以使浸、賴晶®的該電流之密度小於或是等於(U安培 1276151 /cm2 ;以及 (E)完成(D)步驟之後,使該電流密度大於〇1安培/cy。 ' 12.如申請專利範圍第11項所述之方法,其中係利用 ·. 設置於該電鍍液外部的電極來進行(A)步驟。 13·如申請專利範圍第U項所述之方法,其中該(A) • 步驟中,施加於該晶圓的該靜電荷介於1至100伏特之間。 14. 如申請專利範圍第u項所述之方法,其中該導電 材質係為銅。 15. 如申請專利範圍第U項所述之方法,其中該導電 材質係為銀。 φ 16.如申請專利範圍第丨丨項所述之方法’其中在⑴) 步驟中至少包括將該電流密度限定為〇安培/cm2。 ' 17.如申請專利範圍第11項所述之方法,其中進行(A) 步驟之前,先進行(B)步驟。 18· 一種控制電鍍液中化學添加劑的方法,以控制電 *於半導體晶圓表面上的導電材f,至少包含下列步驟: (A)施加靜電荷於該晶圓上; 15 ^76151 方的半導體晶圓; 一位於該容器内部之第一筮— 够一而 及第一電極,利用該第一及 以使該導電材質產生電解而 第二電極之間的電流流動, 積在該晶圓上; 以施加一靜電荷於 一位於該電鍍液外部之第三電極, 该晶圓上;以及 搞合於該第三電極之電源供應器。 25·如申請專利範圍第24項所述之電鍍裝置,其中該 第二電極設置於鄰接於存放該電鍍液的該容器之下方。 26.如申請專利範圍第24項所述之電鍍裝置,其中施 加於該晶圓的該靜電荷介於1至100伏特之間。 27·如申請專利範圍第24項所述之電鍍裝置,其中該 馨 第二電極與該電源供應器係以開放電路互相耦合。 17
TW094121053A 2005-01-25 2005-06-23 Method and apparatus for electrochemical plating semiconductor wafers TWI276151B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/043,601 US7704368B2 (en) 2005-01-25 2005-01-25 Method and apparatus for electrochemical plating semiconductor wafers

Publications (2)

Publication Number Publication Date
TW200627515A TW200627515A (en) 2006-08-01
TWI276151B true TWI276151B (en) 2007-03-11

Family

ID=36695560

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094121053A TWI276151B (en) 2005-01-25 2005-06-23 Method and apparatus for electrochemical plating semiconductor wafers

Country Status (3)

Country Link
US (3) US7704368B2 (zh)
CN (1) CN100449710C (zh)
TW (1) TWI276151B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8791005B2 (en) 2012-06-18 2014-07-29 International Business Machines Corporation Sidewalls of electroplated copper interconnects
JP6709727B2 (ja) * 2016-12-14 2020-06-17 株式会社荏原製作所 電解めっき装置
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10475702B2 (en) 2018-03-14 2019-11-12 Taiwan Semiconductor Manufacturing Co., Ltd. Conductive feature formation and structure using bottom-up filling deposition
US11121025B2 (en) 2018-09-27 2021-09-14 Taiwan Semiconductor Manufacturing Company, Ltd. Layer for side wall passivation

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6921468B2 (en) * 1997-09-30 2005-07-26 Semitool, Inc. Electroplating system having auxiliary electrode exterior to main reactor chamber for contact cleaning operations
US6248222B1 (en) * 1998-09-08 2001-06-19 Acm Research, Inc. Methods and apparatus for holding and positioning semiconductor workpieces during electropolishing and/or electroplating of the workpieces
US6793796B2 (en) * 1998-10-26 2004-09-21 Novellus Systems, Inc. Electroplating process for avoiding defects in metal features of integrated circuit devices
US6610151B1 (en) * 1999-10-02 2003-08-26 Uri Cohen Seed layers for interconnects and methods and apparatus for their fabrication
JP3096296B1 (ja) * 2000-01-14 2000-10-10 島田理化工業株式会社 電解めっき処理装置
US6773573B2 (en) * 2001-10-02 2004-08-10 Shipley Company, L.L.C. Plating bath and method for depositing a metal layer on a substrate
JP4076751B2 (ja) * 2001-10-22 2008-04-16 日鉱金属株式会社 電気銅めっき方法、電気銅めっき用含リン銅アノード及びこれらを用いてめっきされたパーティクル付着の少ない半導体ウエハ
US7854828B2 (en) * 2006-08-16 2010-12-21 Novellus Systems, Inc. Method and apparatus for electroplating including remotely positioned second cathode
US6797144B2 (en) * 2002-05-08 2004-09-28 Taiwan Semiconductor Manufacturing Co., Ltd Method for reducing surface defects in an electrodeposition process
EP1422320A1 (en) * 2002-11-21 2004-05-26 Shipley Company, L.L.C. Copper electroplating bath
US20040149584A1 (en) * 2002-12-27 2004-08-05 Mizuki Nagai Plating method
JP2004218080A (ja) * 2002-12-27 2004-08-05 Ebara Corp めっき方法
CN1534112A (zh) * 2003-04-02 2004-10-06 联华电子股份有限公司 一种避免电镀沉积铜薄膜生成空穴的装置及其使用方法
TWI523976B (zh) * 2010-05-19 2016-03-01 諾菲勒斯系統公司 利用具有雙態抑制劑的電解液之矽穿孔填充

Also Published As

Publication number Publication date
TW200627515A (en) 2006-08-01
US8277619B2 (en) 2012-10-02
US20110259734A1 (en) 2011-10-27
CN1812058A (zh) 2006-08-02
US7988843B2 (en) 2011-08-02
US20060163076A1 (en) 2006-07-27
US7704368B2 (en) 2010-04-27
US20100140099A1 (en) 2010-06-10
CN100449710C (zh) 2009-01-07

Similar Documents

Publication Publication Date Title
Lühn et al. Filling of microvia with an aspect ratio of 5 by copper electrodeposition
US8377824B1 (en) Methods and apparatus for depositing copper on tungsten
US20060283716A1 (en) Method of direct plating of copper on a ruthenium alloy
KR101474377B1 (ko) 전기도금방법
US20120279864A1 (en) Process for electroplating metals into microscopic recessed features
KR20160108174A (ko) Tsv들 (through silicon vias) 내로 구리의 전착을 위한 니켈 라이너 및 코발트 라이너의 전처리
TW200304966A (zh)
TW201027668A (en) Process for through silicon via filling
EP3080340B1 (en) Copper electrodeposition bath containing an electrochemically inert cation
KR20150058038A (ko) 전기도금을 위한 알카리성 전처리
JP4163728B2 (ja) 電気めっき方法
TWI276151B (en) Method and apparatus for electrochemical plating semiconductor wafers
JP2012122097A (ja) 電気めっき方法
JP2020525654A (ja) 相互接続のコバルト充填
Chiu et al. Characterization of additive systems for damascene Cu electroplating by the superfilling profile monitor
TWI230208B (en) Electroplating solution for copper electroplating
US20050199507A1 (en) Chemical structures and compositions of ECP additives to reduce pit defects
TWI281211B (en) Methods for electrochemical deposition (ECD) and for fabrication integrated circuit devices on a semiconductor substrate with damascene structures and defect-free ECD metal layer on the semiconductor wafer
US20040178058A1 (en) Electro-chemical deposition apparatus and method of preventing cavities in an ECD copper film
JP5243832B2 (ja) 電気めっき方法
US20030188974A1 (en) Homogeneous copper-tin alloy plating for enhancement of electro-migration resistance in interconnects
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
JP2006131961A (ja) 基板のめっき方法および装置
JP5095423B2 (ja) 電気めっき方法
US20080067076A1 (en) Method of reducing oxygen content in ECP solution

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees