KR101474377B1 - 전기도금방법 - Google Patents

전기도금방법 Download PDF

Info

Publication number
KR101474377B1
KR101474377B1 KR1020110138330A KR20110138330A KR101474377B1 KR 101474377 B1 KR101474377 B1 KR 101474377B1 KR 1020110138330 A KR1020110138330 A KR 1020110138330A KR 20110138330 A KR20110138330 A KR 20110138330A KR 101474377 B1 KR101474377 B1 KR 101474377B1
Authority
KR
South Korea
Prior art keywords
plating
substrate
current
anode
vias
Prior art date
Application number
KR1020110138330A
Other languages
English (en)
Other versions
KR20120070520A (ko
Inventor
신고 야스다
후미오 구리야마
마사시 시모야마
미즈키 나가이
유스케 다마리
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20120070520A publication Critical patent/KR20120070520A/ko
Application granted granted Critical
Publication of KR101474377B1 publication Critical patent/KR101474377B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/18—Electroplating using modulated, pulsed or reversing current
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

전기도금방법은 도금 금속 내의 결함들을 생기게 하지 않으면서 바텀-업 방식으로 아스펙트비가 큰 깊은 비아들 안으로 상기 도금 금속을 확실하면서도 효율적으로 충전할 수 있다. 상기 전기도금방법은, 표면에 형성된 비아들을 구비한 기판 및 애노드를 도금조 내의 도금액에 침지시키는 단계를 포함하되, 상기 애노드는 상기 기판의 표면에 대향하여 배치되고; 및 일정한 전류값의 도금 전류를, 상기 도금 전류의 공급 및 정지가 반복되고 상기 도금 전류가 공급되는 전류 공급 시간의 비율이 도금의 진행에 따라 증가하는 방식으로 상기 기판과 상기 애노드 사이에 간헐적으로 통전시켜, 상기 비아들 내에 도금 금속을 충전시키는 단계를 포함하는 것을 특징으로 한다.

Description

전기도금방법{ELECTROPLATING METHOD}
본 발명은 전기도금방법에 관한 것으로, 보다 상세하게는 반도체 기판 등과 같은 기판의 내부에 상하로 관통하는 다수의 스루-비아(through-via)들을 가지고, 반도체 칩들의 이른바 3차원 패키징에 사용될 수 있는 기판의 제조 시, 상기 비아들 내에 구리와 같은 금속을 충전(filling)하는데 유용한 전기도금방법에 관한 것이다.
반도체 기판을 통해 상하로 관통하는, 구리와 같은 금속의 스루-비아들을 형성하는 기술은, 반도체 기판들의 다층 스택(multi-layer stack)의 층들을 전기적으로 연결시키기 위한 방법으로 알려져 있다. 도 1a 내지 도 1c는 내부에 구리의 스루-비아들을 구비한 기판을 제조하기 위한 예시적인 처리를 보여준다. 우선, 도 1a에 도시된 바와 같이, 실리콘 웨이퍼 등의 베이스(10) 내부에, 예를 들면 리소그래피/에칭 기술을 이용하여, 복수의 상방-개구 비아(upwardly-opening via; 12)들을 형성하고, 예컨대 PVD에 의하여 상기 비아(12)들의 내부 표면들을 포함하는 상기 베이스(10)의 전체 면 상의 Ti(티탄) 등의 금속의 배리어층(14)을 형성한 다음, 상기 배리어층(14)의 표면 상에 구리시드층(16)을 형성하여 기판(W)이 준비된다. 상기 비아(12)들의 직경 "d"는 예를 들면 2 내지 50μm, 특히 10 내지 20μm 이고, 상기 비아(12)들의 깊이 "h"는 예를 들면 20 내지 150μm 이다.
상기 배리어층(14)으로는, Ti 이외에, Ta(탄탈) 및 W(텅스텐) 등의 기타 금속들, 또는 그 질화물이 사용될 수 있다.
다음으로, 상기 기판(W)의 표면 상에서, 구리시드층(16)을 캐소드로서 이용하는 구리 전기도금이 실시되어, 도 1b에 도시된 바와 같이, 상기 비아(12)들 내부에 도금 금속(구리)(18)을 충전하고, 상기 구리시드층(16)의 표면 상에 도금 금속(18)을 퇴적(depositing)시킨다.
그 후, 도 1c에 도시된 바와 같이, 예컨대 화학적 기계적 폴리싱(CMP)에 의해, 상기 베이스(10) 상의 잉여 구리시드층(16) 및 잉여 도금 금속(18)이 제거된다. 또한, 예를 들어 2점 쇄선으로 도시된 위치까지 상기 베이스(10)의 이면측이 폴리싱 제거됨으로써, 상기 비아(12)들 안에 매입된(embeded) 상기 도금 금속(18)의 바닥면을 노출시킨다. 이러한 방식으로, 상하로 관통하는 구리(도금 금속(18))의 스루-비아들을 그 내부에 구비한 기판(W)이 제조될 수 있다.
상기 비아(12)들의 직경에 대한 깊이의 비, 즉 아스펙트비(aspect ratio)는 일반적으로 8 내지 10 등으로 크다. 또한, 상기 비아(12)들은 대체로 큰 사이즈를 가진다. 통상, 이러한 아스펙트비가 크고 사이즈가 큰 비아(12)들 안에 전기도금에 의해 구리(도금 금속)를, 상기 매입된 금속 안에 보이드(voids) 등의 결함들을 생기게 하지 않으면서 완전히 충전하기 위해서는, 상기 비아(12)들의 바닥들로부터 우선적으로 상기 도금 금속을 성장시키는 바텀-업(bottom-up) 방식으로 전기도금을 수행할 필요가 있다. 이러한 바텀-업 도금은, 도금 촉진제(plating accelerator)로서 SPS(비스(3-술포 프로필) 디술파이드), 억제제로서 PEG(폴리에틸렌 글리콜), 및 레벨러(leveler)로서 PEI(폴리에틸렌 이민)와 같은 각종 첨가제들을 함유하는 도금액을 이용하여 일반적으로 실시된다. 이들 첨가제들은 기판의 표면 상으로 흡착된 후에 각각의 효과를 나타낸다.
일본특허 제3641372호는, 시드층과 애노드 간에, 전류 밀도가 4 내지 20 A/ｄｍ2의 직류전류를 0.1 내지 5초 동안 통전(passing)하여 초기 도금막을 형성한 다음, 이어서 상기 시드층과 상기 애노드 간에, 전류 밀도 0.5 내지 5 A/ｄｍ2의 직류전류를 통전하여 2차 도금막을 형성하는 단계를 포함하여 이루어지는 도금방법을 제안하고 있다. 일본특허 제3780302호는, 음극전류 밀도 5 내지 10 A/ｄｍ2로 10초 내지 5분 동안 전기도금을 먼저 행한 다음, 이어서 음극전류 밀도 0.5 내지 3 A/ｄｍ2로 15 내지 180분 동안 전기도금을 행하는 단계를 포함하여 이루어지는 도금방법을 제안하고 있다. 일본특허공개공보 제2003-318544호는 전류 밀도들을 단계적으로 증가시켜 전기도금을 행하는 것도 제안하고 있다. 또한, 일본특허공개공보 제2005-97732호는, 기판의 전기 도금시 기판과 애노드 간에 단계적으로 변화되는 단계 전압(stepped voltage) 또는 펄스 전압(pulsed voltage)을 인가하는 것을 제안하고 있다.
기판에 제공된 비아들 내부에, 전기도금에 의해 구리 등의 도금 금속을 충전할 때, 비아들의 바닥들 또는 그 부근들에서는, 도금용 금속 이온들이 기판의 외부 표면에 비해 결핍되기 쉽다. 그러므로, 상기 도금막이 상기 비아들의 바닥들에서 얇아지는 경향이 있게 된다. 도금액의 금속 이온 농도는 상기 도금 금속이 퇴적되고 있는 기판의 표면 근방에서 저하된다. 상기 비아들 내부에서는 상기 도금액의 금속 이온 농도가 한층 더 저하된다. 특히, 상기 비아들이 아스펙트비가 큰 깊은 비아들인 경우, 이온 확산에 의한 금속 이온들의 공급이 부족하기 때문에, 상기 도금액의 금속 이온 농도는 상기 비아들의 바닥들에서 현저하게 저하된다. 그러므로, 상기 도금막이 상기 비아들의 바닥들에서 상당히 얇아지게 되는 경향이 있다. 또한, 상술된 바와 같이, 상기 도금액에서 첨가제들을 이용하여 상기 도금 금속의 바텀-업 성장을 촉진시키기 위해서는, 상기 비아들 내부에 충분한 양의 금속 이온들을 공급하는 것이 필요하게 된다.
전기도금 시에 용해성 애노드로부터 도금액에서의 금속(금속 이온들)의 용해가 행하여질 때, 상기 애노드에서의 전류 밀도는 적절한 범위로 유지되는 것이 바람직하다. 이는 상기 도금액의 첨가제 성분(들)의 변질을 방지할 수 있고, 캐소드로서의 역할을 하는 기판의 표면 상에 양질의 도금 금속(도금막)을 안정하게 형성할 수 있다.
다른 한편으로, 비아들에 매입될 도금 금속 내부에 보이드들이 형성되는 것을 방지하기 위해서는, 상기 애노드에서의 전류 밀도가 낮은 레벨로 유지될 필요가 있다. 따라서, 상기 애노드에서의 적절한 전류 밀도를 유지하는 것이 어려운 경우가 있게 된다.
본 발명은 상기 사정을 고려하여 이루어진 것이다. 그러므로, 아스펙트비가 큰 깊은 비아들 안에 구리 등의 도금 금속을 바텀-업 방식으로, 상기 매입될 도금 금속 안에 보이드 등의 결함들을 생기게 하지 않으면서 확실하게 그리고 효율적으로 충전할 수 있는 전기도금방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위하여, 본 발명은 표면에 형성된 비아들을 구비한 기판 및 애노드를 도금조 내의 도금액에 침지시키는 단계를 포함하되, 상기 애노드는 상기 기판의 표면에 대향하여 배치되고; 및 일정한 전류값의 도금 전류를, 상기 도금 전류의 공급 및 정지가 반복되고 상기 도금 전류가 공급되는 전류 공급 시간의 비율이 도금의 진행에 따라 증가하는 방식으로 상기 기판과 상기 애노드 사이에 간헐적으로 통전시켜, 상기 비아들 내에 도금 금속을 충전시키는 단계를 포함하여 이루어지는 전기도금방법을 제공한다.
이러한 전기도금방법에 따르면, 도금 전류는 상기 도금 전류의 공급과 정지를 반복하면서 기판과 애노드 사이에서 간헐적으로 공급된다. 상기 도금 전류의 공급이 정지되는 전류 정지 시간 동안, 상기 기판의 부근에서의 도금액의 금속 이온 농도의 감소, 특히 비아들의 바닥들에서의 금속 이온들의 부족이, 상기 이온들의 농도 구배(gradient)에 의해 야기되는 기판을 향한 상기 도금액 내의 이온들의 확산을 활용하여 소거될 수 있다. 이는 도금의 바텀-업 성장을 촉진시킬 수 있다. 또한, 이러한 전기도금방법에 따르면, 도금 전류가 공급되는 전류 공급 시간의 비율이 도금이 진행됨에 따라 증가하는 방식으로, 일정한 전류값의 도금 전류가 상기 기판과 상기 애노드 사이에서 간헐적으로 통전된다. 이는 상기 비아들에 매입될 도금 금속 내의 보이드들의 형성을 방지하기 위하여 평균 전류 밀도를 저레벨로 제어하면서, 상기 도금 전류를 공급하는 동안 애노드 전류 밀도를 적절한 범위 내로 유지할 수 있도록 함으로써, 양호한 비아-충전 도금(via-filling plating)을 가능하게 한다.
본 발명의 바람직한 형태에 있어서, 상기 도금 전류의 공급이 정지되는 전류 정지 시간은 도금이 진행됨에 따라 감소한다.
도금 금속이 도금이 진행됨에 따라 비아들 안으로 점진적으로 충전되기 때문에, 각각의 비아의 충전되지 않은 부분의 깊이가 점진적으로 감소한다. 즉, 상기 충전되지 않은 부분의 아스펙트비가 점진적으로 감소한다. 이에 따라, 예컨대 비아들 안으로 금속 이온들을 공급하기 위한 전류 정지 시간을 도금이 진행됨에 따라 감소시킴으로써, 상기 비아들 안으로의 도금 금속의 충전이 효율적으로 수행될 수 있게 된다.
본 발명의 바람직한 형태에 있어서, 상기 전류 공급 시간은 도금 처리 전반에 걸쳐 일정하다.
본 발명의 바람직한 형태에 있어서, 상기 전류 공급 시간은 도금의 진행에 따라 증가한다.
비아들 안으로 도금 금속을 충전하는 것은, 도금이 진행됨에 따라 전류 공급 시간을 증가시키는 것으로도, 효율적으로 수행될 수 있다.
본 발명의 바람직한 형태에 있어서, 상기 도금 전류의 공급이 정지되는 전류 정지 시간은 도금 처리 전반에 걸쳐 일정하다.
본 발명의 바람직한 형태에 있어서, 상기 도금 전류의 공급이 정지되는 전류 정지 시간 및 상기 전류 공급 시간의 합계인 전류 공급 피치(current supply pitch)가 도금 처리 전반에 걸쳐 일정하다.
전류 정지 시간 동안 도금막의 용해를 방지하기 위해서는, 상기 도금막의 전위를 그 자연 전위보다 낮게 유지하도록 전류 정지 시간 동안 기판과 애노드 사이에서 미약한 전류(weak current)가 통전될 수도 있다.
본 발명은, 아스펙트비가 큰 깊은 비아들 안에 구리 등의 도금 금속을 바텀-업 방식으로, 상기 매입될 도금 금속 안에 보이드 등의 결함들을 생기게 하지 않으면서 확실하게 그리고 효율적으로 충전할 수 있게 한다.
도 1a 내지 도 1c는 기판을 상하로 관통하는 구리의 스루-비아들을 그 내부에 구비한 기판을 제조하기 위한 처리를 공정 순서대로 예시한 도면;
도 2는 본 발명의 전기도금방법을 실시하기 위한 도금 처리 설비의 전체 배치도;
도 3은 도 2에 도시된 도금 처리 설비에 제공된 이송 로봇의 개요도;
도 4는 기판홀더의 정면도;
도 5는 기판홀더에 의해 유지 및 시일되는 기판을 예시하고 있는, 도 4에 도시된 기판홀더의 단면도;
도 6은 기판홀더에 의해 유지되는 기판에 대한 급전을 예시하고 있는, 도 4에 도시된 기판홀더의 일부분의 확대단면도;
도 7은 도 2에 도시된 도금 처리 설비에 제공된 도금 장치의 개략적인 단면도;
도 8은 도 7에 도시된 도금장치에 제공된 교반패들(stirring paddle)(교반 도구)의 평면도;
도 9는 도 8의 A-A 선을 따라 취한 단면도;
도 10은 본 발명의 일 실시예에 따라 애노드와 기판 간에 도금 전류를 통전시키는 방식을 예시한 그래프; 및
도 11은 본 발명의 또다른 실시예에 따라 애노드와 기판 간에 도금 전류를 통전시키는 방식을 예시한 그래프이다.
이하, 본 발명의 바람직한 실시예들을 도면들을 참조하여 설명하기로 한다. 하기 설명은, 도 1a에 도시된 바와 같이, 실리콘 웨이퍼 등의 베이스(10)의 표면에 비아(12)들을 형성하고, 상기 비아(12)들의 표면들을 포함하는 상기 베이스(10)의 전체 표면에 배리어층(14)을 형성한 다음, 상기 배리어층(14)의 표면에 구리시드층(16)을 형성하여 제조된 기판(W)이 준비되고; 도 1b에 도시된 바와 같이, 상기 기판(W)의 표면의 구리 전기도금이 실시되어, 상기 비아(12)들 내부에 도금 금속(구리)(18)을 충전시키는 예시적인 경우를 설명하고 있다.
도 2는 본 발명의 도금방법을 실시하기 위한 도금 처리 설비의 전체 배치 평면도이다. 이러한 도금 처리 설비는, 기판의 전처리(pretreatment), 도금처리 및 도금의 후처리(post-treatment)를 포함하는 도금 전 공정들을 연속해서 자동으로 행하도록 설계된다. 외장 패널(armored panel)을 장착한 장치 프레임(110)의 내부는, 경계판(112)에 의해, 기판의 도금처리 및 도금액이 부착되는 기판의 처리들을 행하기 위한 도금 공간(116) 및 그 이외의 처리, 즉 도금액에 직접적으로는 영향을 미치지 않는 처리들을 행하기 위한 청정 공간(114)으로 구분된다. 2개의 기판홀더(160)(도 3 참조)들이 병렬로 배치되고, 각각의 기판홀더(160)와 기판을 탈부착하기 위한 기판탈부착대(substrate attachment/detachment stage; 162)들은, 상기 청정 공간(114)으로부터 상기 도금 공간(116)을 분할시키는, 상기 경계판(112)에 의해 분할된 격벽부 상의 기판전달부(substrate delivery section)로서 제공되어 있다. 상기 청정 공간(114)에는, 기판을 수납하는 기판 카세트들이 탑재되는 로딩/언로딩 포트(120)들이 연결된다. 또한, 상기 장치 프레임(110)은 그 위에 제공된 조작패널(console panel; 121)을 구비하고 있다.
상기 청정 공간(114)에는, 기판의 방위 플랫(orientation flat) 또는 노치(notch)를 소정의 방향으로 정렬시키기 위한 얼라이너(aligner; 122), 도금된 기판을 세정하고 고속 회전시켜 스핀 건조시키는 2대의 세정/건조장치(124)들이 배치되어 있다. 또한, 이들 처리장치들, 즉 얼라이너(122) 및 세정/건조장치(124)들의 거의 중심에는 제1이송로봇(128)이 배치되어, 상기 처리장치들(122, 124), 상기 기판탈부착대(162)들, 및 상기 로딩/언로딩 포트(120)들에 탑재된 기판 카세트들 간에 기판을 이송 및 전달하게 된다.
상기 청정 공간(114) 안에 배치된 얼라이너(122) 및 세정/건조장치(124)들은, 상기 기판의 앞면이 위를 향하는 수평 상태로 기판을 유지 및 처리하도록 설계되어 있다. 상기 제1이송로봇(128)은, 상기 기판의 앞면이 위를 향하는 수평 상태로 기판을 이송 및 전달하도록 설계되어 있다.
상기 도금 공간(116)에서는, 상기 경계판(112)으로부터 순서대로, 상기 기판홀더(160)들을 보관 또는 일시 보관하기 위한 스토커(stocker; 164), 기판의 표면을 순수(DIW) 등과 같은 전처리액으로 세정함과 함께, 상기 전처리액으로 적셔 기판 표면의 친수성을 증대시키기 위한 전처리(사전-습식 처리)를 행하는 전처리장치(126), 예를 들면 기판의 표면에 형성된 시드층 상의 전기 저항이 큰 산화막을 황산이나 염산 등의 무기산 용액 또는 시트르산이나 옥살산 등의 유기산 용액으로 에칭 제거하기 위한 활성화처리장치(activation treatment device; 166), 상기 기판의 표면을 순수로 세정하기 위한 제1수세장치(168a), 도금 처리를 행하는 도금장치(170), 제2수세장치(168b) 및 도금된 기판을 탈수(dewatering)시키기 위한 송풍장치(172)가 배치되어 있다. 이들 장치들 곁에는 레일(176)을 따라 이동가능하도록 2대의 제2이송로봇(174a, 174b)이 배치되어 있다. 상기 제2이송로봇 중 하나(174a)는, 상기 기판탈부착대(162)들과 스토커(164) 사이에서 상기 기판홀더(160)들을 이송시킨다. 상기 제2이송로봇 중 나머지 하나(174b)는, 상기 스토커(164), 상기 전처리장치(126), 상기 활성화처리장치(166), 상기 제1수세장치(168a), 상기 도금장치(170), 상기 제2수세장치(168b), 및 상기 송풍장치(172) 사이에서 상기 기판홀더(160)들을 이송시킨다.
도 3에 도시된 바와 같이, 상기 제2이송로봇(174a, 174b) 각각은 수직방향으로 연장되는 바디(178) 및 상기 바디(178)를 따라 상하로 이동가능하고 그 축선을 중심으로 회전가능한 아암(180)을 구비하고 있다. 상기 아암(180)은, 상기 기판홀더(160)들을 탈착가능하게 유지하기 위하여 병렬로 제공된 2개의 기판홀더유지부(182)를 구비하고 있다. 상기 기판홀더(160)는, 기판의 주변부가 시일되면서 상기 기판의 앞면이 노출되는 상태로 기판(W)을 유지하도록, 그리고 상기 기판홀더(160)에 기판(W)을 부착할 수 있고 상기 기판홀더(160)로부터 상기 기판(W)을 분리시킬 수 있도록 설계된다.
도 4 내지 도 6에 도시된 바와 같이, 상기 기판홀더(160)는, 직사각형의 평판 형상의 고정지지부재(54), 및 상기 고정지지부재(54) 상에 탑재되어 힌지(56)를 통해 상기 고정지지부재(54)에 걸쳐 개폐가능한 링 형상의 가동지지부재(58)를 포함하고 있다. 예를 들면 염화비닐로 만들어 보강재로서의 역할을 하면서 클램프링(clamp ring; 62)과의 윤활을 좋게 하는 패킹베이스(packing base; 59)를 통해 상기 가동지지부재(58)의 고정지지부재(54)측에는, 어느 한 쪽의 평행측을 다른 쪽보다 길게 한 개방 저부(open bottom)를 갖는 직사각형 단면의 링형상 시일 패킹(seal packing; 60)이 장착된다. 상기 클램프링(62)은, 클램프링(62)의 원주방향에 따라 형성된 복수의 긴 구멍(62a)들을 통과하는 볼트(64)들을 통해 상기 고정지지부재(54) 상에 유지되어, 회전가능하면서도 상기 고정지지부재(54)로부터 제거되지 않게 되어 있다.
거의 뒤집힌 L자 모양과 같이 형성된 폴(pawl; 66)들은, 상기 가동지지부재(58)의 주변부에 규칙적인 간격들로 배치되어, 상기 고정지지부재(54) 상에 장착되어 있다. 상기 클램프링(62)의 외주면에는, 복수의 돌기부(68)들이 상기 폴(66)들과 동일한 간격으로 일체로 성형되어 있다. 도 4에 도시된 바와 같이, 상기 클램프링(62)을 회전시키기 위하여, 약간 기다란 구멍(62b)들이 예컨대 상기 클램프링(62) 내의 3개의 장소에 형성된다. 각각의 돌기부(68)의 상면 및 각각의 폴(66)의 하면은, 회전 방향을 따라 서로 역방향들로 테이퍼진다.
상기 가동지지부재(58)가 개방 상태에 있는 경우, 상기 고정지지부재(54)의 중앙부에는 기판(W)이 정확하게 위치 결정되어 삽입된다. 상기 가동지지부재(58)는 상기 힌지(56)를 통해 폐쇄된다. 후속해서, 상기 클램프링(62)은 상기 돌기부(68)들이 거의 뒤집힌 L자 모양과 같이 형성된 폴(66)들 아래로 슬라이딩할 때까지 시계 방향으로 회전되어, 상기 고정지지부재(54)에 대하여 상기 가동지지부재(58)를 로킹(locking)시킨다. 상기 클램프링(62)을 반시계 방향으로 회전시킴으로써, 상기 돌기부(68)들이 거의 뒤집힌 L자 모양과 같이 형성된 폴(66)들 아래로부터 슬라이딩하여, 상기 가동지지부재(58)를 상기 고정지지부재(54)로부터 언로킹(unlocking)시킨다.
도 6에 도시된 바와 같이, 상기 가동지지부재(58)가 상기 고정지지부재(54) 상에 로킹되어 있는 경우에는, 상기 시일 패킹(60)의 내주면측의 짧은 레그(leg)가 상기 기판(W)의 표면과 압접(press contact)되는 한편, 외주면측의 긴 레그는 상기 고정지지부재(54)의 표면과 압접되어, 확실한 시일을 형성하게 된다.
도 6에 도시된 바와 같이, 상기 고정지지부재(54)에는, 외부전극(도시되어 있지 않음)에 연결된 도전체(전기접점)(70)들이 배치되어 있다. 상기 도전체(70)들의 에지들은 상기 기판(W)의 외측면에서 상기 고정지지부재(54)의 표면 상에 노출되어 있다. 상기 도전체(70)들의 노출부를 향하고 있는 위치에서 상기 시일 패킹(60)을 통해 상기 가동지지부재(58) 내부에는 오목부(depression; 71)들이 형성되어 있다. 각각의 오목부(71)들에는 금속접편(metal armature; 72)이 수용되어 있다. 상기 금속접편(72) 각각은 개방 저부를 갖는 직사각형의 단면을 가진다. 스프링(74)은 상기 고정지지부재(54)에 대하여 상기 각각의 금속접편(72)을 가압시킨다.
이러한 구성에 의하면, 상기 가동지지부재(58)가 상술된 바와 같이 로킹된 위치에 있는 경우, 상기 스프링(74)들의 가압력들은, 상기 시일 패킹(60)에 의해 시일된 위치에서, 상기 도전체(70)들의 노출부들과 상기 금속접편(72)들의 외측 레그들 간의, 그리고 상기 금속접편(72)들의 내측 레그들과 기판(W) 간의 전기 접촉들을 제공한다. 이러한 방식으로, 기판(W)이 시일된 상태에 있는 동안 상기 기판(W)에 전기가 공급될 수 있다.
상기 금속접편(72)과 접촉하는 도전체(70)의 접촉면, 상기 도전체(70)와 접촉하는 상기 금속접편(72)의 접촉면, 및 상기 기판(W)과 접촉하는 상기 금속접편(72)의 접촉면 중 적어도 하나는, 예를 들면 금 또는 백금과 같은 금속으로 도금에 의하여 코팅되는 것이 바람직하다. 대안적으로는, 상기 도전체(70) 및 상기 금속접편(72)이 내식성이 우수한 스테인리스 강으로 제조될 수도 있다.
상기 가동지지부재(58)는 실린더(도시되어 있지 않음)와 상기 가동지지부재(58) 자체 중량에 의하여 개폐된다. 상기 고정지지부재(54)에는 관통-구멍(54a)이 형성되어 있다. 상기 실린더는, 상기 기판홀더(160)가 상기 기판탈부착대(162) 중 하나 위에 탑재될 때에 상기 관통-구멍(54a)을 향하고 있는 위치에 제공된다. 이러한 구성에 의하면, 실린더 로드(cylinder rod)(도시되어 있지 않음)를 확장시켜 상기 관통-구멍(54a)를 통해 상기 가동지지부재(58)를 상방으로 밀어 올림으로써, 상기 가동지지부재(58)가 개방된다. 상기 실린더 로드를 수축시킴으로써, 상기 가동지지부재(58)는 그 자체 중량에 의해 폐쇄된다.
상기 실시예에 있어서, 상기 가동지지부재(58)는 상기 클램프링(62)을 회전 시킴으로써 로킹 및 언로킹된다. 로킹/언로킹기구는 상기 천정측 상에 제공되어 있다. 상기 로킹/언로킹기구는, 그 중앙측에 위치하는 상기 기판탈부착대(162)들 중 하나 위에 자리잡은 상기 기판홀더(160)의 구멍(62b)들에 대응하는 위치들에 배치된 핀들을 구비한다. 이러한 상태에서, 상기 기판탈부착대(162)들 중 하나가 상승하는 경우, 상기 핀들이 상기 구멍(62b)들에 들어간다. 상기 클램프링(62)은 상기 클램프링(62)의 축중심에 대하여 상기 핀들을 회전시킴으로써 회전된다. 단 하나의 로킹/언로킹기구만이 제공되기 때문에, 상기 기판탈부착대(162)들 중 하나 위에 자리잡은 상기 기판홀더(160)들 중 하나를 로킹(또는 언로킹)시킨 후, 상기 기판탈부착대(162)들 중 나머지 다른 하나가 수평방향으로 슬라이딩되어, 또다른 기판홀더(160)를 로킹(또는 언로킹)시키게 된다.
상기 기판홀더(160)에는, 상기 기판(W)이 상기 기판홀더(160) 안으로 로딩될 때 상기 기판(W)이 접점들과 전기적으로 접촉되는 것을 확인하기 위한 센서가 제공된다. 상기 센서로부터의 신호들이 컨트롤러 유닛(도시되어 있지 않음)에 입력되게 된다.
상기 스토커(164), 전처리장치(126), 활성화처리장치(166), 수세장치(168a, 168b), 및 상기 도금장치(170)는, 각각의 기판홀더(160)의 양단부들에 제공된 바깥 쪽으로 돌출하는 돌출부(160a)들과 맞물리도록 하여, 상기 기판홀더(160)들이 상하 방향으로 현수되어 있는 상태에서 지지하게 되도록 설계된다. 상기 전처리장치(126)는, 예를 들면 용존산소농도(dissolved oxygen concentration)가 2 mg/L 이하인 순수(탈기 DIW) 등과 같은 전처리액을 그 내부에 유지하기 위한 2개의 전처리조(127)를 구비한다. 도 3에 도시된 바와 같이, 상기 기판(W)들이 로딩되는 기판홀더(160)들을 연직 상태로 유지하는 제2이송로봇(174b)의 아암(180)이 하강되어, 상기 기판홀더(160)들을 현수 방식으로 지지하도록 상기 전처리조(127)들의 상단부들과 맞물리도록 한다. 따라서, 상기 전처리장치(126)는 상기 기판홀더(160)들이 상기 전처리조(127) 내의 전처리액에서 상기 기판(W)들과 함께 침지되어, 전처리(사전-습식 처리)를 실시하도록 설계되어 있다. 상기 활성화처리장치(166)는, 그 내부에 약액을 유지하기 위한 2개의 활성화처리조(183)들을 구비한다. 도 3에 도시된 바와 같이, 상기 기판(W)들이 로딩되는 상기 기판홀더(160)들을 연직 상태로 유지하는 제2이송로봇(174b)의 아암(180)이 하강되어, 상기 기판홀더(160)들을 현수 방식으로 지지하도록 상기 활성화처리조(183)의 상단부들과 맞물리도록 한다. 따라서, 상기 활성화처리장치(166)는 상기 기판홀더(160)들이 상기 활성화처리조(183)들 내의 약액에서 상기 기판(W)들과 함께 침지되어, 활성화 처리를 실시하도록 설계되어 있다.
이와 유사하게, 상기 수세장치(168a, 168b)는 그 내부에 순수를 유지하는 2개의 수세조(184a)와 2개의 수세조(184b)를 각각 구비하고, 상기 도금장치(170)는 그 내부에 도금액을 유지하는 복수의 도금조(186)들을 구비한다. 상기 수세장치(168a, 168b)들과 상기 도금장치(170)는, 상기 기판홀더(160)들이 상기 수세조(184a, 184b) 내의 순수에 또는 상기 도금조(186)들 내의 도금액에 상기 기판(W)들과 함께 침지되어, 상술된 바와 동일한 방식으로 수세 처리나 도금 처리를 행하도록 설계되어 있다. 상기 기판(W)들이 로딩되는 상기 기판홀더(160)들을 연직 상태로 유지하는 제2이송로봇(174b)의 아암(180)이 하강되고, 상기 기판홀더(160)들에 장착된 기판(W)들을 향해 에어나 불활성가스가 분사되어, 상기 기판홀더(160)들과 상기 기판(W)들에 부착된 액체를 송풍시키고, 상기 기판(W)들을 탈수시키게 된다. 따라서, 상기 송풍장치(172)가 송풍 처리를 실시하도록 설계되게 된다.
도 7에 도시된 바와 같이, 상기 도금장치(170)에 제공된 각각의 도금조(186)는 그 내부에 소정량의 도금액(Q)을 유지하도록 설계되어 있다. 상기 기판홀더(160)에 의해 상기 기판들의 주변부들이 수밀적으로 시일되는 동안 앞면(피도금면)들이 노출되는 상태로 유지되는 기판(W)들은 상기 도금액(Q) 중에 연직 방향으로 침지된다. 상기 실시예에 있어서, 상기 도금액(Q)으로는, 구리 이온, 지지 전해질 및 할로겐 이온들 이외에, 예를 들면 도금 촉진제로서 SPS(비스(3-술포프로필) 디술파이드), 억제제로서 PEG(폴리에틸렌 글리콜), 및 레벨러로서 PEI(폴리에틸렌 이민) 등의 각종 첨가물을 함유하는 도금액이 사용된다. 상기 지지 전해질로는 황산이 사용되는 것이 바람직하고, 할로겐 이온으로는 염소 이온들이 사용되는 것이 바람직하다.
상기 도금조(186)의 상단부 주위에는, 상기 도금조(186)의 에지를 넘쳐 흐르는 도금액(Q)을 수용하기 위한 오버플로우조(overflow tank; 200)가 제공되어 있다. 상기 오버플로우조(200)의 바닥부에는, 펌프(202)가 제공되는 순환배관(204)의 일 단부가 연결되고, 상기 순환배관(204)의 타 단부는 상기 도금조(186)의 바닥부에 제공된 도금액공급구(186a)에 연결되어 있다. 이에 따라, 상기 오버플로우조(200) 내의 도금액(Q)이 상기 펌프(202)의 구동에 의하여 상기 도금조(186) 안으로 되돌아가게 된다. 상기 순환배관(204)에는, 상기 펌프(202)의 하류측에 위치하고, 상기 도금액(Q)의 온도를 조절하기 위한 항온유닛(constant-temperature unit; 206) 및 상기 도금액 내에 함유된 이물질을 필터링하기 위한 필터(208)가 개재되어 있다.
상기 도금조(186)의 바닥부에는, 그 내부에 다수의 도금액통로구멍들을 가지는 바닥판(210)이 설치되어 있다. 이에 따라, 상기 도금조(186)의 내부는 상기 바닥판(210)에 의하여 상부 기판처리실(214)과 하부 도금액분산실(212)로 구획되게 된다. 또한, 상기 바닥판(210)의 하부면에는, 하방으로 수직 연장되는 차폐판(216)이 장착되어 있다.
이러한 도금장치(170)에 따르면, 상기 도금액(Q)은 상기 펌프(202)의 구동에 의하여 상기 도금조(186)의 도금액분산실(212) 안으로 도입되고, 상기 바닥판(210)에 제공된 상기 도금액통로구멍들을 통과하여 상기 기판처리실(214) 안으로 유입되며, 상기 기판홀더(160)에 의해 유지된 상기 기판(W)의 표면에 대하여 근사적으로 평행하게 상하로 유동한 다음, 상기 오버플로우조(200) 안으로 유입된다.
상기 도금조(186) 내부에는, 상기 기판(W)의 형상에 대응하는 원형의 애노드(220)가 상기 애노드홀더(222)에 의해 유지되어 상하로 제공되어 있다. 상기 도금조(186) 안에 도금액(Q)이 충전되는 경우, 상기 애노드홀더(222)에 의해 유지된 애노드(220)는 상기 도금조(186) 안의 도금액(Q) 중에 침지되어, 상기 기판홀더(160)에 의해 유지되어 상기 도금조(186) 안에 배치되는 기판(W)과 대면한다. 상기 실시예에 있어서, 상기 애노드(220)는, 슬라임(slime)의 생성을 억제하기 위하여, 0.03 내지 0.05 중량%의 인을 함유하는 구리(인-함유 구리)로 형성되어 있다.
또한, 상기 도금조(186)의 내부에는, 상기 도금조(186) 안의 전위의 분포를 조정하기 위한 조정판(224)이, 상기 애노드(220)와 상기 도금조(186) 안의 소정의 위치에 배치될 기판(W) 사이에 배치되어 있다. 상기 실시예에 있어서, 상기 조정판(224)은 원통부(226) 및 직사각형의 플랜지부(228)로 이루어지고, 유전체 물질인 폴리비닐 클로라이드로 제조된다. 상기 원통부(226)는, 전기장의 확장을 충분히 제한할 수 있는 것과 같은 개구의 크기 및 축방향의 길이를 가진다. 상기 조정판(224)의 플랜지부(228)의 하단은 상기 바닥판(210)에 이른다.
상기 도금조(186) 내의 소정의 위치에 배치될 기판(W)과 상기 조정판(224) 사이에는, 상기 기판(W)의 표면에 대해 평행하게 왕복운동하여, 상기 기판(W)과 조정판(224) 사이의 도금액(Q)을 교반시키는 교반도구로서 수직-연장 교반패들(232)이 배치되어 있다. 도금 중에 상기 도금액(Q)을 상기 교반패들(교반도구)(232)로 교반함으로써, 충분한 양의 구리 이온들이 상기 기판(W)의 표면에 균일하게 공급될 수 있다.
도 8 및 도 9에 도시된 바와 같이, 상기 교반패들(232)은 두께"t"가 3 내지 5 mm의 일정한 두께를 갖는 직사각형의 판형 부재로 이루어지고, 수직-연장 격자부(vertically-extending strip-like portion; 232b)들을 형성하는 복수의 병렬 슬릿(232a)들을 구비한다. 상기 교반패들(232)은, 예를 들면 PVC, PP 및 PTFE 등의 수지 및 Teflon 코팅을 갖는 SUS 혹은 티탄으로 형성된다. 상기 도금액과 접촉하는 교반패들(232)의 적어도 일부는 전기적으로 절연되는 것이 바람직하다. 상기 교반패들(232)의 수직방향의 길이 L1 및 상기 슬릿(232a)들의 수직방향의 길이 L2는, 상기 기판(W)의 수직방향의 치수보다 충분히 크다. 또한, 상기 교반패들(232)은 그 가로방향의 길이 H와 그 왕복운동의 거리(스트로크)의 합계가 상기 기판(W)의 가로방향의 치수보다 충분히 커지도록 설계되어 있다.
상기 슬릿(232a)들의 폭과 개수는, 상기 슬릿(232a)들 사이의 격자부(232b)가 효율적으로 도금액을 교반하고, 또한 상기 슬릿(232a)들을 상기 도금액이 효율적으로 통과할 수 있도록, 격자부(232b)가 필요한 강성을 가지는 범위에서 각각의 격자부(232b)가 가능한 한 좁아지도록 결정되는 것이 바람직하다.
상기 도금장치(170)에는, 도금 시에 양극이 도선을 거쳐 상기 애노드(220)에 연결되고, 음극이 도선을 거쳐 상기 기판(W)의 표면에 연결되는 도금전원(250)이 제공되어 있다. 상기 도금전원(250)은 제어부(252)에 연결되고, 상기 제어부(252)로부터의 신호들을 기초로 하여 상기 도금장치(170)가 제어된다.
이하, 도 2에 도시된 도금 처리 설비를 사용하여 상기 기판(W)의 표면의 전기도금을 행함으로써, 도 1b에 도시된 바와 같이, 상기 베이스(10)의 표면에 형성된 상기 비아(12)들 내부에 구리로 이루어진 상기 도금 금속(18)을 충전하기 위한 일련의 처리들에 대하여 설명하기로 한다.
우선, 상기 기판(W)은, 그 앞면(피도금면)을 상방으로 향하게 한 상태에서 기판 카세트에 자리잡고, 상기 기판 카세트는 상기 로딩/언로딩 포트(120) 상에 탑재된다. 상기 제1이송로봇(128)에 의하여 상기 로딩/언로딩 포트(120) 상에 탑재된 기판 카세트로부터 상기 기판(W)들 중 하나가 꺼내지고 상기 얼라이너(122) 상에 배치되어, 상기 기판(W)의 방위 플랫 또는 노치를 소정의 방향으로 정렬시키게 된다. 다른 한편으로, 상기 스토커(164) 안에 연직 상태로 보관되어 있었던 2개의 기판홀더(160)들이 상기 제2이송로봇(174a)에 의하여 꺼내지고, 이것을 90°로 회전시켜, 상기 기판홀더(160)들이 수평 상태로 된 다음, 상기 기판탈착대(162) 상에 병렬로 배치된다.
그 방위 플랫 또는 노치가 소정의 방향으로 정렬된 기판(W)들은, 상기 기판들의 주변부들이 시일되는 상태에서 상기 기판탈부착대(162) 상에 자리잡은 상기 기판홀더(160)들 안으로 이송 및 로딩된다. 상기 기판(W)들이 로딩된 2개의 기판홀더(160)들은, 상기 제2이송로봇(174a)에 의하여, 동시에 파지되고, 상승된 다음, 상기 스토커(164)로 이송된다. 상기 기판홀더(160)들은, 연직 상태로 90°로 회전 및 하강되어, 2개의 기판홀더(160)들이 상기 스토커(164)에 현수 방식으로 유지(일시 보관)되도록 한다. 상기 동작은 순차적으로 반복해서 실시되어, 상기 스토커(164) 안에 보관되어 있는 상기 기판홀더(160)들 안으로 순차적으로 로딩되도록 하고, 상기 스토커(164) 내의 소정의 위치들에 순차적으로 현수 방식으로 유지(일시 보관)되도록 한다.
다른 한편으로, 상기 제2이송로봇(174b)에 의하여, 기판들이 로딩되어 상기 스토커(164)에 일시 보관된 2개의 기판홀더(160)들이 동시에 파지되고, 상승된 다음, 상기 전처리장치(126)로 이송된다. 상기 전처리조(127)에 유지된 순수(DIW) 등의 전처리액에 각각의 기판이 침지되어, 전처리(사전-습식 처리)를 실시하게 된다.
상기 전처리액으로서 사용되는 순수의 용존산소농도는, 진공탈기장치를 이용하거나 불활성가스를 도입하여 2 mg/L 이하로 제어되는 것이 바람직하다.
황산구리도금액을 사용한 도금에 있어서는, 일반적으로 상기 도금액의 에어레이션(aeration)이 실시되어 첨가제들을 안정화시키게 된다. 기판의 상술된 전처리가 실시되지 않는다면, 상기 기판이 도금액에 침지될 때, 상기 도금액 중의 용존산소의 농도가 높기 때문에, 비아들로부터 기포들이 완전히 빠져나가지 않을 것인데, 이는 도금의 국부적인 결핍을 초래할 수도 있다. 이러한 문제는, 본 발명이 대상으로 하는 아스펙트비가 매우 높은 비아들에 대한 비아-충전 도금의 경우에 특히 심각한 문제가 된다. 상술된 바와 같이 탈기 순수(deaerated pure water)로 기판이 전처리되는 경우, 아스펙트비가 높은 비아들의 내부에 남아 있는 기포들은 순수에 용해되어 상기 비아들이 전체적으로 물에 젖은 상태가 된다. 그러므로, 상기 도금액에 기판이 침지되는 경우, 상기 도금액이 상기 비아들에 용이하게 들어가게 되어, 도금의 국부적인 결핍없이 비아-충전 도금을 완료할 수 있게 한다.
다음으로, 상기 기판(W)이 각각 로딩된 2개의 기판홀더(160)들은, 상술된 바와 같은 방식으로 상기 활성화처리장치(166)로 이송되는데, 여기서 상기 기판(W)들은 상기 활성화처리조(183)들에 유지된 황산이나 염산 등의 무기산 용액, 또는 시트르산이나 옥살산 등의 유기산 용액에 침지되어, 시드층의 표면으로부터의 전기 저항이 큰 산화막을 에칭하게 됨으로써, 청정한 금속면을 노출시키게 된다. 상술된 전처리에 사용하기 위한 순수와 같이, 상기 활성화 처리에 사용하기 위한 산용액 내의 용존산소농도가 제어될 수도 있다. 상기 활성화 처리 후, 상기 기판(W)이 각각 로딩된 상기 기판홀더(160)들은 상술된 바와 동일한 방식으로 상기 제1수세장치(168a)로 이송되는데, 여기서 상기 기판(W)들의 표면들은 상기 제1수세조(184a)들에 유지된 순수로 세정된다.
상기 수세 후, 상기 기판(W)이 각각 로딩된 2개의 기판홀더(160)들은 상술된 바와 동일한 방식으로 상기 도금장치(170)의 도금조(186)들 상방으로 이송된다. 상기 도금조(186)들에는 소정의 조성을 갖는 소정량의 도금액(Q)이 충전되는데, 상기 도금액은 상기 순환시스템을 통해 순환된다. 높은 아스펙트비를 갖는 비아들의 충전에 사용될 도금액을 참조하면, 상기 도금액의 금속 이온 농도가 상기 비아들 내부로 금속 이온들을 충분히 공급하기 위하여 될 수 있는 한 높게 이루어져야 한다. 황산구리도금액의 경우에는, 예컨대 황산 농도가 대략 50g/l, 황산구리(수화물) 농도가 대략 250g/l 및 pH가 대략 1 정도일 수도 있다. 도금 시의 도금액의 온도는 대체로 20 내지 40℃일 수도 있다.
그리고, 상기 기판홀더(160)들이 하강되어, 상기 기판홀더(160)에 의해 유지된 기판(W)들을 상기 도금조(186)들 내의 도금액(Q)에 침지시키게 된다. 상기 애노드홀더(222)에 의해 유지된 애노드(220)를 향하고 있는 위치에서 상기 도금액(Q) 내에 각각의 기판(W)이 배치된다.
다음으로, 상기 도금전원(250)의 양극은 상기 애노드(220)에 연결되고, 상기 도금전원(250)의 음극은 상기 기판(W)의 구리시드층(16)(도 1a 참조)에 연결된다. 상기 도금전원(250)은, 상기 애노드(220)와 구리시드층(16) 사이에 도 10에 도시된 도금 전류가 흐르도록 상기 제어부(252)에 의해 제어되어, 상기 시드층(16)의 표면에 도금 금속(구리)(18)을 석출시켜, 상기 비아(12)들 내부에 상기 도금 금속(18)을 충전시킨다.
도 10은 본 발명의 일 실시예에 따라 상기 애노드(220)와 상기 기판(W)의 구리시드층(16) 사이에 도금 전류를 통전시키는 방식을 예시한 그래프이다. 도 10에 예시된 실시예에 있어서, 상기 애노드(220)와 상기 기판(W)의 구리시드층(16) 사이를 상이한 패턴들의 도금 전류가 통전되는, 시간 T1에 걸친 초기 도금, 시간 T2에 걸친 중기 도금, 및 시간 T3에 걸친 후기 도금이 연속적으로 실시된다.
특히, 시간 T1에 걸친 초기 도금에서는, 전류값 A1의 도금 전류가 연속해서 공급되는 전류 공급 시간 S1과 도금 전류의 공급이 정지되는 전류 정지 시간 C1의 합계인 전류 공급 피치(간격) P1이 L1배 반복된다(T1 = P1×L1). 시간 T2에 걸친 중기 도금에서는, 전류값 A1의 도금 전류가 연속해서 공급되는 전류 공급 시간 S2와 도금 전류의 공급이 정지되는 전류 정지 시간 C2의 합계인 전류 공급 피치(간격) P2이 M1배 반복된다(T2 = P2×M1). 시간 T3에 걸친 후기 도금에서는, 전류값 A1의 도금 전류가 연속해서 공급되는 전류 공급 시간 S3과 도금 전류의 공급이 정지되는 전류 정지 시간 C3의 합계인 전류 공급 피치(간격) P3이 N1배 반복된다(T3 = P3×N1).
상기 초기 도금에 있어서의 전류 공급 시간 S1, 상기 중기 도금에 있어서의 전류 공급 시간 S2 및 상기 후기 도금에 있어서의 전류 공급 시간 S3은 모두 동일하게 설정된다(S1=S2=S3). 상기 초기 도금에 있어서의 전류 정지 시간 C1, 상기 중기 도금에 있어서의 전류 정지 시간 C2 및 상기 후기 도금에 있어서의 전류 정지 시간 C3은, 상기 전류 정지 시간 C가 이러한 순서로 단계적으로 감소하도록 설정된다(C1>C2>C3). 이에 따라, 상기 전류 공급 피치 P가 하기 순서: 즉, 상기 초기 도금에 있어서의 전류 공급 피치 P1, 상기 중기 도금에 있어서의 전류 공급 피치 P2 및 상기 후기 도금에 있어서의 전류 공급 피치 P3(P1>P2>P3)로 단계적으로 감소하게 된다.
따라서, 상기 애노드(220)와 상기 기판(W)의 구리시드층(16) 사이에 도금 전류를 간헐적으로 공급하여 전기도금이 실시되게 된다. 상기 도금 전류의 공급이 정지될 때의 전류 정지 시간 동안, 상기 이온들의 농도 구배에 의해 야기된 기판(W)을 향한 상기 도금액에서의 이온들의 확산을 이용함으로써, 상기 기판(W) 근방의 상기 도금액의 금속 이온 농도의 저하, 특히 비아(12)들의 바닥부들에서의 금속 이온들의 부족도 해소될 수 있다. 따라서, 상기 비아(12)들 내부로 충분한 양의 금속 이온들이 공급될 수 있게 된다. 이는 상기 도금액 내의 첨가제(들)을 이용하는 도금의 바텀-업 성장을 촉진시키면서, 균일한 두께를 갖는 도금 금속(도금막)(18)을 형성할 수 있도록 한다.
또한, 상기 실시예의 도금방법에 따르면, 초기 도금, 중기 도금 및 후기 도금 전반에 걸쳐, 일정한 전류값 A1의 도금 전류가 상기 애노드(220)와 상기 구리시드층(16) 사이를 흐른다. 상기 도금액에 함유되는 첨가제(들)의 소모는 애노드 전류 밀도에 의해 영향을 받는다. 상기 실시예에 있어서, 상기 애노드(220)에서의 전류 밀도를 상기 첨가제(들)의 소모를 고려한 적정한 범위로 유지하면서, 전류 공급 시간과 전류 정지 시간 간의 비율을 조절함으로써, 상기 구리시드층(캐소드)(16)에서의 평균 전류 밀도가 낮은 레벨로 제어된다. 이는 상기 비아(12)들에 매입될 상기 도금 금속(18) 내부에 보이드들이 형성되는 것을 방지하면서, 양호한 비아-충전 도금을 행할 수 있게 한다.
다른 한편으로, 일본특허공개공보 제2003-318544호에 개시되어 있는 바와 같이 전류 밀도를 단계적으로 증가시키는 방법에서는, 초기 도금 단계에 있어서 전류 밀도를 매우 낮은 레벨로 설정하는 것이 필수적이다. 이는 애노드 전류 밀도가 적정한 범위로부터 벗어나는 것이 유도될 수 있어, 도금액에서의 첨가제의 소모가 많이 진행되게 된다.
애노드로서 0.03 내지 0.05 중량％의 인을 함유하는 인-함유 구리가 사용되는 경우에는, 매우 낮은 전류 밀도에서는 표면 피막이 애노드를 박리(peel off)할 수 있어, 슬라임의 발생을 초래하게 된다. 상기 슬라임은, 기판에 부착되는 경우, 도금의 비정상적인 성장과 같은 문제점들을 야기할 것이다. 따라서, 이 점에서도 도금 전류가 적어도 소정 레벨의 전류값으로 인가되어야만 한다. 하지만, 이러한 요건은 전류를 단계적 방식으로 상승시키는 방법에 있어서 대응하는 것이 곤란하게 될 수 있다.
전기도금의 진행에 따라 상기 비아(12)들 안으로 상기 도금 금속(18)이 점진적으로 충전됨에 따라, 각각의 비아(12)의 미충전부의 깊이는 점진적으로 감소한다. 즉, 상기 미충전부의 아스펙트비가 점진적으로 감소한다. 상기 아스펙트비가 낮아질수록, 도금의 안정한 바텀-업 성장에 의한 비아-충전 도금이 더욱 용이해진다. 이에 따라, 상기 도금 금속(18)의 상기 비아(12)들 안으로의 충전이 전류 정지 시간(이는 상기 비아(12)들 안으로의 상기 도금 금속의 충전 정도의 변화, 즉 각각의 비아의 미충전부의 아스펙트비의 변화에 응답하여, 그리고 금속 이온들을 상기 비아(12)들 안으로 공급하기 위한 전류 정지 시간)을 도금의 진행에 따라 짧게 하여 효율적으로 수행될 수 있다.
상기 전기도금 시, 상기 교반패들(232)은, 필요에 따라, 상기 기판(W)과 평행하게 왕복운동되어, 상기 조정판(224)과 기판(W) 사이의 도금액(Q)을 교반시키게 된다. 상기 교반패들(232)은, 기판 표면에 대하여 평행하게 왕복운동하도록 하여, 상기 기판 표면에 대하여 평행한 도금액의 유동을 발생시키게 된다. 상기 도금액의 유속은 상기 비아들에서 보다 기판 표면에 걸쳐 상당히 높게 이루어질 수 있다("Copper Electroplating Process for Via Filling in 3D Packaging", Advanced Metallization Conference 2009, 19th Asian Session, pp. 96-97, 2009, 및 "Erectroplating Copper Filling for 3D Packaging", 59th Electronic Components & Technology Conference, pp. 648-653, 2009 참조). 그러므로, 전류 정지 시간 동안 도금액의 에칭 작용이 기판 표면 상에서만 이루어져, 불필요한 표면도금막이 상기 도금액에 용해될 수 있게 된다. 또한, 상기 기판과 도금액 간의 계면에서의 상기 도금액의 금속 농도가 증가될 수 있다. 이는 전류 정지 시간을 단축시킬 수 있다.
충분한 교반 효과를 얻기 위해서는, 평균 이동 속도 70 내지 100 cm/sec로 상기 교반패들(232)을 왕복운동시키는 것이 바람직하다. 특정예에 있어서는, 상기 교반패들(232)이 250rpm으로 왕복운동되어, 83 cm/sec의 평균 이동 속도를 얻게 된다. 상기 교반패들(232)은 상기 기판을 가로질러 왕복운동하도록 설계되어 있다. 그러므로, 상기 교반패들(232)에 의하여 도금액을 교반시킴으로써, 기판 표면에 걸쳐 균일하게 용해시키고, 기판과 도금액 간의 계면에서의 도금액의 금속 이온 농도를 균일화시킬 수 있게 된다.
상기 조정판(224)은, 기판 표면에 걸쳐 도금막의 두께를 균일하게 하기 위하여 전위 분포를 조정한다. 상기 조정판(224)이 사용되지 않는다면, 전기 접점에 보다 가까운 상기 기판의 주변부에서 도금막이 상대적으로 두꺼워질 것이고, 상기 기판의 중앙부에서는 상대적으로 얇아질 것이다. 그러므로, 초기 도금의 전류 정지 시간 동안, 하부에 있는 시드층과 함께 기판의 중앙부 상에서 석출된 도금은 상기 도금액의 에칭 작용에 의해 상기 도금액에서 용해될 수 있다. 그러므로, 도금 전류의 공급과 정지의 반복을 수반하는 전기도금에 있어서는, 균일한 전위 분포를 달성하기 위하여 조정판을 사용하는 것이 필수적이다.
상기 도금의 완료 시, 상기 애노드(220)와 상기 기판(W)의 구리시드층(16) 사이의 전압의 인가가 정지된다. 그런 다음, 기판(W)이 각각 로딩된 2개의 기판홀더(160)는 상기 제2이송로봇(174b)에 의해 다시 유지되어, 상기 도금조(186)들로부터 철수된다.
그리고, 상기 2개의 기판홀더(160)는 상기 제2수세장치(168b)로 이송되는데, 여기서 상기 수세조(184b)에 유지된 순수에 기판들을 침지시켜 상기 기판들의 표면들이 세정된다. 그런 다음, 상기 기판이 각각 로딩된 기판홀더(160)들은, 상술된 바와 동일한 방식으로 상기 송풍장치(172)에 이송되는데, 여기서 불활성가스나 에어를 상기 기판홀더(160)들에 송풍하여 상기 기판홀더(160)들로부터 상기 도금액과 물방울들이 제거된다. 그런 다음, 상기 기판이 각각 로딩된 기판홀더(160)들은, 상술된 바와 동일한 방식으로, 상기 스토커(164)로 리턴되어 상기 스토커(164)의 소정의 위치에 각각 현수 및 유지된다.
상기 제2이송로봇(174b)은, 상기 작업들을 순차적으로 반복하여, 도금 이후의 기판이 각각 로딩된 기판홀더(160)들을 순차적으로 상기 스토커(164)의 소정의 위치로 리턴시킴으로써, 상기 스토커(164)에 상기 기판홀더(160)들을 현수시키게 된다. 다른 한편으로, 상기 스토커(164)로 리턴된 도금 후의 기판들이 로딩된 2개의 기판홀더(160)들은 상기 제2이송로봇(174a)에 의해 동시에 파지되고, 상술된 바와 동일한 방식으로 상기 기판탈부착대(162) 상에 배치된다.
상기 청정 공간(114) 안에 배치된 상기 제1이송로봇(128)은, 상기 기판탈부착대(162)들 중 하나 위에 배치된 기판홀더(160)로부터 기판을 취하고, 상기 세정건조장치(124) 중 하나로 기판을 이송한다. 상기 세정건조장치(124)에 있어서, 앞면이 위쪽으로 향하고 있는 수평방향의 위치에 유지되는 기판은, 예컨대 순수로 세정된 다음, 고속으로 그것을 회전시켜 스핀-건조된다. 그런 다음, 상기 기판은 상기 제1이송로봇(128)에 의해 상기 로딩/언로딩 포트(120) 상에 탑재된 기판카세트로 리턴되어, 도금 작업들의 시퀀스를 완료하게 된다.
도 11은 본 발명의 다른 실시예에 따라 상기 애노드(220)와 기판(W)의 구리시드층(16) 사이의 도금 전류가 통전하는 방식을 예시한 그래프이다. 도 11에 예시된 실시예에 있어서, 상기 애노드(220)와 상기 기판(W)의 구리시드층(16) 사이를 상이한 패턴들로 도금 전류가 흐르는, 시간 T4에 걸친 초기 도금, 시간 T5에 걸친 중기 도금, 및 시간 T6에 걸친 후기 도금이 연속해서 실시된다.
특히, 시간 T4에 걸친 초기 도금에서는, 전류값 A2의 도금 전류가 연속해서 공급되는 전류 공급 시간 S4 및 상기 도금 전류의 공급이 정지되는 전류 정지 시간 C4의 합계인 전류 공급 피치(간격) P4는 L2배 반복된다(T4=P4×L2). 시간 T5에 걸친 중기 도금에서는, 전류값 A2의 도금 전류가 연속해서 공급되는 전류 공급 시간 S5 및 상기 도금 전류의 공급이 정지되는 전류 정지 시간 C5의 합계인 전류 공급 피치(간격) P5는 M2배 반복된다(T5=P5×M2). 시간 T6에 걸친 후기 도금에서는, 전류값 A2의 도금 전류가 연속해서 공급되는 전류 공급 시간 S6 및 상기 도금 전류의 공급이 정지되는 전류 정지 시간 C6의 합계인 전류 공급 피치(간격) P6은 N2배 반복된다(T6=P6×N2).
상기 초기 도금에 있어서의 전류 공급 피치 P4, 상기 중기 도금에 있어서의 전류 공급 피치 P5 및 상기 후기 도금에 있어서의 전류 공급 피치 P6은 모두 같게 설정된다(P4=P5=P6). 상기 초기 도금에 있어서의 전류 공급 시간 S4, 상기 중기 도금에 있어서의 전류 공급 시간 S5 및 상기 후기 도금에 있어서의 전류 공급 시간 S6은 이러한 순서로 단계적으로 증가하도록 설정된다(S4<S5<S6). 이에 따라, 전류 정지 시간 C는, 즉 초기 도금에 있어서의 전류 정지 시간 C4, 중기 도금에 있어서의 전류 정지 시간 C5 및 후기 도금에 있어서의 전류 정지 시간 C6은 하기 순서대로 단계적으로 감소한다(C4>C5>C6).
따라서, 상기 실시예에 따르면, 도금이 진행됨에 따라, 전류 공급 시간이 단계적으로 증가하고, 전류 정지 시간이 단계적으로 감소하는 방식으로, 기판의 전기도금이 실시되게 된다. 이러한 전기도금의 방식 또한 아스펙트비가 큰 깊은 비아들 안으로 구리 등의 도금 금속을, 매입될 상기 도금 금속에서 보이드들과 같은 결함들을 생기게 하지 않으면서 바텀-업 방식으로 확실하면서도 효율적으로 충전할 수도 있다.
상술된 실시예들에 있어서, 3가지 도금 단계들, 즉 도금 전류의 공급 패턴들이 상이한 초기 도금, 중기 도금 및 후기 도금이 연속해서 실시된다. 하지만, 도금 전류의 공급 패턴들이 상이한 2가지 도금 단계들을 연속해서 실시할 수 있거나, 또는 도금 전류의 공급 패턴들이 상이한 4이상의 도금 단계들을 연속해서 실시할 수 있다.
1 ASD의 전류 밀도로 20 msec의 전류 공급 시간 그리고 48 msec의 전류 정지 시간으로 20분 동안 제1도금단계를 실시한 다음, 1 ASD의 전류 밀도로 40 msec의 전류 공급 시간 그리고 28 msec의 전류 정지 시간으로 20분 동안 제2도금단계를 후속해서 실시함으로써, 5㎛의 직경 및 50㎛의 깊이를 갖는 비아들 안으로 도금 금속이 40분 내에 완전히 충전될 수 있다는 것을 실험적으로 확인되었다.
도 10에 예시된 실시예에 있어서, 전류 공급 시간이 일정한 동안, 전류 정지 시간이 단계적으로 감소한다. 도 11에 예시된 실시예에 있어서, 전류 공급 피치가 일정한 동안, 전류 공급 시간이 단계적으로 증가한다. 예를 들면, 도 10에 예시된 실시예에 있어서의 단계적 감소 대신에, 상기 전류 정지 시간을 점진적으로 감소시킬 수 있다. 또한, 도 11에 예시된 실시예에 있어서의 단계적 증가 대신에, 상기 전류 공급 시간을 점진적으로 증가시킬 수 있다.
기판의 비아 밀도, 즉 기판의 도금 면적에서의 전체 비아 면적의 비율은 많아야 10%이고, 통상 5% 이하이다. 기판의 비아 밀도가 높아질수록, 비아들 안으로 공급될 금속 이온들의 양이 더욱 많아지므로, 본 발명에 의하여 달성되는 효과가 더욱 높아진다.
아스펙트비가 높은 비아에 있어서, 측벽의 표면 시드층이 불완전해지거나 결함이 있는 상태가 되기 쉬운데, 이는 도금에 있어서 단점이 있고, 결함이 있는 도금을 야기할 수 있다. 결함이 있는 도금의 발생 확률은 고밀도로 아스펙트비가 큰 비아들을 구비한 기판에 대하여 높아진다. 단계적 방식으로 전류를 증가시키고 초기 도금 단계에서 매우 낮은 전류를 이용하여 결함 있는 시드층 부분들을 포함하여 도금막이 성장할 수 있도록 하는 도금 방법을 이용함으로써, 결함이 있는 시드층 부분들을 구비한 비아들 안으로 도금 금속을 충전시키기 위하여 이러한 기판 상에서 도금이 실시되는 경우, 앞서 기술된 바와 같이 각종 문제점들이 발생할 수도 있다. 이와는 대조적으로, 이러한 문제점들은 도금액 내의 첨가제(들)이 소정의 효과를 발휘하기 위하여 도금하는 동안 일정한 전류 밀도를 이용하는 본 발명의 도금방법에 의하여 회피할 수 있다. 본 명세서의 "일정한 전류 밀도"라는 표현은 대략 ±10% 범위 내의 변동을 포함한다.
지금까지 본 발명을 바람직한 실시예들을 참조하여 설명하였지만, 본 발명은 상술된 실시예들로 한정되지 않고, 본 명세서에 표현된 본 발명의 기술적 사상의 범위 내에서 각종 변경들과 변형들이 가능하다는 점은 자명하다. 예를 들면, 상술된 실시예들에 있어서, 일정한 전류값의 도금 전류는, 첨가제의 소모와 애노드로부터의 슬라임 발생 등의 상술된 문제점들을 야기하지 않는 범위 내에서는 도금하는 동안 도금 전류를 변경할 수도 있지만, 상기 도금 전류의 공급과 정지가 반복되고, 상기 도금 전류가 공급되는 전류 공급 시간의 비율이 도금의 진행에 따라 단계적으로 증가하는 방식으로 기판과 애노드 사이에서 통전된다.

Claims (8)

  1. 전기도금방법으로서,
    표면에 형성된 비아들을 구비한 기판 및 애노드를 도금조 내의 도금액에 침지시키는 단계를 포함하되, 상기 애노드는 상기 기판의 표면에 대향하여 배치되고; 및
    일정한 전류값의 도금 전류를, 상기 도금 전류의 공급 및 정지가 반복되고상기 도금 전류가 공급되는 전류 공급 시간의 비율이 도금의 진행에 따라 증가하는 방식으로 상기 기판과 상기 애노드 사이에 간헐적으로 통전시켜, 상기 비아들 내에 도금 금속을 충전시키는 단계를 포함하여 이루어지는 전기도금방법.
  2. 제1항에 있어서,
    상기 도금 전류의 공급이 간헐적으로 정지되는 전류 정지 시간은, 상기 기판과 상기 애노드 사이에 도금 전류가 통전되는 동안에 도금의 진행에 따라 감소하는 전기도금방법.
  3. 제1항에 있어서,
    상기 전류 공급 시간은, 상기 기판과 상기 애노드 사이에 도금 전류가 통전되는 동안에 일정한 전기도금방법.
  4. 제1항에 있어서,
    상기 도금 전류가 계속적으로 통전되는 상기 전류 공급 시간은, 상기 기판과 상기 애노드 사이에 도금 전류가 통전되는 동안에 도금의 진행에 따라 증가하는 전기도금방법.
  5. 제4항에 있어서,
    상기 도금 전류의 공급이 간헐적으로 정지되는 전류 정지 시간은, 상기 기판과 상기 애노드 사이에 도금 전류가 통전되는 동안에 일정한 전기도금방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    상기 도금 전류의 공급 및 정지가 간헐적으로 반복되는 전류 공급 피치는, 상기 기판과 상기 애노드 사이에 도금 전류가 통전되는 동안에 일정한 전기도금방법.
  7. 제1항에 있어서,
    상기 도금액은 첨가제를 함유하는 전기도금방법.
  8. 제7항에 있어서,
    상기 애노드의 전류 밀도는, 상기 첨가제의 소모를 억제하도록 제어되는 전기도금방법.
KR1020110138330A 2010-12-21 2011-12-20 전기도금방법 KR101474377B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2010-284326 2010-12-21
JP2010284326A JP5504147B2 (ja) 2010-12-21 2010-12-21 電気めっき方法

Publications (2)

Publication Number Publication Date
KR20120070520A KR20120070520A (ko) 2012-06-29
KR101474377B1 true KR101474377B1 (ko) 2014-12-18

Family

ID=46232955

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110138330A KR101474377B1 (ko) 2010-12-21 2011-12-20 전기도금방법

Country Status (5)

Country Link
US (1) US9376758B2 (ko)
JP (1) JP5504147B2 (ko)
KR (1) KR101474377B1 (ko)
CN (1) CN102534714B (ko)
TW (1) TWI473905B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6270730B1 (en) 1998-06-16 2001-08-07 Northwest Engineering Inc. Multi-well rotary synthesizer
KR101992352B1 (ko) * 2012-09-25 2019-06-24 삼성전자주식회사 반도체 장치
KR101506910B1 (ko) * 2012-09-27 2015-03-30 티디케이가부시기가이샤 이방성 도금 방법 및 박막 코일
US20160102416A1 (en) * 2013-01-29 2016-04-14 Novellus Systems, Inc. Low copper/high halide electroplating solutions for fill and defect control
US10214826B2 (en) 2013-01-29 2019-02-26 Novellus Systems, Inc. Low copper electroplating solutions for fill and defect control
US20140299476A1 (en) * 2013-04-09 2014-10-09 Ebara Corporation Electroplating method
JP6198456B2 (ja) 2013-05-20 2017-09-20 東京エレクトロン株式会社 基板の処理方法及びテンプレート
JP6411741B2 (ja) * 2013-05-20 2018-10-24 国立大学法人 熊本大学 電解処理方法及び電解処理装置
CN103484908B (zh) * 2013-09-29 2016-09-21 华进半导体封装先导技术研发中心有限公司 Tsv电化学沉积铜方法
KR102311578B1 (ko) 2014-01-08 2021-10-08 도쿄엘렉트론가부시키가이샤 전계 처리 방법 및 전계 처리 장치
JP6239417B2 (ja) * 2014-03-24 2017-11-29 株式会社荏原製作所 基板処理装置
JP6790016B2 (ja) * 2018-04-10 2020-11-25 上村工業株式会社 表面処理装置、表面処理方法及びパドル
TWI711724B (zh) * 2018-11-30 2020-12-01 台灣積體電路製造股份有限公司 電化學鍍覆系統、執行電化學鍍覆製程的方法以及形成半導體結構的方法
US11230784B2 (en) 2018-11-30 2022-01-25 Taiwan Semiconductor Manufacturing Co., Ltd. Electrochemical plating system and method of using
JP7146663B2 (ja) * 2019-02-15 2022-10-04 株式会社荏原製作所 基板ホルダ及びめっき装置
JP7383441B2 (ja) * 2019-10-07 2023-11-20 上村工業株式会社 表面処理装置、表面処理方法及びパドル
US11585008B2 (en) * 2020-12-29 2023-02-21 Taiwan Semiconductor Manufacturing Company, Ltd. Plating apparatus for plating semiconductor wafer and plating method
CN115058757A (zh) * 2022-07-04 2022-09-16 厦门海辰新材料科技有限公司 电镀设备及镀膜机

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972192A (en) 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
JP2001303289A (ja) * 2000-03-08 2001-10-31 Applied Materials Inc 変調された波形を使用する金属の電気化学堆積方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3943048A (en) * 1973-02-26 1976-03-09 The International Nickel Company, Inc. Powder anode
US4666567A (en) * 1981-07-31 1987-05-19 The Boeing Company Automated alternating polarity pulse electrolytic processing of electrically conductive substances
JPS6242420A (ja) * 1985-08-19 1987-02-24 Hitachi Ltd Ｘ線マスク用パタ−ン形成方法
US5268235A (en) * 1988-09-26 1993-12-07 The United States Of America As Represented By The Secretary Of Commerce Predetermined concentration graded alloys
US5750017A (en) * 1996-08-21 1998-05-12 Lucent Technologies Inc. Tin electroplating process
JPH1197391A (ja) * 1997-09-16 1999-04-09 Ebara Corp 半導体ウエハー配線電解メッキ方法
US7244677B2 (en) 1998-02-04 2007-07-17 Semitool. Inc. Method for filling recessed micro-structures with metallization in the production of a microelectronic device
JP4388611B2 (ja) * 1998-09-14 2009-12-24 イビデン株式会社 銅被膜からなる配線を有するプリント配線板およびその製造方法、並びに銅被膜からなる回路を有する回路板
JP3641372B2 (ja) 1998-10-21 2005-04-20 株式会社荏原製作所 電解めっき方法及び電解めっき装置
US6297155B1 (en) * 1999-05-03 2001-10-02 Motorola Inc. Method for forming a copper layer over a semiconductor wafer
US7022211B2 (en) 2000-01-31 2006-04-04 Ebara Corporation Semiconductor wafer holder and electroplating system for plating a semiconductor wafer
JP2001150454A (ja) * 1999-11-30 2001-06-05 Canon Inc マイクロ構造体、及びその作製方法
EP1229154A4 (en) 2000-03-17 2006-12-13 Ebara Corp METHOD AND DEVICE FOR ELECTROPLATING
US7195696B2 (en) * 2000-05-11 2007-03-27 Novellus Systems, Inc. Electrode assembly for electrochemical processing of workpiece
JP2002121699A (ja) * 2000-05-25 2002-04-26 Nippon Techno Kk めっき浴の振動流動とパルス状めっき電流との組み合わせを用いた電気めっき方法
US6881318B2 (en) * 2001-07-26 2005-04-19 Applied Materials, Inc. Dynamic pulse plating for high aspect ratio features
US6746591B2 (en) 2001-10-16 2004-06-08 Applied Materials Inc. ECP gap fill by modulating the voltate on the seed layer to increase copper concentration inside feature
JP3780302B2 (ja) 2002-02-27 2006-05-31 株式会社関東学院大学表面工学研究所 ビアホール及びスルーホールを有する基板のめっき方法
JP2003318544A (ja) 2002-04-22 2003-11-07 Toppan Printing Co Ltd 多層配線基板およびその製造方法
JP2004124111A (ja) * 2002-09-30 2004-04-22 Hitachi Kyowa Engineering Co Ltd 微細Ｖｉａホールを有する基板への電解めっき方法および装置
GB0302222D0 (en) 2003-01-31 2003-03-05 Univ Heriot Watt Stencil manufacture
DE10311575B4 (de) 2003-03-10 2007-03-22 Atotech Deutschland Gmbh Verfahren zum elektrolytischen Metallisieren von Werkstücken mit Bohrungen mit einem hohen Aspektverhältnis
JP4624738B2 (ja) 2003-08-21 2011-02-02 株式会社荏原製作所 めっき装置
US7329334B2 (en) 2004-09-16 2008-02-12 Herdman Roderick D Controlling the hardness of electrodeposited copper coatings by variation of current profile
US7850836B2 (en) * 2005-11-09 2010-12-14 Nanyang Technological University Method of electro-depositing a conductive material in at least one through-hole via of a semiconductor substrate
JP2006265735A (ja) 2006-04-27 2006-10-05 Hitachi Kyowa Engineering Co Ltd 微細Ｖｉａホールを有する基板への電解めっき方法
JP2007297652A (ja) * 2006-04-27 2007-11-15 Ebara Corp めっき方法及びめっき装置
JP5281831B2 (ja) * 2008-06-30 2013-09-04 株式会社荏原製作所 導電材料構造体の形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972192A (en) 1997-07-23 1999-10-26 Advanced Micro Devices, Inc. Pulse electroplating copper or copper alloys
JP2001303289A (ja) * 2000-03-08 2001-10-31 Applied Materials Inc 変調された波形を使用する金属の電気化学堆積方法

Also Published As

Publication number Publication date
KR20120070520A (ko) 2012-06-29
JP2012132058A (ja) 2012-07-12
US20120152749A1 (en) 2012-06-21
JP5504147B2 (ja) 2014-05-28
CN102534714B (zh) 2016-06-22
TWI473905B (zh) 2015-02-21
US9376758B2 (en) 2016-06-28
TW201229308A (en) 2012-07-16
CN102534714A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
KR101474377B1 (ko) 전기도금방법
JP6832067B2 (ja) シリコン貫通ビア内への銅の電着のための、ニッケルライナおよびコバルトライナの前処理
TWI656246B (zh) 電鍍用鹼前處理
US20220010446A1 (en) Electrodeposition of nanotwinned copper structures
KR102439386B1 (ko) 희생적 산화제들을 사용하여 코발트 전기충진을 최적화하는 프로세스
US20140299476A1 (en) Electroplating method
US20120145552A1 (en) Electroplating method
US20120255864A1 (en) Electroplating method
TWI692555B (zh) 鑲嵌特徵中之由下而上填充
US20220018036A1 (en) Low temperature direct copper-copper bonding
KR20140146015A (ko) 필드 대 피처 콘트라스트를 사용하는 ｔｓｖ 조 평가
KR100694562B1 (ko) 기판 도금방법 및 장치
TW202129088A (zh) 先進封裝應用的差別對比鍍覆
JP2014029028A (ja) めっき方法
JP2010255028A (ja) めっき方法及びめっき装置
JP5564171B2 (ja) めっき装置及びめっき方法
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
JP2017155275A (ja) 無電解めっき装置および無電解めっき方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20181115

Year of fee payment: 5