JP2004124111A - 微細Viaホールを有する基板への電解めっき方法および装置 - Google Patents

微細Viaホールを有する基板への電解めっき方法および装置 Download PDF

Info

Publication number
JP2004124111A
JP2004124111A JP2002285693A JP2002285693A JP2004124111A JP 2004124111 A JP2004124111 A JP 2004124111A JP 2002285693 A JP2002285693 A JP 2002285693A JP 2002285693 A JP2002285693 A JP 2002285693A JP 2004124111 A JP2004124111 A JP 2004124111A
Authority
JP
Japan
Prior art keywords
plating
via hole
current
ratio
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002285693A
Other languages
English (en)
Inventor
Hiroyuki Kadota
門田 裕行
Hitoshi Yonemura
米村 均
Masataka Hoshino
星野 雅孝
Manabu Tomisaka
富坂 学
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Denso Corp
Sony Corp
Hitachi Kyowa Engineering Co Ltd
Original Assignee
Fujitsu Ltd
Denso Corp
Sony Corp
Hitachi Kyowa Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Denso Corp, Sony Corp, Hitachi Kyowa Engineering Co Ltd filed Critical Fujitsu Ltd
Priority to JP2002285693A priority Critical patent/JP2004124111A/ja
Publication of JP2004124111A publication Critical patent/JP2004124111A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】微細なViaホールに欠陥無く金属を充填することができる電解めっき方法およびその装置を提供する。
【解決手段】微細配線およびViaホールを有する半導体1あるいは化合物基板への電解めっきにおいて、ホールの開口径と深さの比に応じてパルス電解条件を任意に変化させて通電することにより、Viaホールに電解めっきを充填する。パルス電解条件は、Viaホールの開口径と深さの比及び基板上に形成された導電膜の厚さあるいは電気抵抗により通電電流密度及び通電/休止時間比を設定してなる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体及び化合物基板上に電解めっきを施す電解めっき方法および装置に関する。
【0002】
【従来の技術】
従来、半導体及び化合物基板上への電解めっき方法として、基板表面に付けられた金属導電膜に給電電極を接触させて通電し、電解めっきをする方法が知られている。一般的に電解めっきのための通電方法には、直流電流印加が用いられる。
【0003】
【発明が解決しようとする課題】
従来の方法で電解めっきを行なうと、微細なViaホールの中への金属イオンの供給が間に合わず、めっき膜の成長が金属イオンの供給に律速されることになり、欠陥無く金属を充填することができなかった。このようにViaホールへ充填する金属に未めっき部位などの欠陥が発生すると、その欠陥の大きさにより製品不良が発生してしまう。
【0004】
本発明の目的は、微細なViaホールに欠陥無く金属を充填することができる電解めっき方法およびその装置を提供することにある。
【0005】
【課題を解決するための手段】
本発明は、微細なViaホールが存在する半導体及び化合物基板上へ電解めっきを施す方法において、通電および休止を繰り返すパルス通電を用いた電解めっき、及びパルス通電の休止時間にめっき被膜の溶解を抑制するための微弱な電流を印加しながら電解めっきを行なうことを特徴とするものである。
【0006】
本発明は、微細なViaホールに欠陥無く金属を充填するための電解めっきにおいて、Viaホール径と深さ径の比、Viaホール内の導電膜厚さ等の電解めっきに関与する各種条件に応じて、電流密度0.1〜200mA/cm、通電および休止時間をmsec単位で任意に設定し、通電/休止時間比を1%〜40%〔(通電時間/通電時間+休止時間)×100〕の範囲で任意に設定し、休止時間に導電膜およびめっき膜の電位が自然電位よりも卑になるように微弱電流を通電することで、Viaホールへの電解めっきによる欠陥のない金属充填を成し得る。
【0007】
本発明は具体的には次に挙げる方法および装置を提供する。
【0008】
【発明の実施の形態】
以下、本発明にかかる実施例を図面に基づいて説明する。
【0009】
めっき液として硫酸銅5水塩200g/l、硫酸50g/l、塩素イオン50ppmの基本液に添加剤として促進剤2.5ml/l、抑制剤10ml/lの市販High acidtype硫酸銅めっき液を用い、図1の縦型浸漬式めっき装置にて電解めっきを行った。被めっき基体としてViaホール径と深さの比が約7のViaホールが存在する8インチSiウェハで、その表面をCuでスパッタリングしたウェハ1を用い、ウェハ保持治具2に装着の後、めっき液の循環しているめっき槽5へ投入する。その際、めっき液による導電膜の化学的溶解を防止するため、めっき液中における導電膜の電位が自然電位より卑な電位になるように微弱な電流を微弱電流用電源8から出力し、微弱電流電源陽極線10および微弱電流電源陰極線9を介して通電しながらウェハ保持治具2を投入する。その後ウェハ保持治具2をめっき槽5のなかで固定してからめっき電源4よりめっき電流の出力を陽極線7および陰極線6を介して開始し、電解めっきを行った。めっき電源4は本発明の請求項9にある、Viaホール径と深さの比の変化に応じてめっき電流密度およびめっき電流の通電/休止時間比を連続的に変化させながらめっき可能な電源を用いた。3は陽極電極である。
【0010】
本発明によるパルス電解電流および微弱直流電流の重畳電解めっきによる微細なViaホールへのめっき金属の充填度合いを確認するために実験を行った。
めっき条件は液温を25℃で固定とし、電流密度を1、5、10、20、40、60、100、150mA/cmと条件を変えて電解めっきを行なった。微弱直流電流は休止時間に導電膜およびめっき膜の電位が自然電位よりも卑になるような電流値を採用し、0.5mA/cmで固定とした。まためっき電流の通電/休止時間比は3%、6%、10%、30%、60%、100%と条件を変えて電解めっきを行った。
【0011】
図2は微細なViaホール内でのめっき金属の充填度合いにより発生する不良の形態を図示したものである。Viaホール21に電解めっきにより金属22を充填する際に発生する不良の形状には、Aに示す開口部閉塞による不めっき部23の発生、Bに示すViaホール中心部分に残るシーム状の不良24の発生、Cに示すViaホール内でランダムな位置にあるボイド状の不良25などが挙げられる。なお、開口部閉塞による不めっき部23の発生はめっき金属の充填率が50%以下の重大な不良、Viaホール中心部分に残るシーム状の不良24の発生はめっき金属の充填率が50〜90%の不良、Viaホール内でランダムな位置にあるボイド状の不良25の発生はめっき金属の充填率が91〜99%の軽微な欠陥を示す。
図3に示すグラフは、各めっき条件でViaホールの電解めっきによる金属の充填を行った際の充填度合いを、完全充填若しくは図2に示すめっき金属の充填率により表したグラフである。
【0012】
めっき電流の通電/休止時間比が40%以上の条件では、電流密度にもよるがViaホール内部のめっき金属充填より先に開口部が閉塞してしまい不良が発生するケースが多く見られた。Viaホール内部への金属イオンの供給は、金属イオンの拡散に律速される。そのためめっき電流の通電/休止時間比が大きなめっき条件、すなわちめっき電流の休止時間が短いめっき条件では、Viaホール内部への金属イオンの析出量が、拡散による金属イオンの供給量に対して圧倒的に大きくなってしまう。よって開口部に近い部分でのめっき金属の析出のみ優先的に進んでしまい開口部が閉塞する不良が発生することを示している。
【0013】
まためっき電流の通電/休止時間比が40%以下でも電流密度が大きくなると、シームまたはボイド状不良の発生が多く見られた。パルス電流により電解めっきを行なうと、拡散層の形成が抑制されて濃度分極が抑えられる。そのためより大きな結晶化過電圧、すなわちより大きな電流密度の使用が可能となる。しかしここでめっき液中に添加する添加剤について、使用する添加剤により作用する電流密度が異なってくる。またViaホール径と深さの比やその作用により、Viaホールの充填度合いも異なることとなる。シームまたはボイド状不良の発生は、Viaホール径と深さの比やViaホール内の導電膜厚さ等の電解めっきに関与する各種条件に応じて、めっき電流の通電/休止時間比や電流密度を最適化する必要があることを示している。
例として本実験に供したViaホール開口径10μmで深さ70μm、Viaホール径と深さの比が7のViaホールについて、電流密度60mA/cm、めっき電流の通電/休止時間が60msec/940msecの通電/休止時間比6%のめっき条件では充填率が95%程度と良好なめっき金属の充填が得られた。さらに電流密度40mA/cm、めっき電流の通電/休止時間が30msec/970msecの通電/休止時間比3%のめっき条件ではめっき金属の完全充填が達成された。しかし同じ電流密度40mA/cmでもめっき電流の通電/休止時間が600msec/400msecの通電/休止時間比60%のめっき条件では充填率50%以下の開口部閉塞による不めっき部が発生した。まためっき電流の通電/休止時間が30msec/970msecの通電/休止時間比3%、電流密度300mA/cmのめっき条件でも充填率50%以下の開口部閉塞による不めっき部が発生した。
【0014】
【発明の効果】
本発明によれば、半導体の3次元実装に必要な高アスペクト比のSi等の基板の微細Viaホールに欠陥なく電気抵抗の小さい銅などの金属を埋め込むことができる。
【図面の簡単な説明】
【図1】本発明の実施例において使用した電解めっき装置の全体構成図。
【図2】Viaホール内でのめっき金属の充填度合いにより発生する不良の形態を示す図。
【図3】電解めっきによる金属の充填を行った際の充填度合いを示すグラフ。
【符号の説明】
1…給電電極板(陰)、2…ウェハ保持治具、3…電極(陽)、4…パルス用電源、5…めっき槽、6…陰極線、7…陽極線、8…微弱電流用電源、9…微弱電流電源陰極線、10…微弱電流電源陽極線、21…Viaホール、22…充填めっき金属、23…開口部閉塞による不めっき部、24…Viaホール中心部分に残るシーム状の不良、25…Viaホール内でランダムな位置にあるボイド状の不良。

Claims (10)

  1. 微細配線およびViaホールを有する半導体あるいは化合物基板への電解めっきにおいて、ホールの開口径と深さの比に応じてパルス電解条件を任意に変化させて通電することを特徴とするViaホール充填電解めっき方法。
  2. パルス電解条件は、Viaホールの開口径と深さの比及び基板上に形成された導電膜の厚さあるいは電気抵抗により通電電流密度及び通電/休止時間比を設定することを特徴とする請求項1記載のViaホール充填電解めっき方法。
  3. パルス電解条件の通電電流密度を0.1〜200mA/cm、通電および休止時間をmsec単位で任意に設定し、通電/休止時間比を1%〜40%〔(通電時間/通電時間+休止時間)×100〕の範囲で任意に組み合わせ設定することを特徴とする請求項2記載のViaホール充填電解めっき方法。
  4. 微細配線およびをViaホール有する半導体あるいは化合物基板への電解めっきにおいて、基板とアノード電極間にめっき電解電流をめっき開始するまでの間に導電膜の化学的溶解を防止するため、めっき液中における導電膜の電位が自然電位より卑な電位になるように、微弱電流を流すことを特徴とするViaホール充填電解めっき方法。
  5. 導電膜の溶解を防止する電流は、直流であることを特徴とする請求項4記載のViaホール充填電解めっき方法。
  6. Viaホールを有する基板のパルス電解めっき方法において、めっき電流の休止時間に導電膜およびめっき膜の電位が自然電位よりも卑になるように微弱直流電流を通電しながらパルス電解電流を重畳することを特徴とするViaホール充填電解めっき方法。
  7. 半導体あるいは化合物半導体上に微細なViaホールを有する基板の電解めっきにおいて、めっき金属のViaホールへの充填度合いに応じて、すなわちViaホール径と深さの比の変化に応じてめっき電流の通電/休止時間比を順次変化させてパルス電解することを特徴とするViaホール充填電解めっき方法。
  8. 半導体あるいは化合物半導体上に微細なViaホールを有する基板の電解めっきにおいて、めっき金属のViaホールへの充填度合いに応じて、すなわちViaホール径と深さの比の変化に応じてめっき電流密度を順次変化させてパルス電解することを特徴とするViaホール充填電解めっき方法。
  9. 半導体あるいは化合物半導体上に微細なViaホールを有する基板の電解めっきにおいて、めっき金属のViaホールへの充填度合いに応じて、すなわちViaホール径と深さの比の変化に応じてめっき電流密度およびめっき電流の通電/休止時間比を同時に変化させながらパルス電解することを特徴とするViaホール充填電解めっき方法。
  10. 微細な配線およびViaホールを有する半導体あるいは化合物半導体上に電解めっきを施すめっき装置において、めっき金属のViaホールへの充填度合いに応じて、すなわちViaホール径と深さの比の変化に応じてめっき電流密度およびめっき電流の通電/休止時間比を連続的に変化させながらめっき可能な電源を付帯することを特徴とする電解めっき装置。
JP2002285693A 2002-09-30 2002-09-30 微細Viaホールを有する基板への電解めっき方法および装置 Pending JP2004124111A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002285693A JP2004124111A (ja) 2002-09-30 2002-09-30 微細Viaホールを有する基板への電解めっき方法および装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002285693A JP2004124111A (ja) 2002-09-30 2002-09-30 微細Viaホールを有する基板への電解めっき方法および装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006124226A Division JP2006265735A (ja) 2006-04-27 2006-04-27 微細Viaホールを有する基板への電解めっき方法

Publications (1)

Publication Number Publication Date
JP2004124111A true JP2004124111A (ja) 2004-04-22

Family

ID=32278926

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002285693A Pending JP2004124111A (ja) 2002-09-30 2002-09-30 微細Viaホールを有する基板への電解めっき方法および装置

Country Status (1)

Country Link
JP (1) JP2004124111A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012132058A (ja) * 2010-12-21 2012-07-12 Ebara Corp 電気めっき方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012132058A (ja) * 2010-12-21 2012-07-12 Ebara Corp 電気めっき方法
US9376758B2 (en) 2010-12-21 2016-06-28 Ebara Corporation Electroplating method

Similar Documents

Publication Publication Date Title
TWI376433B (en) Method of direct plating of copper on a substrate structure
JP5346215B2 (ja) 半導体デバイスの製造において直接銅めっきし、かつ充填して相互配線を形成するための方法及び組成物
US7316772B2 (en) Defect reduction in electrodeposited copper for semiconductor applications
JP4221064B2 (ja) 銅層の電解析出方法
JP5504147B2 (ja) 電気めっき方法
US3303111A (en) Electro-electroless plating method
US10011914B2 (en) Copper electrodeposition bath containing an electrochemically inert cation
JP6218837B2 (ja) 電解液及びバリア層上に銅を電気めっきする方法
US10883185B2 (en) Copper electrodeposition solution and process for high aspect ratio patterns
KR100596992B1 (ko) 무연 주석합금을 피복하는 방법
JP2008031516A (ja) 電解めっき方法
JP2009228124A (ja) スルーホールの充填方法
JP4148895B2 (ja) ホールの銅めっき方法
KR20180110102A (ko) 용해성 구리 양극, 전해 구리 도금 장치, 전해 구리 도금 방법 및 산성 전해 구리 도금액의 보존 방법
JP3939124B2 (ja) 配線形成方法
JPH1197391A (ja) 半導体ウエハー配線電解メッキ方法
TWI276151B (en) Method and apparatus for electrochemical plating semiconductor wafers
JP2006265735A (ja) 微細Viaホールを有する基板への電解めっき方法
JP2004124111A (ja) 微細Viaホールを有する基板への電解めっき方法および装置
JP4346593B2 (ja) 配線形成方法
JP2007297652A (ja) めっき方法及びめっき装置
TWI414643B (zh) 銅電鍍液組成物
US20040118699A1 (en) Homogeneous copper-palladium alloy plating for enhancement of electro-migration resistance in interconnects
JPH0549760B2 (ja)
JP2833393B2 (ja) 無電解銅メッキ法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20041019

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20051227

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20060307

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20060427

Free format text: JAPANESE INTERMEDIATE CODE: A523

RD02 Notification of acceptance of power of attorney

Effective date: 20060427

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A02 Decision of refusal

Effective date: 20070522

Free format text: JAPANESE INTERMEDIATE CODE: A02

RD02 Notification of acceptance of power of attorney

Effective date: 20070625

Free format text: JAPANESE INTERMEDIATE CODE: A7422

A521 Written amendment

Effective date: 20070621

Free format text: JAPANESE INTERMEDIATE CODE: A523

A521 Written amendment

Effective date: 20070625

Free format text: JAPANESE INTERMEDIATE CODE: A821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070723

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070927

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20080222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090115

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090220

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090310

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090220