JPH04345024A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04345024A
JPH04345024A JP11733091A JP11733091A JPH04345024A JP H04345024 A JPH04345024 A JP H04345024A JP 11733091 A JP11733091 A JP 11733091A JP 11733091 A JP11733091 A JP 11733091A JP H04345024 A JPH04345024 A JP H04345024A
Authority
JP
Japan
Prior art keywords
wafer
chamber
film
gas
process chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11733091A
Other languages
English (en)
Inventor
Hiroyuki Uesugi
宏之 上杉
Tomoo Terada
寺田 朋生
Hidetoshi Shinozaki
篠崎 英俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP11733091A priority Critical patent/JPH04345024A/ja
Publication of JPH04345024A publication Critical patent/JPH04345024A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CVD法を用いてウェ
ーハ上にシリサイド膜を成膜する半導体装置の製造方法
に関する。
【0002】
【従来の技術】近年、半導体製造装置の自動化に伴い、
半導体製造装置のウェーハ処理のスループットの向上が
要求されている。従来より、連続的にウェーハ上にWS
i膜を成長させることのできるWSi膜成膜装置が多数
導入され使用されているが、この装置を用いて連続して
ウェーハ処理を行うと、徐々にWSi膜のシート抵抗が
上昇(D/R(デポレート)が低下)していくという問
題があった。これは、プロセスチャンバ内壁面に一度W
Si膜が成膜すると、その部分でさらに反応ガスのSi
H4 ガス及びWF6 ガスが反応してWSi膜が成膜
され、本来WSi膜が成膜されるべきウェーハ上へ供給
される反応ガスの分圧が減少することが原因であり、そ
の結果、ウェーハ上のWSi膜のD/Rの低下、シート
抵抗の上昇が発生することによる。
【0003】そこで、従来のWSi膜成膜装置(GEN
US8710)は、コールドウォール型のプロセスチャ
ンバを採用し、プロセスチャンバ内壁面へのWSi膜の
成膜を防止しようとしていた。コールドウォール型のプ
ロセスチャンバは、チャンバ周囲を冷却させて、プロセ
スチャンバ内壁面の温度を下げることにより、プロセス
チャンバ内壁面近傍での反応ガスの反応を押さえ、プロ
セスチャンバ内壁面へのWSi膜の成膜を防止しようと
するものだが、何等かの原因で壁面の温度が上昇したり
、ウェーハを多数処理してチャンバ内のコンディション
が悪くなってくると、壁面への成膜を誘発しやすくなる
という問題を有していた。
【0004】従来のコールドウォール型のプロセスチャ
ンバを有しているWSi膜成膜装置を用いて得られたウ
ェーハ連続処理の結果を図7を用いて説明する。通常、
成長工程前のカセットチャンバ内では、100〜600
mTorrの圧力範囲内で、ロータリポンプにより、N
2 ガスによるサイクルパージ用のガスのオンオフを繰
り返すというサイクルパージ・シーケンスが行われる。
【0005】図7は、サイクルパージガスとしてN2 
ガスを使用し、1バッチでウェーハを6枚同時処理し、
全8バッチで48枚のウェーハを連続処理した場合のそ
れぞれのチャックで処理したウェーハ上のWSi膜のシ
ート抵抗を測定した結果をプロットし結線したものであ
る。図中横軸は連続バッチ処理の回数を、縦軸は各ウェ
ーハのシート抵抗を示す。
【0006】図7から、コールドウォール型のプロセス
チャンバを用いても、バッチ回数が増加するとシート抵
抗が高くなっていくことがわかる。
【0007】
【発明が解決しようとする課題】従って、特に連続処理
後半のバッチ処理でウェーハに成膜したWSi膜は、規
定膜厚の範囲内に入ることができないという問題があっ
た。この問題を解決するには、ウェーハの連続処理のバ
ッチ回数を少なくするしか方法はなく、結局スループッ
トが低下してしまうという問題があった。
【0008】本発明の目的は、コールドウォール型のC
VD装置を用いて、連続処理によりウェーハ上にシリサ
イド膜を成膜しても、常に所定の膜厚のシリサイド膜が
得られ、しかもスループットが低下しない半導体装置の
製造方法を提供することにある。
【0009】
【課題を解決するための手段】上記目的は、ウェーハを
載置するプロセスチャンバの壁面を冷却しつつ、前記プ
ロセスチャンバ内に反応ガスを導入し、CVD法により
前記ウェーハ表面にシリサイド膜を成長させる半導体装
置の製造方法において、前記ウェーハ表面にシリサイド
膜を成長させる前に、前記プロセスチャンバ内に酸素を
含むガスを導入するガス導入工程を設けたことを特徴と
する半導体装置の製造方法によって達成される。
【0010】
【作用】本発明によれば、コールドウォール型のCVD
装置を用いて、連続処理によりウェーハ上にシリサイド
膜を成膜しても、常に所定の膜厚のシリサイド膜を得る
ことができ、しかも高いスループットを維持することが
できる。
【0011】
【実施例】本発明の第1の実施例による半導体装置の製
造方法を図1乃至図4を用いて説明する。図1を用いて
、本実施例に用いた半導体製造装置の概略を説明する。 カセットチャンバ(左)1及びカセットチャンバ(右)
2の中央に、それぞれトランスファーゲート(左)4及
びトランスファーゲート(右)6を介してロードロック
チャンバ8が形成されている。
【0012】カセットチャンバ(左)1及びカセットチ
ャンバ(右)2には、それぞれウェーハ27を最大25
枚づつセットすることができ、両方で最大50枚のウェ
ーハ27を連続的に処理できるようになっている。ウェ
ーハ27はAl製またはテフロン製のカセットキャリア
28に収納され、各カセットチャンバ1、2にセットさ
れている。トランスファーゲート(左)4及びトランス
ファーゲート(右)6は、それぞれカセットチャンバ(
左)1及びカセットチャンバ(右)2と、ロードロック
チャンバ8とを遮断しているドアであり、ウェーハ処理
中でカセットチャンバ1、2が真空引きされているとき
には開かれている。ロードロックチャンバ8は、カセッ
トチャンバ1又は2のウェーハ27を搬送するために用
いられる。
【0013】ロードロックチャンバ8には、排気ライン
23が接続されバルブ26を介してロータリポンプ14
が接続されている。ロータリポンプ14によりカセット
チャンバ1、2、及びロードロックチャンバ8内の排気
を行うことができる。また、排気ライン23には、バル
ブ24を介してサイクルパージガス導入口16より、必
要なサイクルパージ用のガスをロードロックチャンバ8
及びカセットチャンバ1、2内に導入することができる
【0014】ウェーハ搬送アーム30、アライメントプ
レート32及びロードアーム34は、ウェーハ27をロ
ードロックチャンバ8からプロセスチャンバ12にセッ
トするためのウェーハ搬送機構である。ロードアーム3
4で搬送されるウェーハ27は、ロードドア10を通過
して、プロセスチャンバ12内のチャック36に載置さ
れる。ロードドア10は、ロードロックチャンバ8とプ
ロセスチャンバ12とを遮断するドアであり、ウェーハ
搬送時以外は閉じられている。プロセスチャンバ12は
、実際に成長が行われるチャンバである。プロセスチャ
ンバ12内壁面は、コールドウォール型のCVD装置で
あるため、十数度の温度に冷却されている。チャック3
6は、いわゆるサセプタであり、この部分のみが360
℃の成膜温度に熱せられ、シリサイド膜の成膜行うため
のウェーハ27をセットできるようになっている。
【0015】プロセスチャンバ12上部には、排気ライ
ン18が取り付けられており、ドライポンプ20により
プロセスチャンバ12内のガスの排気が行われる。次に
、図2及び図3を用いて、本発明の第1の実施例による
半導体装置の製造方法を説明する。図2及び図3は、本
発明の第1の実施例による半導体製造装置のチャンバ及
び各ドアの状態を示す図である。
【0016】図2は、ウェーハ上にWSi膜を成膜する
工程時のロードロックチャンバ8及びカセットチャンバ
1、2の状態を示している。プロセスチャンバ12内で
、反応ガスのSiH4 ガスとWF6 ガスが反応して
ウェーハ上にWSi膜を成膜するプロセスの進行中は、
プロセスチャンバ12とロードロックチャンバ8の間の
ロードドア10は遮断され、プロセスチャンバ12内の
圧力は、排気ライン18及びドライポンプ20により2
00mTorrに保たれている。プロセスチャンバ12
壁面の温度は約12℃の低温に保たれている。
【0017】ロードロックチャンバ8と、カセットチャ
ンバ1、2の間のトランスファゲート4、6は解放され
、ロードロックチャンバ8の排気ライン23のサイクル
パージガス導入口16から導入されるサイクルパージ用
のガスを用い、100〜600mTorrの圧力範囲内
で、ロータリポンプ14によりサイクルパージ用のガス
のオンオフを繰り返すというサイクルパージ・シーケン
スが行われる。
【0018】通常はサイクルパージ用のガスとしてN2
 ガスが用いられるが、本実施例では、このN2 ガス
の代わりに、本半導体製造装置が設置されているクリー
ンルーム内の大気をサイクルパージ用のガスとして、ま
ず、実験的に直接取り入れて行ってみた。図中、ロード
ロックチャンバ8と、カセットチャンバ1、2内のAで
示した矢印付き曲線はサイクルパージガスの流れを示し
ている。
【0019】図3は、次のバッチのためにウェーハを搬
送する際のプロセスチャンバ12、ロードロックチャン
バ8及びカセットチャンバ1、2の状態等を示している
。まず、ロードロックチャンバ8に接続されている排気
ライン23のバルブ24とバルブ26を遮断する。次に
、ロードドア10を解放し、プロセスチャンバ12の排
気ライン18とドライポンプ20によりチャンバ内のガ
スを排気して、プロセスチャンバ12、ロードロックチ
ャンバ8、及びカセットチャンバ1、2内の圧力を20
0mTorrに保つ。
【0020】次のプロセスに移行する際、カセットチャ
ンバ1又は2からウェーハ27(図示せず)がロードロ
ックチャンバ8内のウェーハ搬送機構(図示せず)によ
り、解放したロードドア10を通してプロセスチャンバ
12内のチャック36(図示せず)へ搬送される。この
とき、前のプロセスの際にロードロックチャンバ8及び
カセットチャンバ1、2内に充満していたサイクルパー
ジガスとしての大気が、ウェーハ搬送時に解放されたロ
ードドア10を通して、図中Aに示すサイクルパージガ
スの流れに示すように、一瞬プロセスチャンバ12内に
導入される。
【0021】このプロセスチャンバ12内に導入された
大気の一成分である酸素により、プロセスチャンバ12
内壁面に堆積又は吸着しているWSi、W、WF6 (
ガス)の表面がわずかに酸化される。WSi膜は、酸化
膜上では成膜しずらいことから、この酸化膜をプロセス
チャンバ12内壁面に形成して、プロセスチャンバ12
内壁面にWSi膜の成膜を防止することができる。
【0022】従って、このようにプロセス前のウェーハ
搬送時に少量の大気をプロセスチャンバ12内に導入す
るようにすれば、ウェーハ上に成膜されるWSi膜のシ
ート抵抗がバッチ毎に変動することのないウェーハ連続
処理を行うことができる。本実施例による半導体装置の
製造方法を用いた場合のWSi膜のシート抵抗を図4に
示す。
【0023】図4は、サイクルパージガスとして大気を
使用し、1バッチでウェーハを6枚同時処理し、全8バ
ッチで48枚のウェーハを連続処理した場合の、それぞ
れのチャックで処理したウェーハ上のWSi膜のシート
抵抗を測定した結果をプロットし結線したものである。 横軸はバッチ処理回数を示し、縦軸はウェーハに成膜し
たWSi膜のシート抵抗(ρs )を示す。図中、○、
●、▲、△、□、■は、プロセスチャンバ12内の6個
のチャックを識別するマークであり、それぞれ各バッチ
毎にウェーハが載置されている。
【0024】サイクルパージガスとしてN2 ガスを用
いた従来例の図7と比較して、本実施例のようにサイク
ルパージガスとして大気を使用すると、連続ウェーハ処
理時における全バッチに対してシート抵抗が極めて安定
していることがわかる。従って、ウェーハの連続処理が
可能となり、スループットも向上する。本発明の第2の
実施例による半導体装置の製造方法を図5及び図6を用
いて説明する。
【0025】本実施例は、サイクルパージガスとして、
ArとO2 の混合ガスを用いた場合について説明する
。 図5は、本実施例により得られた結果を比較するための
比較例である。同図は、ウェーハをカセットチャンバ1
、2内にセットして、カセットチャンバ1、2内を真空
引きし、通常のN2 ガスによる100〜600mTo
rrの圧力下でサイクルパージ・シーケンスを行い3時
間放置してから、プロセスチャンバ12内でウェーハの
バッチ処理を行った時の結果である。
【0026】ウェーハ上のWSi膜のシート抵抗は、前
半のバッチ処理からすでに高い方に推移している。この
シート抵抗が初めから高いという理由は、ウェーハセッ
ト時にカセットチャンバ1、2から入込んだ大気成分が
、3時間の真空引き(100〜600mTorr)によ
ってほとんど排出され、従って1バッチ目のウェーハ搬
送時からプロセスチャンバ12内に酸素分が入込まない
ためであると考えられる。
【0027】図6は、本実施例により得られた結果であ
る。図5の場合と同様の方法でウェーハを放置した後、
ArとO2 の混合ガスを単独にプロセスの前にカセッ
トチャンバ1、2に導入してカセットチャンバ1、2及
びロードロックチャンバ8内をパージしたものである。 パージの条件は、Arガスと2%のO2 ガスの混合ガ
スをガス流量200sccmで約5分間カセットチャン
バ1、2内及びロードロックチャンバ8内に導入させた
ものである。その後、第1の実施例と同様にしてウェー
ハの連続処理を行う。
【0028】比較例の図5と比べて、サイクルパージガ
スとしてArとO2の混合ガスを使用すると、第1の実
施例と同様に連続ウェーハ処理時における全バッチに対
してシート抵抗が極めて安定していることがわかる。従
って、ウェーハの連続処理が可能となり、スループット
も向上する。本発明は、上記実施例に限らず種々の変形
が可能である。
【0029】例えば、上記実施例においては、サイクル
パージガスとしての酸素ガスをプロセスチャンバ12に
ロードドア10から導入したが、特にサイクルパージガ
スとして用いた酸素ガスを使用する必要はない。また、
上記実施例では酸素を含むガスとして大気、又はArと
の混合ガスを用いたが、他の不活性ガス、例えばHe、
Ne、Kr等との混合ガスを用いてもよく、純粋な酸素
ガスのみを用いてもよい。
【0030】
【発明の効果】以上の通り、本発明によれば、コールド
ウォール型のCVD装置を用いて、連続処理によりウェ
ーハ上にシリサイド膜を成膜しても、常に所定の膜厚の
シリサイド膜を得ることができ、しかも高いスループッ
トを維持することができる。
【図面の簡単な説明】
【図1】本発明の第1の実施例に用いた半導体製造装置
を示す図である。
【図2】本発明の第1の実施例による半導体装置の製造
方法を示す図である。
【図3】本発明の第1の実施例による半導体装置の製造
方法を示す図である。
【図4】本発明の第1の実施例による半導体装置の製造
方法を用いた場合のWSi膜のシート抵抗を示す図であ
る。
【図5】本発明の第2の実施例による半導体装置の製造
方法を説明するための比較例を示す図である。
【図6】本発明の第2の実施例による半導体装置の製造
方法を用いた場合のWSi膜のシート抵抗を示す図であ
る。
【図7】従来のコールドウォール型のプロセスチャンバ
を有しているWSi膜成膜装置を用いて得られたウェー
ハ連続処理の結果を示す図である。
【符号の説明】
1…カセットチャンバ(左) 2…カセットチャンバ(右) 4…トランスファーゲート(左) 6…トランスファーゲート(右) 8…ロードロックチャンバ 10…ロードドア 12…プロセスチャンバ 14…ロータリポンプ 16…サイクルパージガス導入口 18…排気ライン 20…ドライポンプ 23…排気ライン 24…バルブ 26…バルブ 27…ウェーハ 28…カセットキャリア 30…ウェーハ搬送アーム 32…アライメントプレート 34…ロードアーム 36…チャック

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】  ウェーハを載置するプロセスチャンバ
    の壁面を冷却しつつ、前記プロセスチャンバ内に反応ガ
    スを導入し、CVD法により前記ウェーハ表面にシリサ
    イド膜を成長させる半導体装置の製造方法において、前
    記ウェーハ表面にシリサイド膜を成長させる前に、前記
    プロセスチャンバ内に酸素を含むガスを導入するガス導
    入工程を設けたことを特徴とする半導体装置の製造方法
  2. 【請求項2】  請求項1記載の半導体装置の製造方法
    において、前記ウェーハ表面にシリサイド膜を成長させ
    る工程を繰返して複数の前記ウェーハを連続バッチ処理
    することを特徴とする半導体装置の製造方法。
  3. 【請求項3】  請求項1又は2に記載の半導体装置の
    製造方法において、前記ガス導入工程は、前記ウェーハ
    を前記プロセスチャンバ内へ搬送するウェーハ搬送工程
    と同時に行われることを特徴とする半導体装置の製造方
    法。
JP11733091A 1991-05-22 1991-05-22 半導体装置の製造方法 Pending JPH04345024A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11733091A JPH04345024A (ja) 1991-05-22 1991-05-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11733091A JPH04345024A (ja) 1991-05-22 1991-05-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04345024A true JPH04345024A (ja) 1992-12-01

Family

ID=14709070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11733091A Pending JPH04345024A (ja) 1991-05-22 1991-05-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04345024A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728629A (en) * 1993-11-29 1998-03-17 Anelva Corporation Process for preventing deposition on inner surfaces of CVD reactor
US6197118B1 (en) 1997-11-16 2001-03-06 Anelva Corporation Thin film deposition apparatus
JP2002060946A (ja) * 2000-06-22 2002-02-28 Samsung Electronics Co Ltd 化学気相蒸着方法および化学気相蒸着装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5728629A (en) * 1993-11-29 1998-03-17 Anelva Corporation Process for preventing deposition on inner surfaces of CVD reactor
US6197118B1 (en) 1997-11-16 2001-03-06 Anelva Corporation Thin film deposition apparatus
US6486076B1 (en) 1997-11-16 2002-11-26 Anelva Corporation Thin film deposition apparatus
JP2002060946A (ja) * 2000-06-22 2002-02-28 Samsung Electronics Co Ltd 化学気相蒸着方法および化学気相蒸着装置

Similar Documents

Publication Publication Date Title
US11011384B2 (en) Gapfill using reactive anneal
JP2892170B2 (ja) 熱処理成膜方法
JP2001345279A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
US8123858B2 (en) Manufacturing method of semiconductor device and substrate processing apparatus
EP0636704A1 (en) Silicon nitride deposition
TW201842539A (zh) 金屬氮化物膜的選擇性蝕刻
US6350321B1 (en) UHV horizontal hot wall cluster CVD/growth design
JP3268394B2 (ja) 処理方法
US20240055259A1 (en) Method of manufacturing semiconductor device, non-transitory computer-readable recording medium and substrate processing apparatus
US20020090802A1 (en) Safe arsenic gas phase doping
JPH04345024A (ja) 半導体装置の製造方法
US6649537B1 (en) Intermittent pulsed oxidation process
JP3136615B2 (ja) マルチチャンバプロセス装置および半導体装置の製造方法
US6635116B1 (en) Residual oxygen reduction system
JP3194062B2 (ja) 熱酸化膜の形成方法
JP3340147B2 (ja) 処理装置
JP2005064526A (ja) 半導体製造方法、基板処理方法、及び半導体製造装置
JPH04188721A (ja) 縦型熱処理装置
JP3383794B2 (ja) 酸化を防止する窒化方法
WO2024070685A1 (ja) 成膜方法、成膜装置、および成膜システム
JPH07109574A (ja) 窒化ケイ素膜の形成方法
Hendriks Interface engineering in silicon semiconductor processing using a vacuum cluster tool
KR100808870B1 (ko) 반도체소자 제조용 클러스터 장비 및 이를 이용하는 박막형성방법
JP2504598B2 (ja) 半導体基板の枚葉式表面処理方法
KR940010412B1 (ko) 박막형성방법

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20000926