JP2002289557A - 成膜方法 - Google Patents

成膜方法

Info

Publication number
JP2002289557A
JP2002289557A JP2002026492A JP2002026492A JP2002289557A JP 2002289557 A JP2002289557 A JP 2002289557A JP 2002026492 A JP2002026492 A JP 2002026492A JP 2002026492 A JP2002026492 A JP 2002026492A JP 2002289557 A JP2002289557 A JP 2002289557A
Authority
JP
Japan
Prior art keywords
film
gas
processing
film forming
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002026492A
Other languages
English (en)
Inventor
Takeshi Hashimoto
毅 橋本
Kimihiro Matsuse
公裕 松瀬
Kazuya Okubo
和哉 大久保
Takeshi Takahashi
高橋  毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2002026492A priority Critical patent/JP2002289557A/ja
Publication of JP2002289557A publication Critical patent/JP2002289557A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 成膜の再現性、成膜ストレスの緩和及び成膜
中への酸素の拡散を防止することができる成膜方法を提
供する。 【解決手段】 同一処理室20内において被処理体Wの
表面に種類の異なる少なくとも2種類の成膜を連続的に
形成するに際して、前記処理室内に前記被処理体を設置
しない状態において前記成膜を行なうための異なる成膜
用ガスを順次流して前記処理室内にプリコートを施す前
処理ステップと、この前処理に続いて前記処理室内に前
記被処理体を設置した状態で前記異なる成膜用ガスを順
次流して種類の異なる成膜を順次連続的に行なう成膜ス
テップと、この成膜ステップに続いてシラン系ガスを流
して前記被処理体にシリコンを付着させる後処理ステッ
プとを有するように構成したものである。これにより、
成膜時の再現性を高く維持し、且つ成膜ストレスを抑制
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体ウエハ等の
被処理体に形成されるゲート電極などの成膜方法に関す
る。
【0002】
【従来の技術】一般に、半導体集積回路の製造工程にお
いては、被処理体である半導体ウエハやガラス基板等に
成膜とパターンエッチング等を繰り返し施すことにより
所望の素子を得るようになっている。例えば半導体ウエ
ハを用いてMOSFETのゲート素子を表面に作る場合
には、図9(A)に示すように、ウエハWの表面にソー
ス2とドレイン4となるべき位置に不純物を拡散させ
て、これらの間の表面に例えばSiO2 よりなるゲート
酸化膜6を形成し、この下方にソース−ドレイン間のチ
ャネルを形成する。そして、ゲート酸化膜6上に、導電
性膜のゲート電極8を積層させて、1つのトランジスタ
が構成される。ゲート電極8としては、単層ではなく、
最近においては導電性等を考慮して、2層構造になされ
ている。例えば、ゲート酸化膜6の上にリンドープの多
結晶シリコン層10と金属シリサイド、例えばタングス
テンシリサイド層11を順次積層してゲート電極8を形
成している。
【0003】ところで、半導体集積回路の微細化及び高
集積化に伴って、加工線幅やゲート幅もより狭くなさ
れ、また、多層化の要求に従って膜厚も薄くなる傾向に
あり、従って、各層或いは各層間の電気的特性は、線幅
等が狭くなっても従来通り、或いはそれ以上の高い性能
が要求される。このような要求に応じて、例えば前述の
ようにゲート電極8もリンドープの多結晶シリコン層1
0とタングステンシリサイド層11の2層構造が採用さ
れることになった。
【0004】ところで、シリコン材料よりなる成膜、例
えばリンドープの多結晶シリコン層10の表面には、こ
れが大気や水分等に晒されると容易に自然酸化膜が付着
する傾向にあり、この自然酸化膜が付着したまま、次の
層であるタングステンシリサイド層12を積層すると、
両者の密着性が劣化したり或いは両者間の導電性を十分
に確保できず、電気的特性が劣化するという問題が発生
する。また、この多結晶シリコン層10は、通常、多数
枚、例えば150枚を一単位とするバッチ処理で膜付け
が行なわれるのに対して、タングステンシリサイド層1
2は、1枚毎に膜付けを行なう枚葉式処理により膜付け
されることから、当然、ウエハ毎に大気等に晒される時
間も異なり、自然酸化膜の厚さも異なってくる。そのた
め、タングステンシリサイド層12を積層する直前に、
例えばHF系ベーパを用いたウェット洗浄を行い、図9
(B)に示すように多結晶シリコン層10上に付着して
しまった自然酸化膜14を剥ぐようになっている。
【0005】しかしなから、タングステンシリサイド層
12を積層する直前に、ウェット洗浄を行なったといえ
ども、表面に付着してしまった自然酸化膜を、この下の
下地層に悪影響を与えることなく完全に除去することは
非常に困難である。そこで、例えば特開平2−2928
66号公報等に開示されるようにチャンバ内でリンドー
プの多結晶シリコン層10を形成した後に、引き続き、
同一のチャンバ内にてタングステンシリサイド層12を
連続的に形成する方法も提案されている。
【0006】
【発明が解決しようとする課題】ところで、上述のよう
に、同一のチャンバ内にてリンドープの多結晶シリコン
層10とタングステンシリサイド層12を連続成膜する
と、シリコン層10の表面には自然酸化膜が付着せず、
良好な電気的特性を得ることが可能になる。しかしなが
ら、この場合には次に示すような新たな問題点が生じて
しまう。すなわち、例えば1ロット25枚のウエハを連
続的に処理する場合、チャンバ内の壁面や内部構造物が
熱的に、或いは熱放射率等の面で安定化していない状態
で成膜処理を行なうと、成膜の再現性が劣化してしまう
という問題があった。
【0007】また、両層を連続して成膜すると、上層の
タングステンシリサイド層にストレスが残留し、これが
ために下層の多結晶シリコン層との密着性が相対的に劣
化してしまう場合もある。更には、この成膜後の後工程
において、例えば900℃程度まで加熱するアニール処
理が行なわれるが、この時、タングステンシリサイド層
12中に酸素が拡散して電気的特性を劣化させてしまう
という問題もあった。また、多結晶シリコン層の成膜反
応は反応律速で行なわれるのに対して、タングステンシ
リサイドの成膜反応は供給律速で行なわれるが、成膜用
ガスを導入する従来のシャワーヘッド構造ではこれらの
律速形態の相異に対応できないことから、いずれかの成
膜時にガス流が偏流してしまって成膜の面内均一性が劣
化するという問題もあった。
【0008】本発明は、以上のような問題点に着目し、
これを有効に解決すべく創案されたものである。本発明
の目的は、成膜の再現性、成膜ストレスの緩和及び成膜
中への酸素の拡散を防止することができる成膜方法を提
供することにある。
【0009】
【課題を解決するための手段】請求項1に係る発明は、
処理室内に被処理体を設置しないで、前記処理室内に第
1の膜、第2の膜、第3の膜を順次連続的に成膜する前
処理ステップと、前記処理室内に被処理体を設置し、前
記被処理体上に第1の膜、第2の膜、第3の膜を順次連
続的に成膜する成膜ステップと、を有することを特徴と
する成膜方法である。請求項2に係る発明は、処理室内
に被処理体を設置しないで、前記処理室内に第1の膜、
第2の膜、第3の膜を順次連続的に成膜する前処理ステ
ップと、前記処理室内に被処理体を設置し、前記被処理
体上に第1の膜、第2の膜、第3の膜を順次連続的に成
膜する成膜ステップと、所定の枚数の被処理体の処理を
終了し、クリーニングガスを前記処理室内に供給して、
前記処理窒内の付着物を除去するクリーニングステップ
と、を有することを特徴とする成膜方法である。
【0010】また、請求項9に係る発明は、同一処理室
内において被処理体の表面に種類の異なる少なくとも2
種類の成膜を連続的に形成するに際して、前記処理室内
に前記被処理体を設置しない状態において前記成膜を行
なうための異なる成膜用ガスを順次流して前記処理室内
にプリコートを施す前処理ステップと、この前処理に続
いて前記処理室内に前記被処理体を設置した状態で前記
異なる成膜用ガスを順次流して種類の異なる成膜を順次
連続的に行なう成膜ステップと、この成膜ステップに続
いてシラン系ガスを流して前記被処理体にシリコンを付
着させる後処理ステップとを有するように構成したもの
である。
【0011】これにより、被処理体に実際に成膜を施す
前に、前処理ステップにおいて成膜数に対応するだけの
複数のプリコートを施すようにしたので、処理室の内壁
や内部構造物に複数層のプリコートが形成されることに
なる。従って、処理室の内壁や構造物からの熱放射率等
の内部環境が実際の成膜時と同様に安定化するので、そ
の後、被処理体に連続成膜を行なうことにより、成膜の
再現性を向上させることが可能となる。また、各被処理
体に後処理を施すことにより、シリコンが成膜表面に僅
かに付着し、これが膜のストレスを緩和するように作用
するので、相対的に膜の密着性を向上させることが可能
となる。更には、後工程において、被処理体に熱処理が
行なわれても、上記後処理で付着したシリコンが酸素の
アタックを阻止し、酸素が膜内に拡散することも防止す
ることができる。
【0012】このような成膜ステップと後処理ステップ
は1枚の被処理体に対して連続的に行なわれた後、この
被処理体をアンロードして他の新しい被処理体を処理室
内にロードし、同様に成膜ステップと後処理ステップを
連続的に行なう。このような操作を、例えば1ロット2
5枚の被処理体に対して連続的に行なうことになる。上
述のように一定枚数の被処理体の成膜処理が完了したな
らば、処理室内にクリーニングガスを流してクリーニン
グ処理を行ない、更に、その後、処理室内にシランガス
を流して熱処理を行なう。このクリーニング後処理にお
いてシラン系ガスを流して熱処理を行なうことにより、
処理室内に残留するハロゲンの低減化を図ることがで
き、次の成膜操作のための前処理ステップにおけるプリ
コートの付着を短時間で行なうことが可能となる。
【0013】以上のような成膜処理は、リンドープされ
た多結晶シリコン層上にタングステンシリサイド層を堆
積して、例えばMOSFETのゲート電極を形成する時
に用いることができる。また、上記方法発明を実施する
ための成膜装置としては、被処理体に成膜を施すための
処理室の上部に成膜用ガスを供給するシャワーヘッド部
を有する成膜装置において、前記シャワーヘッド部は、
これに導入された成膜用ガスを分散させるための均一分
散板を有し、この均一分散板には、反応律速となる成膜
用ガスの供給時と供給律速となる成膜用ガスの供給時に
対して共に面内においてガス流量を均一化させる多数の
分散孔が形成された装置を用いることができる。
【0014】これによれば、シャワーヘッド部内の均一
分散板の分散孔の直径及び配置密度を適切に設定したの
で、反応律速となる成膜用ガスの供給時と、供給律速と
なる成膜用ガスの供給時も共に処理室内の成膜用ガスを
均一に拡散した状態で供給することが可能となり、各膜
厚の均一性を高く維持することができる。このような均
一分散板は、ガス噴出面の直上段の分散板であり、ま
た、その分散孔の直径は0.7mm以下であり、その分
布密度は、0.3個/cm2 以上とする。
【0015】
【発明の実施の形態】以下に、本発明に係る成膜方法の
一実施例を添付図面に基づいて詳述する。図1は本発明
方法を実施するために用いる成膜装置を示す断面図、図
2は成膜装置のシャワーヘッド部内の均一分散板を示す
部分平面図である。まず、本発明の成膜装置について説
明する。本実施例では、成膜装置16として加熱ランプ
を用いた高速昇温が可能な枚葉式成膜装置を例にとって
説明する。
【0016】この成膜装置16は、例えばアルミニウム
等により円筒状或いは箱状に成形された処理容器18を
有しており、この容器18内が処理室20として構成さ
れる。この処理容器18内には、処理容器底部より起立
させた支柱22上に、例えば断面L字状の保持部材24
を介して被処理体としての半導体ウエハWを載置するた
めの載置台26が設けられている。この支柱22及び保
持部材24は、熱線透過性の材料、例えば石英により構
成されており、また、載置台26は、厚さ1mm程度の
例えばカーボン素材、アルミ化合物等により構成されて
いる。
【0017】この載置台26の下方には、複数本、例え
ば3本のリフタピン28が支持部材30に対して上方へ
起立させて設けられており、この支持部材30を処理容
器底部に貫通して設けられた押し上げ棒32により上下
動させることにより、上記リフタピン28を載置台26
に貫通させて設けたリフタピン穴34に挿通させてウエ
ハWを持ち上げ得るようになっている。
【0018】上記押し上げ棒32の下端は、処理室20
内の気密状態を保持するために伸縮可能なベローズ36
を介してアクチュエータ38に接続されている。上記載
置台26の周縁部には、ウエハWの周縁部を保持してこ
れを載置台26側へ固定するためのリング状のセラミッ
ク製クランプリング40が設けられており、このクラン
プリング40は、上記保持部材24を遊嵌状態で貫通し
た支持棒42を介して上記支持部材30に連結されてお
り、リフタピン28と一体的に昇降するようになってい
る。ここで保持部材24と支持部材30との間の支持棒
42にはコイルバネ44が介設されており、クランプリ
ング40等の降下を助け、且つウエハのクランプを確実
ならしめている。これらのリフタピン28、支持部材3
0及び保持部材24も石英等の熱線透過部材により構成
されている。
【0019】また、載置台26の直下の処理容器底部に
は、石英等の熱線透過材料よりなる透過窓46が気密に
設けられており、この下方には、透過窓46を囲むよう
に箱状のランプ室48が設けられている。このランプ室
48内には加熱手段として複数の加熱ランプ50が反射
鏡も兼ねる回転台52に取り付けられており、この回転
台52は、回転軸を介してランプ室48の底部に設けた
回転モータ54により回転される。従って、この加熱ラ
ンプ50より放出された熱線は、透過窓46を透過して
載置台26の下面を照射してこれを加熱し得るようにな
っている。このランプ室48の側壁には、この室内や透
過窓46を冷却するための冷却エアを導入する冷却エア
導入口56及びこのエアを排出する冷却エア排出口58
が設けられている。
【0020】また、載置台26の外周側には、多数の整
流孔60を有するリング状の整流板62が、上下方向に
環状に成形された支持コラム64により支持させて設け
られている。整流板62の内周側には、クランプリング
40の外周部と接触してこの下方にガスが流れないよう
にするリング状の石英製アタッチメント66が設けられ
る。整流板62の下方の底部には排気口68が設けら
れ、この排気口68には図示しない真空ポンプに接続さ
れた排気路70が接続されており、処理室20内を所定
の真空度(例えば100Torr〜10-6Torr)に
維持し得るようになっている。
【0021】一方、上記載置台26と対向する処理室天
井部には、成膜用ガスやクリーニングガス等の必要ガス
を処理室20内へ導入するためのシャワーヘッド部72
が設けられている。具体的には、このシャワーヘッド部
72は、例えばアルミニウム等により円形箱状に成形さ
れたヘッド本体74を有し、この天井部にはガス導入口
76が設けられている。
【0022】ヘッド本体74の下面であるガス噴出面7
8には、ヘッド本体74内へ供給されたガスを放出する
ための多数のガス噴出孔80が面内に均等に配置されて
おり、ウエハ表面に亘って均等にガスを放出するように
なっている。このガス噴出面78の直径は316mm程
度である。このガス噴出孔80の直径は略1mmであ
り、略10個/cm2 程度(直径230mm以内で)の
密度で設けられている。この数値は、従来タイプのシャ
ワーヘッド部と略同じである。また、ヘッド本体74内
には、上下2段に本発明の特徴とする分散板が所定の間
隔を隔てて配置されており、複数の拡散室を形成してい
る。この分散板の内、上方に位置する上段分散板82
は、1つ或いは数個程度の非常に少ない数のガス流出孔
84が形成されている。図示例では1個のガス流出孔8
4が設けられており、ガス流出孔84の直径は略1.5
mm程度に設定されている。
【0023】これに対して、下段の均一分散板86に
は、多数の分散孔88が面内に均一に分散させて設けら
れている。この場合、分散孔88の直径と分布密度の関
係は、このシャワーヘッド部72から反応形態が反応律
速の成膜用ガスを供給する時も、供給律速の成膜用ガス
を供給する時も、共に処理室20内に面内に亘って均一
にガス流を供給できるような関係に設定する。すなわち
分散孔88の直径が大き過ぎる場合には、分布密度を変
化させても反応律速には対応できるが、供給律速に対応
することができない。また逆に、分散孔88の直径が小
さ過ぎると、この分布密度を大きくしても供給律速には
対応できるが、反応律速には対応することができない。
従って、供給律速と反応律速の双方に対応できるように
するためには、分散孔88の直径とこの分布密度を適切
に選択しなければならない。
【0024】本実施例では、この分散孔88の直径は、
略0.7mm以下であり、しかも分布密度は0.3個/
cm2 以上となるように設定する。例えば直径略30c
m程度の均一分散板86に対しては、分散孔88の直径
が0.65mmの場合には、190個程度の分散孔88
を均一に設ける。図2はこの時の均一分散板86の一部
を示している。このようにすることにより、反応律速の
成膜用ガスを供給するときも、供給律速の成膜用ガスを
供給するときも、共に面内に亘って均一にガスを供給す
ることが可能となる。
【0025】一方、上記シャワーヘッド部72のガス導
入口76には、ガス通路90及び複数の分岐路92を介
して種々の成膜用ガスやクリーニングガス等の使用ガス
源が接続されている。ここでは、使用ガス源として、キ
ャリアガスとしてのArガスを貯留するArガス源9
4、成膜用ガス源としてSiH4 源96、SiH2 Cl
2 源98、WF6 源100、ドープガス源としてPH3
源102、クリーニングガス源としてClF3 源104
等が接続されている。また、各分岐路92には、例えば
マスフローコントローラのごとき流量制御弁106及び
その前後に開閉弁108が介設されている。
【0026】次に、以上のように構成された装置例に基
づいて行なわれる本発明の方法について説明する。図3
は、本発明方法のプロセスを示すフローチャートであ
る。本発明の特徴は、同一の処理室内で異なる種類の成
膜をする場合に前処理としてウエハなしの状態で成膜時
と同じガスを順に流してプリコートを行ない、また、成
膜後にはウエハ存在下でシラン系ガスで表面処理を行な
う点にあり、ここでは図9(A)に示すようにリンドー
プのポリシリコン層10とタングステンシリサイド層1
2を連続的に成膜する場合について説明する。
【0027】まず、処理室20内にウエハWをロードす
る前に前処理ステップを実行する(S1)。この前処理
においては、後工程の成膜時や後処理時において流すガ
スをウエハ不存在下で順次流して、内壁や内部構造物の
表面にプリコートを施し、熱的反射率や輻射率等を実際
の成膜時と同じ状態にして再現性を高めることを目的と
している。まず、処理室20内を所定の真空状態にする
と共に内部を例えば500℃〜800℃に加熱し、この
状態で、リンドープの多結晶シリコン膜を形成する時の
成膜用ガスと同じガス、すなわちArガス、SiH4
ス、PH3 ガスをそれぞれ所定量ずつ流し、リンドープ
の多結晶シリコン膜を内壁や内部構造物の表面にプリコ
ートする。尚、ドーパントガスであるPH3 ガスは、こ
れが熱反射率等に及ぼす影響は非常に少ないことから、
PH3 ガスの供給を省略することもできる。
【0028】次に、内部雰囲気を排気した後に、タング
ステンシリサイド(WSix)膜を形成する時の成膜用
ガスと同じガス、すなわちArガス、WF6 ガス、Si
2Cl2 ガスをそれぞれ所定量ずつ流し、タングステ
ンシリサイド膜を内壁やナイフ構造物の表面にプリコー
トする。各膜のプリコート量は、実際のウエハのそれぞ
れの成膜量よりも多めにして再現性を高めるようにして
おく。
【0029】次に、本実施例では実際の成膜時に後処理
としてシラン系ガスを流して膜表面にシリコンを付着さ
せることから、ここでも内部雰囲気を排除した後に、シ
ラン系ガスとしてSiH4 ガスをArガスと共に所定量
流して熱処理を行ない、上記プリコート面上に少量のシ
リコンを付着させる。尚、このシラン系ガスとしてSi
2 Cl2 ガスを用いてもよい。このようにして、ウエ
ハ不存在下で前処理を行なったならば、次にウエハWを
処理室20内にロードする(S2)。
【0030】まず、ロードロックロック室110内に収
容されている未処理の半導体ウエハWを処理室20にゲ
ートバルブGを介して搬入し、リフタピン28を押し上
げることによりウエハWをリフタピン28側に受け渡
す。そして、リフタピン28を、押し上げ棒32を下げ
ることによって降下させ、ウエハWを載置台26上に載
置すると共に更に押し上げ棒32を下げることによって
ウエハWの周縁部をクランプリング40で押圧してこれ
を固定する。尚、未処理の半導体ウエハWとは、ここで
は図9においてゲート酸化膜6まで他の処理炉で成膜さ
れたものをいう。このように、ウエハのロードが完了し
たならば、次に、実際の成膜ステップを実行する(S
3)。
【0031】まず、リンドープのポリシリコン成膜処理
を行なう。処理室20内を真空排気しつつランプ室48
内の加熱ランプ50を駆動しながら回転させ、熱エネル
ギを放射する。放射された熱線は、透過窓46を透過し
た後、石英製の支持部材30等も透過して載置台26の
裏面を照射してこれを加熱する。この載置台26は、前
述のように1mm程度と非常に薄いことから迅速に加熱
され、従って、この上に載置してあるウエハWを迅速に
所定の温度まで加熱することができる。ウエハWがプロ
セス温度、例えば略700℃に達したならば、SiH4
ガス、PH3 ガスをArガスのキャリアガスに乗せて搬
送してこのガスを処理室20内にシャワーヘッド部72
を介して供給する。ホスフィン及びシランの供給量は、
それぞれ略150sccm及び略400sccm程度で
ある。
【0032】供給された混合ガスは所定の化学反応を生
じ、ウエハWのゲート酸化膜6上に不純物としてP(リ
ン)のドープされたポリシリコン層10(図9参照)が
成膜される。尚、ドーパントとしてはリンの外に、A
s、Sb、B等を用いることができる。この成膜処理
は、所定の膜厚を得るために例えば1分程度行なわれ
る。尚、この時のプロセス圧力は略10Torr程度で
ある。
【0033】このようにして、ポリシリコン層10の成
膜処理が完了したならば、次に、タングステンシリサイ
ドの成膜処理へ移行する。まず、PH3 及びSiH4
供給を停止し、Arガスを流して処理室20からホスフ
ィンをパージすると共に加熱ランプ50の電力を調整し
てウエハWをタングステンシリサイドのプロセス温度、
例えば600℃程度まで僅かな温度だけ降温させる。こ
のArガスパージ期間は、略数分程度である。この時、
ポリシリコンとタングステンシリサイドのプロセス温度
を同一に設定してもよい。
【0034】プロセス温度に達したならば、次に、タン
グステンシリサイド用の成膜用ガスとしてSiH2 Cl
2 とWF6 を、キャリアガスとしてArガスを用いて、
処理室20内へ供給する。SiH2 Cl2 とWF6 の流
量は、それぞれ略200sccmと略10sccm程度
である。処理ガスとしてSiH2 Cl2 (ジクロルシア
ン)に替えてSiH4 ガス等を用いることもでき、ま
た、キャリアガスとしてはArガスに替えてN2 ガスや
Heガスも用いることができる。供給された混合ガス
は、所定の化学反応を生じ、タングステンシリサイド層
12がポリシリコン層上に形成されることになる。この
成膜処理は、所定の膜厚を得るために例えば2分程度行
なわれる。この時のプロセス圧力は、略1Torr程度
である。
【0035】ここで、リンドープ多結晶シリコン層10
の成膜反応は、反応律速であるのに対して、タングステ
ンシリサイド層12の成膜反応は供給律速であるが、本
発明装置においては、シャワーヘッド部72の均一分散
板86の分散孔88の直径、及び分布密度を適切に設け
ていることから、どちらの反応時においても成膜用ガス
は処理室20内に略面内に亘って均一な流量で供給する
ことができ、その結果、両層10、12の膜厚を面内に
亘って均一に成膜することが可能となる。このようにし
て成膜ステップが完了したならば、ウエハWを載置した
状態で後処理ステップを実行する(S4)。
【0036】ここでは内部雰囲気を真空引きした後に、
温度を成膜ステップの時と同じ温度に維持したままシラ
ン系ガス、例えばSiH4 を僅かな時間、例えば60秒
程度流して、成膜の表面にシリコン膜が形成されるか、
或いは形成されない程度に、シリコンを僅かに付着させ
る。これにより、後述するように成膜のストレスを緩和
してこれの相対的な密着性を向上させることが可能とな
ると共に、後工程における熱処理時に、先の成膜が酸素
のアタックを受けることを防止することが可能となる。
【0037】このようにして後処理ステップが終了した
ならば、残留する処理ガスをArガスによりパージしつ
つウエハWの温度を搬送に適した温度、例えば300℃
程度まで降温し、ゲートバルブGを開いて処理済みのウ
エハを搬出し(S5)、搬出が終了したならば未処理の
ウエハを前述したと同様にして搬入する(S6のN
O)。以後同様にして、新しい未処理のウエハWに対し
て成膜ステップ(S3)及び後処理ステップ(S4)が
前述したように連続的に行なわれることになる。このよ
うな連続処理は、例えば1ロット25枚に対して連続的
に行なわれる。
【0038】そして、所定の枚数、例えば25枚のウエ
ハの処理が終了すると、処理室の内壁面や内部構造物の
表面にもある程度の成膜が付着することから、これを除
去する目的でクリーニングステップを実行する(S
7)。まず、クリーニングガスとしてClF3 ガスを供
給し、温度例えば200℃程度でクリーニング処理を数
分間程度行なう。これにより、処理室内に付着した不要
な成膜を除去することができることから、成膜の剥離に
よるパーティクル等の発生を抑制することができる。こ
のクリーニング操作は、成膜量に応じて行なえばよく、
例えば、1枚のウエハの処理毎に行なってもよく、その
回数はスループットとパーティクルの発生量とを勘案し
て行なえばよい。また、クリーニングガスとしては、ポ
リシリコンに対してもタングステンシリサイドに対して
も同様に効果的に除去が可能なClF3 系ガスを用いる
のが好ましいが、これに限定されるものではない。
【0039】このようにして、クリーニングステップが
完了したならば、次にクリーニング後処理ステップを実
行する(S8)。この処理では、前述の成膜ステップの
後処理と同様にシラン系ガスを流すことにより、クリー
ニング時に用いたハロゲンガスの排出を促進させ、次に
行なわれるであろう前処理ステップにおけるプリコート
の付着性を改善する。まず、クリーニングガスの排気を
行なったならば、処理室内を例えば600℃程度まで昇
温し、この中にSiH4 ガスを所定量流しつつ、1分程
度の間、熱処理を行なう。これにより、処理室の壁面や
内部構造物の表面に付着していたハロゲンガスがシラン
ガスにより還元されて、ハロゲンガスの排出が促進され
ることになる。尚、SiH4 に代えて、SiH2 Cl2
ガスを流してもよい。以上のようにして、全体の処理が
完了することになる。
【0040】このように、本発明方法においては、リン
ドープのポリシリコン層10を形成した後に、同一処理
室内で、すなわちウエハWを炉から搬出することなく、
そのまま次のタングステンシリサイド層12の成膜処理
へ移行するようにしたので、ポリシリコン層10上に自
然酸化膜が形成される恐れがほとんどない。従って、低
抵抗化を図ることができ、この電気的特性も大幅に改善
することが可能となる。
【0041】また、ウエハに対して実際に成膜処理を施
す前に、前処理ステップで、連続成膜時及び後処理時に
流すガスを順次流して多層にプリコートを施すようにし
たので、処理室内が熱的に安定化し、成膜時の再現性を
高く維持することが可能となる。更に、各ウエハに対し
て、後処理を施すことにより成膜上にシリコンを付着さ
せたので、成膜のストレスを緩和し、また、後工程の熱
処理時における酸素アタックも阻止することが可能とな
る。
【0042】次に、前処理ステップにおいて、多層のプ
リコートを施した時の効果について説明する。図4は2
ロット50枚のウエハを成膜処理した時の各ウエハのシ
ート抵抗(ゲート電極)を示すグラフであり、1ロット
目の直前と2ロット目の直前に前処理ステップにて多層
のプリコートを施している。これによれば、シート抵抗
の最大値と最小値の差は約5Ω程度であり、従って、ウ
エハ間におけるシート抵抗のばらつきは3%程度であ
り、再現性はかなり良好であることが判明する。
【0043】次に、成膜ステップの直後に、後処理ステ
ップを行なって成膜表面にシリコンを付着させた時の効
果について説明する。図5はシリコンを付着させた時と
付着させない時の酸素に対する拡散の度合いを示すグラ
フである。図中、横軸はウエハの深さ方向を示し、縦軸
は酸素量を間接的に示す。また、酸素アタックは、ウエ
ハを900℃程度に加熱することにより行なった。グラ
フから明らかなように、後処理を行なってシリコンを膜
表面に付着させた場合には、付着させない場合と比較し
てタングステンシリサイド層(WSix)における酸素
量は少なく、酸素拡散が抑制されていることが判明す
る。
【0044】また、図6は上記後処理ステップの他の効
果として成膜ストレスの緩和状態を示すグラフであり、
ここでは横軸にシランガス(SiH4 )或いはジクロル
シラン(SiH2 Cl2 )の流量を、縦軸に成膜のスト
レスをそれぞれとっている。尚、この後処理ステップに
おける成膜条件は、シランガスを流す時はSiH4 /A
r=500/400sccmであり、ジクロルシランガ
スを流す時はSiH2Cl2 /Ar=150/350s
ccmであり、また、プロセス圧力はそれぞれ0.7T
orrである。
【0045】グラフより明らかなように、後処理を行な
わない時には膜のストレスは1.30×1010(後処理
時間=0)程度と高いのに対して、後処理を行なう程、
ストレスが低下して良好であることが判明する。これに
より、多結晶シリコン層とタングステンシリサイド層の
層間の密着性を相対的に高くできることが判る。また、
後処理に用いるガスとしては、シランガスでもジクロル
シランガスでも共に同様な効果を発揮することができ
る。
【0046】次に、クリーニング後処理ステップで、処
理室内壁や内部構造物の表面にシリコンを付着した時の
効果について説明する。図7はクリーニング後処理を行
なった時と行なわない時のウエハ表面のハロゲン量(C
l量)を示すグラフである。このグラフから明らかなよ
うに、SiH4 ガスによるクリーニング後処理を行なっ
た方が、成膜中の残留ハロゲン量を抑制できることが判
明する。このため、クリーニング後処理を行なうことに
よって、タングステンシリサイド層の金属膜がハロゲン
によって悪影響を受けることを抑制することができる。
【0047】また、図8はクリーニング後処理を行なっ
た場合と行なわない場合の次工程における前処理時のプ
リコートの付着状況を示すグラフである。グラフ中の縦
軸は、内部構造物表面に一定厚のプリコート膜が付着す
るまでの時間を示している。グラフから明らかなよう
に、クリーニング後処理を行なった方が、供給律速の場
合も、反応律速の場合も共にプリコート時間が短くて済
み、処理時間の短縮化に寄与できることが判明する。こ
のようにプリコート時間を短くできる理由は、成膜が生
じないインキュベーション時間を、前工程でシランパー
ジを行なったことにより短くできるからである。
【0048】次に、本発明装置のシャワーヘッド部構造
が2層の連続成膜処理において有効である点について説
明する。表1は、上段分散板82と均一分散板86の孔
径や孔数を適宜変更した時の両層の成膜状態を示してい
る。
【0049】
【表1】
【0050】ここでガス噴出面78(直径は316mm
程度)のガス噴出孔80の直径及び個数(分布密度)は
従来と同様ものを用いており、例えば直径は1mmであ
り、個数は直径230mmの範囲のエリア内において4
397個(約10個/cm2)である。尚、ここでは分
散板の直径は略260mmに設定している。また、ガス
を面内に亘って均一的に供給するには、上段分散板より
もその下段の均一分散板の構造が重要であることから、
この構成を主に種々変更している。この表1から明らか
なように、上段分散板82の孔の直径が13mmや3m
mと大きく設定し、且つ設ける数も8個程度と多い場合
であって、均一分散板82の孔の直径が4mm程度と大
きい場合には(比較例1、2)、供給律速のタングステ
ンシリサイド層は、ウエハのエッジ部分のみに成膜され
てしまう。
【0051】また、上段分散板82の孔の直径を1.5
mm程度と小さく設定し、且つ設ける個数も1個とした
場合であって、均一分散板86の孔の直径及び個数を比
較例1、2と同じにした場合には(比較例3)、タング
ステンシリサイド層はウエハの中心部にも成膜された
が、エッジ部と比較してかなり薄い。これに対して、上
段分散板82を、比較例3と同じものを用い、均一分散
板86の孔の直径を0.65mmに設定して188個
(略0.3個/cm2 )形成した場合(実施例1)及び
均一分散板86の孔の直径を0.5mmに設定して72
2個(略1.4個/cm2 )形成した場合には(実施例
2)、タングステンシリサイド層の膜厚の面内均一性は
2%程度になって非常に改善され、好ましいことが判明
する。
【0052】尚、孔の直径の下限は、穴空け工作機械の
性能により規定されてしまい、例えば厚みが10mm程
度の分散板に対しては孔の直径の下限は0.2mm程度
である。また、ここでは、実施例1、2の上段分散板8
2の孔の数は、1個に設定したが、この直径をそれ程大
きくすることなく数個、例えば2〜4個程度設けるよう
にしてもよい。更には、上記実施例においては、被処理
体として半導体ウエハを例にとって説明したが、これに
限定されず、ガラス基板、LCD基板等にも適用し得る
のは勿論である。
【0053】
【発明の効果】以上説明したように、本発明の成膜方法
によれば、次のように優れた作用効果を発揮することが
できる。処理室内で被処理体に連続して成膜するに際し
て、予め処理室内に連続成膜する際のガスを順次流して
多層のプリコートを行なって、内壁や内部構造物の表面
の熱反射率や熱輻射率等を安定化させるようにしたの
で、連続成膜時の再現性を高く維持することができる。
また、被処理体に対して連続成膜を行なった後に、シラ
ン系ガスを流して後処理を行なうようにしたので、成膜
のストレスを緩和して相対的にこの密着性を向上できる
のみならず、後工程にあける熱処理時において成膜に酸
素拡散が生ずることも阻止することができる。また、所
定量の被処理体の成膜処理後に、処理室内をクリーニン
グし、その後に、シラン系ガスを流して熱処理を行なう
クリーニング後処理を行なうようにしたので、内部の残
留ハロゲンガスの排除を促進でき、また、この後に行な
われる前処理時のプリコートの付着を促進することがで
きる。
【図面の簡単な説明】
【図1】本発明方法を実施するために用いる成膜装置を
示す断面図である。
【図2】成膜装置のシャワーヘッド部内の均一分散板を
示す部分平面図である。
【図3】本発明方法のプロセスを示すフローチャートで
ある。
【図4】2ロット25枚のウエハを成膜処理した時の各
ウエハのシート抵抗を示すグラフである。
【図5】シリコンを付着させた時と付着させない時の酸
素に対する拡散の度合いを示すグラフである。
【図6】後処理ステップによる成膜ストレスの緩和状態
を示すグラフである。
【図7】クリーニング後処理を行なった時と行なわない
時のウエハ表面のハロゲン量を示すグラフである。
【図8】クリーニング後処理を行なった場合と行なわな
い場合の次工程における前処理時のプリコートの付着状
況を示すグラフである。
【図9】MOSFETを示す図である。
【符号の説明】
6 ゲート酸化膜 8 ゲート電極 10 多結晶シリコン層 12 タングステンシリサイド層 16 成膜装置 18 処理容器 20 処理室 26 載置台 46 透過窓 50 加熱ランプ 78 ガス噴出面 82 上段分散板 84 ガス流出孔 86 均一分散板 88 分散孔 W 被処理体(半導体ウエハ)
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大久保 和哉 東京都港区赤坂五丁目3番6号 TBS放 送センター東京エレクトロン株式会社内 (72)発明者 高橋 毅 東京都港区赤坂五丁目3番6号 TBS放 送センター東京エレクトロン株式会社内 Fターム(参考) 4K030 AA03 AA04 AA06 AA20 BA20 BA29 BA48 BB03 BB12 CA04 CA12 DA06 4M104 BB01 BB28 CC05 DD45 FF13 HH08

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 処理室内に被処理体を設置しないで、前
    記処理室内に第1の膜、第2の膜、第3の膜を順次連続
    的に成膜する前処理ステップと、 前記処理室内に被処理体を設置し、前記被処理体上に第
    1の膜、第2の膜を順次連続的に成膜する成膜ステップ
    と、 を有することを特徴とする成膜方法。
  2. 【請求項2】 処理室内に被処理体を設置しないで、前
    記処理室内に第1の膜、第2の膜、第3の膜を順次連続
    的に成膜する前処理ステップと、 前記処理室内に被処理体を設置し、前記被処理体上に第
    1の膜、第2の膜、第3の膜を順次連続的に成膜する成
    膜ステップと、 を有することを特徴とする成膜方法。
  3. 【請求項3】 所定の枚数の前記被処理体の処理を終
    了し、クリーニングガスを前記処理室内に供給して、前
    記処理室内の付着物を除去するクリーニングステップを
    行うようにしたことを特徴とする請求項1または2記載
    の成膜方法。
  4. 【請求項4】 前記クリーニングステップを終了後、前
    記処理室内にシラン系ガスを供給して前記処理室内のハ
    ロゲンガスを除去する後処理ステップを行うようにした
    ことを特徴とする請求項3記載の成膜方法。
  5. 【請求項5】 前記第1の膜の形成は、シラン系ガスと
    ドーパントガスとを含むガスの存在下にて行われること
    を特徴とする請求項1乃至4のいずれかに記載の成膜方
    法。
  6. 【請求項6】 前記第2の膜の形成は、WF6 ガスとシ
    ラン系ガスとを含むガスの存在下にて行われることを特
    徴とする請求項1乃至5のいずれかに記載の成膜方法。
  7. 【請求項7】 前記第3の膜の形成は、シラン系ガスを
    含むガスの存在下にて行われることを特徴とする請求項
    1乃至6のいずれかに記載の成膜方法。
  8. 【請求項8】 前記第3の膜は、前記第2の膜を成膜し
    た後に成膜されることを特徴とする請求項1乃至7のい
    ずれかに記載の成膜方法。
  9. 【請求項9】 前記第3の膜は、シラン系ガスを流して
    前記第2の膜上にシリコンを付着させた膜であることを
    特徴とする請求項1乃至8のいずれかに記載の成膜方
    法。
  10. 【請求項10】 前記シラン系ガスは、SiH4 、Si
    2 Cl2 の内の少なくともいずれか一方であることを
    特徴とする請求項5乃至9のいずれかに記載の成膜方
    法。
  11. 【請求項11】 前記第1の膜は多結晶シリコンからな
    り、前記第2の膜はタングステンシリサイド層であるこ
    とを特徴とする請求項1乃至10のいずれかに記載の成
    膜方法。
  12. 【請求項12】 前記第1の膜はP、As、Sb、Bの
    内の1つを含む不純物がドープされていることを特徴と
    する請求項1乃至11のいずれかに記載の成膜方法。
  13. 【請求項13】 同一処理室内において被処理体の表面
    に種類の異なる少なくとも2種類の成膜を連続的に形成
    するに際して、前記処理室内に前記被処理体を設置しな
    い状態において前記成膜を行なうための異なる成膜用ガ
    スを順次流して前記処理室内にプリコートを施す前処理
    ステップと、この前処理に続いて前記処理室内に前記被
    処理体を設置した状態で前記異なる成膜用ガスを順次流
    して種類の異なる成膜を順次連続的に行なう成膜ステッ
    プと、この成膜ステップに続いてシラン系ガスを流して
    前記被処理体にシリコンを付着させる後処理ステップと
    を有することを特徴とする成膜方法。
  14. 【請求項14】 前記成膜ステップと前記後処理ステッ
    プとを異なる被処理体に対して連続的に行なうことを特
    徴とする請求項13記載の成膜方法。
  15. 【請求項15】 前記後処理ステップに続いて、前記被
    処理体を搬出した後に前記処理室内にクリーニングガス
    を流してクリーニング処理を行なうクリーニングステッ
    プと、このクリーニングステップに続いて前記処理室内
    にシラン系ガスを流して熱処理を行なうクリーニング後
    処理ステップとを有することを特徴とする請求項13ま
    たは14記載の成膜方法。
  16. 【請求項16】 前記異なる種類の成膜は、不純物がド
    ープされた多結晶シリコン層と、タングステンシリサイ
    ド層であることを特徴とする請求項13乃至15のいず
    れかに記載の成膜方法。
JP2002026492A 2002-02-04 2002-02-04 成膜方法 Pending JP2002289557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002026492A JP2002289557A (ja) 2002-02-04 2002-02-04 成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002026492A JP2002289557A (ja) 2002-02-04 2002-02-04 成膜方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP06545397A Division JP3341619B2 (ja) 1997-03-04 1997-03-04 成膜装置

Publications (1)

Publication Number Publication Date
JP2002289557A true JP2002289557A (ja) 2002-10-04

Family

ID=19192355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002026492A Pending JP2002289557A (ja) 2002-02-04 2002-02-04 成膜方法

Country Status (1)

Country Link
JP (1) JP2002289557A (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100735520B1 (ko) 2005-09-23 2007-07-04 삼성전자주식회사 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
WO2007074678A1 (ja) * 2005-12-27 2007-07-05 Tokyo Electron Limited 成膜装置、成膜方法、プリコート層、および、プリコート層の形成方法
US7514374B2 (en) 2005-06-29 2009-04-07 Oerlikon Trading Ag, Trubbach Method for manufacturing flat substrates
WO2010087385A1 (ja) * 2009-01-29 2010-08-05 東京エレクトロン株式会社 成膜装置およびガス吐出部材
WO2011013810A1 (ja) * 2009-07-31 2011-02-03 株式会社 アルバック 半導体装置の製造方法及び半導体装置の製造装置
JP2012251212A (ja) * 2011-06-03 2012-12-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2013007121A (ja) * 2005-12-27 2013-01-10 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2016222954A (ja) * 2015-05-28 2016-12-28 東京エレクトロン株式会社 金属膜の成膜方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7514374B2 (en) 2005-06-29 2009-04-07 Oerlikon Trading Ag, Trubbach Method for manufacturing flat substrates
US7897966B2 (en) 2005-06-29 2011-03-01 Oerlikon Solar Ag, Trubbach Method for manufacturing flat substrates
KR100735520B1 (ko) 2005-09-23 2007-07-04 삼성전자주식회사 텅스텐 실리사이드막 형성 방법 및 이를 이용한 반도체소자의 제조 방법
WO2007074678A1 (ja) * 2005-12-27 2007-07-05 Tokyo Electron Limited 成膜装置、成膜方法、プリコート層、および、プリコート層の形成方法
JP2007201406A (ja) * 2005-12-27 2007-08-09 Tokyo Electron Ltd 成膜装置、成膜方法、プリコート層及びその形成方法
JP2013007121A (ja) * 2005-12-27 2013-01-10 Tokyo Electron Ltd 成膜装置及び成膜方法
WO2010087385A1 (ja) * 2009-01-29 2010-08-05 東京エレクトロン株式会社 成膜装置およびガス吐出部材
WO2011013810A1 (ja) * 2009-07-31 2011-02-03 株式会社 アルバック 半導体装置の製造方法及び半導体装置の製造装置
JP5389924B2 (ja) * 2009-07-31 2014-01-15 株式会社アルバック 半導体装置の製造方法及び半導体装置の製造装置
JP2012251212A (ja) * 2011-06-03 2012-12-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法および基板処理装置
JP2016222954A (ja) * 2015-05-28 2016-12-28 東京エレクトロン株式会社 金属膜の成膜方法

Similar Documents

Publication Publication Date Title
JP3341619B2 (ja) 成膜装置
US9412582B2 (en) Reaction tube, substrate processing apparatus, and method of manufacturing semiconductor device
JP3386651B2 (ja) 半導体装置の製造方法および半導体製造装置
US10546761B2 (en) Substrate processing apparatus
TWI549214B (zh) A substrate processing apparatus, and a method of manufacturing the semiconductor device
US9508546B2 (en) Method of manufacturing semiconductor device
US7514120B2 (en) Precoat film forming method
KR101882774B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US20120220116A1 (en) Dry Chemical Cleaning For Semiconductor Processing
JPWO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
US20110151660A1 (en) Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus
US8084088B2 (en) Method of improving the wafer-to-wafer thickness uniformity of silicon nitride layers
KR100885834B1 (ko) 질화티타늄막의 성막
JP2004235456A (ja) 成膜装置、成膜方法および半導体装置の製造方法
KR101061633B1 (ko) 금속막 성막 방법 및 컴퓨터 판독 가능한 기록 매체
JP2002289557A (ja) 成膜方法
JPH1112738A (ja) Cvd成膜方法
JPH10321556A (ja) 成膜方法
US20200140999A1 (en) Process chamber component cleaning method
JPH0917705A (ja) 連続熱処理方法
US20030175426A1 (en) Heat treatment apparatus and method for processing substrates
JP2000294535A (ja) 気相加工方法及びその装置
JP2001035797A (ja) 基板処理装置
JP2010080737A (ja) 半導体装置の製造方法及び基板処理装置
US20100203243A1 (en) Method for forming a polysilicon film

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060214

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060414

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060516

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061026

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070126