KR20120098440A - 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체 - Google Patents

질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체 Download PDF

Info

Publication number
KR20120098440A
KR20120098440A KR1020120017367A KR20120017367A KR20120098440A KR 20120098440 A KR20120098440 A KR 20120098440A KR 1020120017367 A KR1020120017367 A KR 1020120017367A KR 20120017367 A KR20120017367 A KR 20120017367A KR 20120098440 A KR20120098440 A KR 20120098440A
Authority
KR
South Korea
Prior art keywords
titanium
titanium nitride
nitride film
film
raw material
Prior art date
Application number
KR1020120017367A
Other languages
English (en)
Other versions
KR101528289B1 (ko
Inventor
유이치로 모로즈미
싱고 히시야
카츠시게 하라다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120098440A publication Critical patent/KR20120098440A/ko
Application granted granted Critical
Publication of KR101528289B1 publication Critical patent/KR101528289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Composite Materials (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(과제) 하지(base)막의 에칭을 방지할 수 있는 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체를 제공한다.
(해결 수단) 질화 티탄막의 형성 방법으로서는, 우선, 반도체 웨이퍼(W)를 수용한 반응관(2) 내를, 승온용(昇溫用) 히터(7)에 의해 200℃?350℃로 가열한다. 이어서, 반응관(2) 내에 티탄 원료를 포함하는 성막용 가스를 공급하여 반도체 웨이퍼(W)에 질화 티탄막을 형성한다. 이 티탄 원료에는, 염소 원자를 포함하지 않고 티탄을 포함하는 메틸사이클로펜타디에닐트리스(디메틸아미노)티타늄을 이용한다.

Description

질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체{METHOD OF FORMING TITANIUM NITRIDE FILM, APPARATUS FOR FORMING TITANIUM NITRIDE FILM, AND STORAGE MEDIUM STORING PROGRAM}
본 발명은, 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 배리어막이나 전극 등의 재료로서, 질화 티탄막(TiN막)이 이용되고 있다. 이러한 질화 티탄막은, 예를 들면, 성막 가스로서 4염화 티탄(TiCl4)과 암모니아(NH3)를 이용한, CVD(Chemical Vapor Deposition)법이나 ALD(Atomic Layer Deposition)법에 의해 형성되어 있다(예를 들면, 특허문헌 1).
일본공개특허공보 2006-93653호
그런데, 성막 가스로서 4염화 티탄을 이용하여 질화 티탄막을 형성하면, 성막 중에 발생하는 염소 라디칼이 하지(base)막을 에칭해 버린다는 문제가 있다. 예를 들면, DRAM의 커패시터 모듈의 상부 전극으로서 질화 티탄막을 형성하는 경우, 상부 전극의 하지막인 high-k막(예를 들면, ZrO막, HfO막)을 에칭해 버려, 커패시터 절연막의 전기적인 성능이 열화되어 버린다는 문제가 있다.
또한, 성막 가스로서 4염화 티탄을 이용하고 있기 때문에, 부생성물로서의 염화 암모늄이 생성된다. 이 염화 암모늄이 장치의 내부에 부착되면, 프로세스 성능(파티클 성능) 및 장치의 메인터넌스 사이클을 현저하게 저하시켜 버린다는 문제가 있다.
본 발명은, 상기 문제를 감안하여 이루어진 것으로, 하지막의 에칭을 방지할 수 있는 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체를 제공하는 것을 목적으로 한다.
또한, 본 발명은, 부생성물로서의 염화 암모늄이 생성되는 것을 방지할 수 있는 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 제1 관점에 따른 질화 티탄막의 형성 방법은,
피(被)처리체를 수용한 반응실 내를 소정의 온도로 가열한 후, 당해 반응실 내에 티탄 원료를 포함하는 성막용 가스를 공급하여 피처리체에 질화 티탄막을 형성하는 질화 티탄 형성 공정을 구비하고,
상기 질화 티탄 형성 공정에서는, 상기 티탄 원료에, 염소 원자를 포함하지 않고 티탄을 포함하는 원료, 또는 1개의 염소 원자와 티탄을 포함하는 원료를 이용하는 것을 특징으로 한다.
상기 질화 티탄 형성 공정에서는, 예를 들면, 상기 티탄 원료에, 메틸사이클로펜타디에닐트리스(디메틸아미노)티타늄, 에틸사이클로펜타디에닐트리스(디메틸아미노)티타늄, 사이클로펜타디에닐트리스(디메틸아미노)티타늄, 또는 클로로트리스(N-에틸메틸아미노)티타늄을 이용한다.
상기 질화 티탄 형성 공정에서는,
피처리체가 수용된 반응실 내에 상기 티탄 원료를 공급하여, 상기 피처리체에 티탄을 포함하는 티탄 함유 물질을 흡착시키는 흡착 스텝과,
상기 흡착 스텝에서 흡착된 티탄 함유 물질에 질화 가스를 공급하여 상기 티탄 함유 물질을 질화시킴으로써, 상기 피처리체에 질화 티탄막을 형성하는 막 형성 스텝을 구비하고,
상기 흡착 스텝과 상기 막 형성 스텝으로 이루어지는 사이클을 복수회 반복하는 것이 바람직하다.
상기 질화 티탄 형성 공정에서는, 상기 복수회 반복하는 사이클의 첫 회에서 소정 횟수까지의 초기의 사이클을 실행하는 제1 단계와, 그 이후의 사이클을 실행하는 제2 단계를 갖고,
상기 제1 단계는, 상기 성막용 가스에 메틸사이클로펜타디에닐트리스(디메틸아미노)티타늄과 암모니아를 이용하고,
상기 제2 단계는, 성막용 가스로서 염소 원자와 티탄을 포함하는 원료와 암모니아를 이용해도 좋다.
상기 제1 단계 및/또는 상기 제2 단계는, 예를 들면, 상기 암모니아를 플라즈마로 활성화시킨다.
상기 제1 단계는, 예를 들면, 상기 반응실 내의 온도를 200℃?350℃로 설정하고, 상기 제2 단계는, 예를 들면, 상기 반응실 내의 온도를 350℃ 이상으로 설정한다.
상기 질화 티탄 형성 공정에서는, 예를 들면, 반응실 내의 온도를 200℃?350℃로 설정한다.
본 발명의 제2 관점에 따른 질화 티탄막의 형성 장치는,
피처리체를 수용하는 반응실과,
상기 반응실 내를 소정의 온도로 가열하는 가열 수단과,
상기 반응실 내에 티탄 원료를 포함하는 성막용 가스를 공급하는 성막용 가스 공급 수단과,
장치의 각부를 제어하는 제어 수단을 구비하고,
상기 제어 수단은,
상기 가열 수단을 제어하여 상기 피처리체를 수용한 반응실 내를 소정의 온도로 가열한 후, 상기 성막용 가스 공급 수단을 제어하여 당해 반응실 내에 티탄 원료를 포함하는 성막용 가스를 공급해 피처리체에 질화 티탄막을 형성하고,
상기 티탄 원료는, 염소 원자를 포함하지 않고 티탄을 포함하는 원료, 또는 1개의 염소 원자와 티탄을 포함하는 원료인 것을 특징으로 한다.
본 발명의 제3 관점에 따른 프로그램을 기록한 기록 매체는,
피처리체를 수용하는 반응실과, 당해 반응실 내에 성막용 가스를 공급하는 기능을 구비하는 질화 티탄막의 형성 장치를 제어하는 컴퓨터를 제어하는 프로그램을 기록한 기록 매체로서,
상기 컴퓨터에,
피처리체를 수용한 반응실 내를 소정의 온도로 가열한 후, 당해 반응실 내에 염소 원자를 포함하지 않고 티탄을 포함하는 티탄 원료, 또는 1개의 염소 원자와 티탄을 포함하는 원료를 갖는 성막용 가스를 공급하여 피처리체에 질화 티탄막을 형성하는 순서를 실행시키는 것을 특징으로 한다.
본 발명에 의하면, 질화 티탄막의 형성에 있어서, 하지막의 에칭을 방지할 수 있다. 또한, 질화 티탄막의 형성에 있어서, 부생성물로서의 염화 암모늄이 생성되는 것을 방지할 수 있다.
도 1은 본 발명의 실시 형태의 처리 장치를 나타내는 도면이다.
도 2는 도 1의 처리 장치의 단면 구성을 나타내는 도면이다.
도 3은 도 1의 제어부의 구성을 나타내는 도면이다.
도 4는 질화 티탄막의 형성 방법의 일 예를 설명하는 도면이다.
(발명을 실시하기 위한 형태)
이하, 본 발명의 실시 형태에 따른 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체에 대해서 설명한다. 본 실시 형태에서는, ALD법을 이용하여 질화 티탄막을 형성하는 경우를 예로 설명한다. 또한, 본 실시 형태에서는, 본 발명의 질화 티탄막의 형성 장치로서, 배치식(batch type)의 세로형 처리 장치를 이용한 경우를 예로 설명한다. 도 1에 본 실시 형태의 처리 장치의 구성을 나타낸다. 또한, 도 2에 본 실시 형태의 처리 장치의 단면 구성을 나타낸다.
도 1에 나타내는 바와 같이, 처리 장치(1)는, 긴 쪽 방향이 수직 방향으로 향해진, 천정이 있고 대략 원통 형상의 반응관(2)을 구비하고 있다. 반응관(2)은, 내(耐)열 및 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성되어 있다.
반응관(2)의 한쪽 측에는, 반응관(2) 내의 가스를 배기하기 위한 배기부(3)가 배치되어 있다. 배기부(3)는, 반응관(2)을 따라서 상방으로 연장되도록 형성되며, 도시하지 않은 반응관(2)의 측벽에 설치된 개구를 통하여, 반응관(2)과 연통(communication)된다. 배기부(3)의 상단(上端)은, 반응관(2)의 상부에 배치된 배기구(4)에 접속되어 있다. 이 배기구(4)에는 도시하지 않은 배기관이 접속되며, 배기관에는 도시하지 않은 밸브나 후술하는 진공 펌프(127) 등의 압력 조정 기구가 설치되어 있다. 이 압력 조정 기구에 의해, 반응관(2) 내의 가스가, 개구, 배기부(3), 배기구(4)를 통하여 배기관에 배기되어, 반응관(2) 내가 원하는 압력(진공도)으로 제어된다.
반응관(2)의 하방에는, 덮개체(5)가 배치되어 있다. 덮개체(5)는, 내열 및 내부식성이 우수한 재료, 예를 들면, 석영에 의해 형성되어 있다. 또한, 덮개체(5)는, 후술하는 보트 엘리베이터(128)에 의해 상하 이동이 가능하게 구성되어 있다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(5)가 상승하면 반응관(2)의 하방측(로구(爐口) 부분)이 폐쇄되고, 보트 엘리베이터(128)에 의해 덮개체(5)가 하강하면 반응관(2)의 하방측(로구 부분)이 개구된다.
덮개체(5)의 위에는, 웨이퍼 보트(6)가 올려놓여져 있다. 웨이퍼 보트(6)는, 예를 들면, 석영에 의해 형성되어 있다. 웨이퍼 보트(6)는, 반도체 웨이퍼(W)가 수직 방향으로 소정의 간격을 두고 복수매 수용 가능하게 구성되어 있다. 또한, 덮개체(5)의 상부에, 반응관(2)의 로구 부분으로부터 반응관(2) 내의 온도가 저하되는 것을 방지하는 보온통이나, 반도체 웨이퍼(W)를 수용하는 웨이퍼 보트(6)을 회전 가능하게 올려놓는 회전 테이블을 설치하고, 이들 위에 웨이퍼 보트(6)를 올려놓아도 좋다. 이들의 경우, 웨이퍼 보트(6)에 수용된 반도체 웨이퍼(W)를 균일한 온도로 제어하기 쉬워진다.
반응관(2)의 주위에는, 반응관(2)을 둘러싸도록, 온도 조정 기구, 예를 들면, 저항 발열체로 이루어지는 승온용(昇溫用) 히터(7)가 설치되어 있다. 이 승온용 히터(7)에 의해 반응관(2)의 내부가 소정의 온도로 설정되고, 이 결과, 반응관(2)의 내부에 수용된 반도체 웨이퍼(W)가 소정의 온도가 된다.
반응관(2)의 하단 근방의 측면에는, 반응관(2) 내에 처리 가스를 공급하는 처리 가스 공급관(8, 9)이 삽입 통과되어 있다. 본 실시 형태에서는, 반도체 웨이퍼(W)에 질화 티탄막을 형성하는 점에서, 성막용 가스로서의 티탄 원료, 질화 가스 외에, 희석 가스 등이 있다.
티탄 원료는, 반도체 웨이퍼(W)에 티탄 함유 물질을 흡착시키는 것이다. 티탄 원료에는, 염소 원자(Cl)를 포함하지 않고 티탄을 포함하는 원료, 또는 1개의 염소 원자와 티탄을 포함하는 원료가 이용되며, 본 예에서는, TIMCTA(메틸사이클로펜타디에닐트리스(디메틸아미노))티타늄이 이용되고 있다. TIMCTA는, 실온에서 고체이지만, 예를 들면, 앰플 내에 넣고, 90℃ 정도로 액화한다. 티탄 원료에 이 가스를 이용하는 이유로서는, 증기압이 비교적 높고, 대유량의 가스를 공급할 수 있으며, 특히 100매?150매의 300㎜용 기판의 처리 장치에 적절한 것, 또한 열분해 온도가 높고, 안정되어 있는 것 등이 있다. 티탄 원료는, 후술하는 흡착 스텝에서 이용된다.
질화 가스는, 흡착된 티탄 함유 물질을 질화하는 가스이며, 본 예에서는, 암모니아(NH3)가 이용되고 있다. 질화 가스는, 후술하는 질화 스텝에서 이용된다. 희석 가스는, 처리 가스를 희석하는 가스이며, 본 예에서는, 질소(N2)가 이용되고 있다.
이들 처리 가스 중, 질화 가스가 처리 가스 공급관(8)을 통하여 반응관(2) 내에 공급된다. 이 처리 가스 공급관(8)은, 후술하는 플라즈마 발생부(10)에 삽입 통과되어 있다. 이 때문에, 처리 가스 공급관(8)으로부터 공급된 질화 가스는, 플라즈마 여기(활성화)된다. 티탄 원료와 희석 가스는, 처리 가스 공급관(9)을 통하여 반응관(2) 내에 공급된다. 또한, 퍼지 가스(예를 들면, 질소(N2))도 처리 가스 공급관(9)을 통하여 반응관(2) 내에 공급된다. 또한, 퍼지 가스는, 별도 퍼지 가스 공급관을 통하여 반응관(2) 내에 공급해도 좋다. 처리 가스 공급관(9)은, 도 2에 나타내는 바와 같이, 반응관(2)의 내벽에 배치되어 있다. 이 때문에, 처리 가스 공급관(9)으로부터 공급된 티탄 원료 및 퍼지 가스는, 플라즈마 여기(활성화)되지 않는다. 처리 가스 공급관(9)으로서는, 예를 들면, 분산 인젝터가 이용된다.
각 처리 가스 공급관(8, 9)에는, 수직 방향의 소정 간격마다 공급공이 설치되어 있으며, 공급공으로부터 반응관(2) 내에 처리 가스가 공급된다. 이 때문에, 도 1에 화살표로 나타내는 바와 같이, 처리 가스가 수직 방향의 복수 개소로부터 반응관(2) 내에 공급된다. 또한, 각 처리 가스 공급관(8, 9)은, 후술하는 매스 플로우 컨트롤러(MFC)(125)를 통하여, 도시하지 않은 처리 가스 공급원에 접속되어 있다. 또한, 도 1에서는, 후술하는 플라즈마 처리를 행하는 처리 가스를 공급하는 처리 가스 공급관(8)(본 실시 형태에서는, 질화 가스를 공급하는 처리 가스 공급관)만을 도시하고 있다. 또한, 도 2에서는, 질화 가스를 공급하는 처리 가스 공급관(8)과, 후술하는 플라즈마 처리를 행하지 않는 처리 가스를 공급하는 처리 가스 공급관(9)(본 실시 형태에서는, 소스(source) 가스나 퍼지 가스를 공급하는 처리 가스 공급관)을 도시하고 있다.
반응관(2)의 다른 한쪽 측, 즉, 배기부(3)가 배치되어 있는 반응관(2)의 한쪽 측의 반대측에는, 플라즈마 발생부(10)가 설치되어 있다. 플라즈마 발생부(10)는, 한 쌍의 전극(11) 등을 구비하고 있다. 한 쌍의 전극(11) 간에는, 처리 가스 공급관(8)이 삽입 통과되어 있다. 한 쌍의 전극(11)은, 도시하지 않은 고주파 전원, 정합기 등에 접속되어 있다. 그리고, 한 쌍의 전극(11) 간에 고주파 전원으로부터 정합기를 통하여 고주파 전력을 인가함으로써, 한 쌍의 전극(11) 간에 공급된 처리 가스를 플라즈마 여기(활성화)시키고, 예를 들면, 암모니아 라디칼(NH3 *)을 생성한다. 이와 같이 생성된 암모니아 라디칼 등이 플라즈마 발생부(10)로부터 반응관(2) 내에 공급된다.
또한, 반응관(2) 내에는, 반응관(2) 내의 온도를 측정하는, 예를 들면, 열전대(熱電對)로 이루어지는 온도 센서(122) 및 반응관(2) 내의 압력을 측정하는 압력계(123)가 복수개 배치되어 있다.
또한, 처리 장치(1)는, 장치 각부의 제어를 행하는 제어부(100)를 구비하고 있다. 도 3에 제어부(100)의 구성을 나타낸다. 도 3에 나타내는 바와 같이, 제어부(100)에는, 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128), 플라즈마 제어부(129) 등이 접속되어 있다.
조작 패널(121)은, 표시 화면과 조작 버튼을 구비하여, 오퍼레이터의 조작 지시를 제어부(100)에 전하고, 또한 제어부(100)로부터의 여러 가지 정보를 표시 화면에 표시한다.
온도 센서(122)는, 반응관(2) 내 및 배기관 내 등의 각부의 온도를 측정하고, 그의 측정값을 제어부(100)에 통지한다.
압력계(123)는, 반응관(2) 내 및 배기관 내 등의 각부의 압력을 측정하고, 그의 측정값을 제어부(100)에 통지한다.
히터 컨트롤러(124)는, 승온용 히터(7)를 개별적으로 제어하기 위한 것으로, 제어부(100)로부터의 지시에 응답하고, 승온용 히터(7)에 통전하여 이들을 가열하고, 또한 승온용 히터(7)의 소비 전력을 개별적으로 측정하여, 제어부(100)에 통지한다.
MFC(125)는, 처리 가스 공급관(8, 9) 등의 각 배관에 배치되며, 각 배관을 흐르는 가스의 유량을 제어부(100)로부터 지시받은 양으로 제어함과 함께, 실제로 흐른 가스의 유량을 측정하여, 제어부(100)에 통지한다.
밸브 제어부(126)는, 각 배관에 배치되며, 각 배관에 배치된 밸브의 개도를 제어부(100)로부터 지시 받은 값으로 제어한다.
진공 펌프(127)는, 배기관에 접속되어, 반응관(2) 내의 가스를 배기한다.
보트 엘리베이터(128)는, 덮개체(5)를 상승시킴으로써 웨이퍼 보트(6)(반도체 웨이퍼(W))를 반응관(2) 내에 로드(load)하고, 덮개체(5)를 하강시킴으로써 웨이퍼 보트(6)(반도체 웨이퍼(W))를 반응관(2) 내로부터 언로드(unload)한다.
플라즈마 제어부(129)는, 플라즈마 발생부(10)를 제어하기 위한 것으로, 제어부(100)로부터의 지시에 응답하여 플라즈마 발생부(10)를 제어하고, 플라즈마 발생부(10) 내에 공급된, 예를 들면, 암모니아를 활성화하여, 암모니아 라디칼(NH3 *) 등을 생성시킨다.
제어부(100)는, 레시피 기억부(111)와, ROM(112)과, RAM(113)과, I/O 포트(114)와, CPU(Central Processing Unit; 115)와, 이들을 상호 접속하는 버스(116)로 구성되어 있다.
레시피 기억부(111)에는, 세트업용 레시피와 복수의 프로세스용 레시피가 기억되어 있다. 처리 장치(1)의 제조 당초는, 세트업용 레시피만이 격납된다. 세트업용 레시피는, 각 처리 장치에 따른 열 모델 등을 생성할 때에 실행되는 것이다. 프로세스용 레시피는, 유저가 실제로 행하는 열처리(프로세스)마다 준비되는 레시피이며, 반응관(2)으로의 반도체 웨이퍼(W)의 로드로부터, 처리가 끝난 반도체 웨이퍼(W)를 언로드할 때까지의, 각부의 온도의 변화, 반응관(2) 내의 압력 변화, 처리 가스의 공급의 개시 및 정지의 타이밍과 공급량 등을 규정한다.
ROM(112)은, EEPROM, 플래시 메모리, 하드 디스크 등으로 구성되며, CPU(115)의 동작 프로그램 등을 기억하는 기록 매체이다.
RAM(113)은, CPU(115)의 워크 에어리어 등으로서 기능한다.
I/O 포트(114)는, 조작 패널(121), 온도 센서(122), 압력계(123), 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127), 보트 엘리베이터(128), 플라즈마 제어부(129) 등에 접속되며, 데이터나 신호의 입출력을 제어한다.
CPU(115)는, 제어부(100)의 중추를 구성하고, ROM(112)에 기억된 제어 프로그램을 실행한다. 또한, CPU(115)는, 조작 패널(121)로부터의 지시에 따라, 레시피 기억부(111)에 기억되어 있는 레시피(프로세스용 레시피)를 따라서, 처리 장치(1)의 동작을 제어한다. 즉, CPU(115)는, 온도 센서(122), 압력계(123), MFC(125) 등에 반응관(2) 내 및 배기관 내 등의 각부의 온도, 압력, 유량 등을 측정시키고, 이 측정 데이터에 기초하여, 히터 컨트롤러(124), MFC(125), 밸브 제어부(126), 진공 펌프(127) 등에 제어 신호 등을 출력하여, 상기 각 부가 프로세스용 레시피에 따르도록 제어한다.
버스(116)는, 각 부의 사이에서 정보를 전달한다.
다음으로, 이상과 같이 구성된 처리 장치(1)를 이용한 질화 티탄막의 형성 방법에 대해서, 도 4에 나타내는 레시피(타임 시퀀스)를 참조하여 설명한다.
본 실시 형태에서는, 도 4에 나타내는 바와 같이, 반도체 웨이퍼(W)의 표면에, 티탄(Ti)을 포함하는 티탄 함유 물질(이하, 「티탄」 또는 「Ti」라고 함)을 흡착시키는 흡착 스텝과, 흡착된 Ti를 질화하는 질화 스텝을 구비하고 있으며, 이들 스텝이 ALD법의 1사이클을 나타내고 있다. 또한, 도 4에 나타내는 바와 같이, 본 실시 형태에서는, 티탄 원료로서 TIMCTA, 질화 가스로서 암모니아(NH3), 희석 가스로서 질소(N2)를 이용하고 있다. 이 도 4의 레시피에 나타내는 사이클을 복수회, 예를 들면, 100사이클 실행함(반복함)으로써, 반도체 웨이퍼(W) 상에 원하는 질화 티탄막이 형성된다.
또한, 이하의 설명에 있어서, 처리 장치(1)를 구성하는 각부의 동작은, 제어부(100)(CPU(115))에 의해 제어되어 있다. 또한, 각 처리에 있어서의 반응관(2) 내의 온도, 압력, 가스의 유량 등은, 전술하는 바와 같이, 제어부(100)(CPU(115))가 히터 컨트롤러(124)(승온용 히터(7)), MFC(125)(처리 가스 공급관(8, 9)), 밸브 제어부(126), 진공 펌프(127), 플라즈마 제어부(129)(플라즈마 발생부(10)) 등을 제어함으로써, 도 4에 나타내는 레시피에 따른 조건으로 설정된다.
우선, 피처리체로서의 반도체 웨이퍼(W)를 반응관(2) 내에 수용(로드)하는 로드 스텝을 실행한다. 구체적으로는, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 로드 온도로 유지하고, 반응관(2) 내에 소정량의 질소를 공급한다. 또한, 반도체 웨이퍼(W)를 수용한 웨이퍼 보트(6)를 덮개체(5) 상에 올려놓는다. 그리고, 보트 엘리베이터(128)에 의해 덮개체(5)를 상승시켜, 반도체 웨이퍼(W)(웨이퍼 보트(6))를 반응관(2) 내에 로드한다(로드 공정).
다음으로, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 온도, 예를 들면, 도 4(a)에 나타내는 바와 같이, 250℃로 설정한다. 또한, 처리 가스 공급관(9)으로부터 반응관(2) 내에 소정량의 질소를 공급함과 함께 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 4(b)에 나타내는 바와 같이, 40㎩(0.3Torr)로 설정한다. 그리고, 반응관(2) 내가 이 온도 및 압력으로 유지되도록 안정화시킨다(안정화 공정).
반응관(2) 내가 이 온도 및 압력으로 유지되도록 안정화되면, 반도체 웨이퍼(W)의 표면에 Ti를 흡착시키는 흡착 스텝을 실행한다. 흡착 스텝은, 반도체 웨이퍼(W)에 티탄 원료를 공급하고, 그의 표면에 Ti를 흡착시키는 공정이다. 본 실시 형태에서는, 반도체 웨이퍼(W)에 TIMCTA를 공급함으로써 반도체 웨이퍼(W)에 Ti를 흡착시키고 있다.
흡착 스텝에서는, 우선, 처리 가스 공급관(9)으로부터 TIMCTA를 소정량, 예를 들면, 도 4(d)에 나타내는 바와 같이, 0.4sccm과, 도 4(c)에 나타내는 바와 같이, 소정량의 질소를 반응관(2) 내에 공급한다(플로우 공정).
여기에서, 반응관(2) 내의 온도는, 200℃?350℃로 하는 것이 바람직하다. 반응관(2) 내의 온도가 200℃보다 낮아지면, TIMCTA가 충분히 가열(활성화)되지 않고, 반도체 웨이퍼(W)의 표면에 Ti를 흡착시키는 것이 곤란해질 우려가 있기 때문이다. 또한, 반응관(2) 내의 온도가 350℃보다 높아지면, 형성되는 질화 티탄막의 막질이나 막두께 균일성 등이 악화되어 버릴 우려가 발생하기 때문이다. 단, 반응관(2) 내의 온도를 350℃보다 높게 함으로써, 질화 티탄막의 성막 속도가 향상되는 점에서, 질화 티탄막의 생산성을 향상시키는 것을 중시하는 경우에는, 반응관(2) 내의 온도를 350℃보다 높게 하는 것이 바람직하다.
또한, 질화 티탄막의 형성 방법에 있어서는, 성막 시퀀스상, 반응관(2) 내의 온도를 변화시키지 않는 것이 바람직하다. 이 때문에, 본 실시 형태에서는, 후술하는 바와 같이, 질화 스텝에 있어서도 반응관(2) 내의 온도를 변화시키지 않고, 250℃로 설정하고 있다.
TIMCTA의 공급량은, 0.01sccm?1sccm으로 하는 것이 바람직하다. 0.01sccm보다 적으면 반도체 웨이퍼(W)의 표면에 충분한 TIMCTA가 공급되지 않을 우려가 발생하고, 1sccm보다 많으면 반응에 기여하지 않는 TIMCTA가 많아져 버릴 우려가 발생하기 때문이다. TIMCTA의 공급량은, 0.05sccm?0.8sccm으로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 반도체 웨이퍼(W)의 표면과 TIMCTA와의 반응이 더욱 촉진되기 때문이다.
반응관(2) 내의 압력은, 13.3㎩(0.1Torr)?13.3㎪(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 반도체 웨이퍼(W)의 표면과 TIMCTA와의 반응이 더욱 촉진될 수 있기 때문이다.
반응관(2) 내에 TIMCTA가 공급되면, 공급된 TIMCTA가 가열(활성화)되어 반도체 웨이퍼(W)의 표면과 반응해, 반도체 웨이퍼(W)의 표면에 Ti가 흡착된다.
여기에서, 티탄 원료에는 염소 원자를 포함하지 않고 티탄을 포함하는 원료인 TIMCTA가 이용되고 있기 때문에, 종래의 TiCl4를 이용한 처리와 같이 염소 라디칼이 생성되는 일은 없다. 이 때문에, 질화 티탄막의 성막 중에 그의 하지막을 에칭하는 일이 없어진다. 또한, 종래의 TiCl4를 이용한 처리와 같이 염화 암모늄 등의 부생성물이 생성되는 일이 없어진다.
반도체 웨이퍼(W)의 표면에 소정량의 Ti가 흡착되면, 처리 가스 공급관(9)으로부터의 TIMCTA 및 질소의 공급을 정지한다. 그리고, 반응관(2) 내의 가스를 배출함과 함께, 예를 들면, 처리 가스 공급관(9)으로부터 반응관(2) 내에 소정량의 질소를 공급하여 반응관(2) 내의 가스를 반응관(2) 밖으로 배출한다(Vac/purge 공정).
이어서, 반도체 웨이퍼(W)의 표면을 질화하는 질화 스텝을 실행한다. 질화 스텝은, Ti가 흡착된 반도체 웨이퍼(W) 상에 질화 가스를 공급하여, 흡착된 Ti를 질화하는 공정이다. 본 실시 형태에서는, 반도체 웨이퍼(W) 상에 암모니아(암모니아 라디칼)를 공급함으로써 흡착된 Ti를 질화하고 있다.
질화 스텝에서는, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 온도, 예를 들면, 도 4(a)에 나타내는 바와 같이, 250℃로 설정한다. 또한, 처리 가스 공급관(9)으로부터 반응관(2) 내에 소정량의 질소를 공급함과 함께, 반응관(2) 내의 가스를 배출하여, 반응관(2)을 소정의 압력, 예를 들면, 도 4(b)에 나타내는 바와 같이, 133㎩(1Torr)로 설정한다. 그리고, 도 4(f)에 나타내는 바와 같이, 전극(11) 간에 도시하지 않은 고주파 전원으로부터 정합기를 통하여 고주파 전력을 인가(ON)한다. 또한, 처리 가스 공급관(8)으로부터 암모니아를 소정량, 예를 들면, 도 4(e)에 나타내는 바와 같이, 5slm을 한 쌍의 전극(11) 간(플라즈마 발생부(10) 내)에 공급한다. 한 쌍의 전극(11) 간에 공급된 암모니아는 플라즈마 여기(활성화)되어, 암모니아 라디칼(NH3 *)을 생성한다. 이와 같이 생성된 암모니아 라디칼이 플라즈마 발생부(10)로부터 반응관(2) 내에 공급된다. 또한, 도 4(c)에 나타내는 바와 같이, 처리 가스 공급관(9)으로부터, 희석 가스로서의 소정량의 질소를 반응관(2) 내에 공급한다(플로우 공정).
여기에서, 암모니아의 공급량은, 0.01slm?20slm로 하는 것이 바람직하다. 이러한 범위로 함으로써, 플라즈마를 문제없이 발생시킬 수 있음과 함께 질화 티탄막을 형성하는 데에 충분한 암모니아 라디칼을 공급할 수 있기 때문이다. 암모니아의 공급량은, 1slm?10slm로 하는 것이 더욱 바람직하다. 이러한 범위로 함으로써, 플라즈마를 안정되게 발생시킬 수 있기 때문이다.
반응관(2) 내의 압력은, 13.3㎩(0.1Torr)?13.3㎪(100Torr)로 하는 것이 바람직하다. 이러한 범위의 압력으로 함으로써, 암모니아 라디칼이 발생하기 쉽고, 또한 반도체 웨이퍼(W)가 놓여진 공간에 있어서의 암모니아 라디칼의 평균 자유 행정이 커지기 때문이다. 반응관(2) 내의 압력은, 40㎩(0.3Torr)?1330㎩(10Torr)로 하는 것이 더욱 바람직하다. 이러한 범위의 압력으로 함으로써, 반응관(2) 내의 압력 제어가 용이해지기 때문이다.
반응관(2) 내에 암모니아 라디칼이 공급되면, 반도체 웨이퍼(W) 상에 흡착된 Ti가 질화되어, 반도체 웨이퍼(W) 상에 질화 티탄막이 형성된다.
반도체 웨이퍼(W) 상에 원하는 질화 티탄막이 형성되면, 처리 가스 공급관(8)으로부터 암모니아의 공급을 정지함과 함께, 도시하지 않은 고주파 전원으로부터의 고주파 전력의 인가를 정지한다. 또한, 처리 가스 공급관(9)으로부터의 질소의 공급을 정지한다. 그리고, 반응관(2) 내의 가스를 배출함과 함께, 도 4(c)에 나타내는 바와 같이, 처리 가스 공급관(9)으로부터 반응관(2) 내에 소정량의 질소를 공급하여 반응관(2) 내의 가스를 반응관(2) 밖으로 배출한다(Vac/purge 공정).
이에 따라, 흡착 스텝과, 질화 스텝으로 이루어지는, ALD법의 1사이클이 종료된다.
이어서, 재차, 흡착 스텝으로부터 시작되는 ALD법의 1사이클을 개시한다. 그리고, 이 사이클을 소정 횟수 반복한다. 이에 따라, 반도체 웨이퍼(W)의 표면에 TIMCTA가 공급되어, 반도체 웨이퍼(W)의 표면에 Ti가 흡착된다. 이 흡착된 Ti를 질화함으로써, 추가로 질화 티탄막이 형성된다. 이 결과, 반도체 웨이퍼(W) 상에 원하는 두께의 질화 티탄막이 형성된다.
반도체 웨이퍼(W) 상에 원하는 두께의 질화 티탄막이 형성되면, 반도체 웨이퍼(W)를 언로드하는 언로드 스텝을 실행한다. 구체적으로는, 처리 가스 공급관(9)으로부터 반응관(2) 내에 소정량의 질소를 공급하고, 반응관(2) 내의 압력을 상압(常壓)으로 되돌림과 함께, 승온용 히터(7)에 의해 반응관(2) 내를 소정의 언로드 온도로 유지한다(안정화 공정). 그리고, 보트 엘리베이터(128)에 의해 덮개체(5)를 하강시킴으로써, 반도체 웨이퍼(W)를 언로드한다(언로드 공정). 이에 따라, 질화 티탄막의 형성 방법이 종료된다.
이러한 질화 티탄막의 형성 방법에 의해 형성된 질화 티탄막에 대해서, 1사이클당 성막 속도(deposition rate)를 측정했다. 또한, 비교를 위해, 종래의 성막 가스에 TiCl4와 NH3을 이용하여 ALD법에 의해 형성한 질화 티탄막의 1사이클당 성막 속도에 대해서도 동일하게 측정했다. 또한, 종래의 방법에서의 성막 온도는 450℃로 했다. 본 실시 형태의 방법에 의해 형성한 질화 티탄막의 1사이클당 성막 속도는 0.10㎚/cycle이며, 종래의 방법에 의해 형성한 질화 티탄막의 1사이클당 성막 속도는 0.04㎚/cycle이었다. 이와 같이, 본 실시 형태의 질화 티탄막의 형성 방법은, 종래의 방법에 비하여 저온(250℃)이고, 또한 성막 속도를 향상시킬 수 있는 질화 티탄막의 형성 방법인 것을 확인할 수 있었다.
이상 설명한 바와 같이, 본 실시 형태에 의하면, 티탄 원료에 염소 원자를 포함하지 않는 티탄을 포함하는 원료인 TIMCTA가 이용되고 있기 때문에, 종래의 TiCl4를 이용한 경우와 같이 염소 라디칼이 생성되는 일이 없어진다. 이 때문에, 질화 티탄막의 성막 중에 그의 하지막을 에칭하는 일이 없어진다. 또한, 종래의 TiCl4를 이용한 경우와 같이 염화 암모늄 등의 부생성물이 생성되는 일이 없어진다. 또한, 저온하에서, 질화 티탄막의 생산성을 향상시킬 수 있다.
또한, 본 발명은, 상기의 실시 형태에 한정되지 않고, 여러 가지의 변형, 응용이 가능하다. 이하, 본 발명에 적용 가능한 다른 실시 형태에 대해서 설명한다.
상기 실시 형태에서는, 티탄 원료로서, 염소 원자를 포함하지 않고 티탄을 포함하는 TIMCTA를 이용한 경우를 예로 본 발명을 설명했지만, 티탄 원료는 1개의 염소 원자와 티탄을 포함하는 원료라도 좋고, 예를 들면, 클로로트리스(N-에틸메틸아미노)티타늄(TiCl(NEtMe)3:Chloro tris(N-ethylmethylamino)Titanium)을 이용해도 좋다. 이 경우에도, 종래의 TiCl4를 이용한 경우와 같이 염소 라디칼이 생성되는 일 없이, 질화 티탄막의 성막 중에 그의 하지막을 에칭하는 일이 없어진다. 또한, 종래의 TiCl4를 이용한 경우와 같이 염화 암모늄 등의 부생성물이 생성되는 일이 없어진다. 또한, 저온하에서, 질화 티탄막의 생산성을 향상시킬 수 있다.
또한, 클로로트리스(N-에틸메틸아미노)타티늄과 같은 1개의 염소 원자와 티탄을 포함하는 원료를 이용한 경우, 하지막(산화막)으로의 흡착이 용이해지는 점에서, 비교적 저온에서 반응시킬 수 있다. 한편, 종래의 TiCl4를 이용한 경우와 같이 Cl을 많이 포함하는 가스의 경우에서는, 고온에서 처리하지 않으면 안 되고, 하지막의 큰 에칭을 수반한다. 이 때문에, 성막 후의 파티클 수로 비교하면, 종래의 TiCl4를 이용한 경우에는, 파티클(＞0.2㎛ 이상)이 100개 정도 발생해 버리는데 대하여, 1개의 염소 원자와 티탄을 포함하는 원료를 이용한 경우에는, 파티클의 발생을 평균 10개 정도로 억제할 수 있다.
또한, 상기 실시 형태에서는, 염소 원자(Cl)를 포함하지 않고 티탄을 포함하는 티탄 원료로서 TIMCTA를 이용한 경우를 예로 본 발명을 설명했지만, 예를 들면, 에틸사이클로펜타디에닐트리스(디메틸아미노)티타늄, 사이클로펜타디에닐트리스(디메틸아미노)티타늄 등이라도 좋다.
상기 실시 형태에서는, ALD법의 1사이클에 대해서, 흡착 스텝을 실행한 후에 질화 스텝을 실행한 경우를 예로 본 발명을 설명했지만, 질화 스텝을 실행한 후에 흡착 스텝을 실행해도 좋다. 이 경우에도, 질화 티탄막의 성막 중에 그의 하지막을 에칭하는 일이 없어짐과 함께, 염화 암모늄 등의 부생성물이 생성되는 일이 없어진다.
상기 실시 형태에서는, 100사이클 실행함으로써, 반도체 웨이퍼(W) 상에 질화 티탄막을 형성한 경우를 예로 본 발명을 설명했지만, 예를 들면, 50사이클과 같이, 사이클 수를 적게 해도 좋다. 또한, 200사이클과 같이, 사이클 수를 많이 해도 좋다. 이 경우에도, 사이클수에 따라서, 예를 들면, TIMCTA 및 암모니아의 공급량 등을 조정함으로써, 원하는 두께의 질화 티탄막의 형성이 가능하다.
또한, 복수 사이클 실행하는 경우에 있어서, 첫 회에서 소정 횟수까지의 초기의 사이클을 실행하는 제1 단계와, 그 이후의 사이클을 실행하는 제2 단계를 갖고 있어도 좋다. 예를 들면, 제1 단계에 있어서의 반응관(2) 내의 온도를 200℃?350℃로 하고, 제2 단계에 있어서의 반응관(2) 내의 온도를 350℃ 이상으로 해도 좋다. 구체적으로는, 100사이클 실행하는 경우에 있어서, 1?20사이클까지의 반응관(2) 내의 온도를 200℃?350℃로 하고, 21?100사이클까지의 반응관(2) 내의 온도를 350℃ 이상으로 해도 좋다. 이 경우, 질화 티탄막의 성막 속도가 향상하여, 질화 티탄막의 생산성을 더욱 향상시킬 수 있다.
또한, 질화 티탄막이 형성되는 두께에 따라서 반응관(2) 내의 온도를 변화시켜도 좋다. 예를 들면, 질화 티탄막이 1㎚ 형성되기까지를 제1 단계, 그 이후를 제2 단계로 하고, 제1 단계에서는 반응관(2) 내의 온도를 200℃?350℃로 하고, 제2 단계에서는 반응관(2) 내의 온도를 350℃ 이상으로 해도 좋다. 이 경우에도, 질화 티탄막의 성막 속도가 향상하여, 질화 티탄막의 생산성을 더욱 향상시킬 수 있다.
또한, 질화 티탄막을 2층 구조로 하고, 하지막(산화막)측만 본 실시 형태의 질화 티탄막의 형성 방법에 의해 질화 티탄막을 형성해도 좋다. 예를 들면, 제1 단계에서는 성막용 가스로서 본 실시 형태의 TIMCTA와 암모니아를 이용하고, 제2 단계에서는 성막용 가스로서 염소 원자와 티탄을 포함하는 원료(Cl을 포함하는 Ti 소스)와 암모니아, 예를 들면, 종래의 TiCl4와 암모니아를 이용하여 질화 티탄막을 형성해도 좋다. 이와 같이, 적어도 하지막측의 질화 티탄막을 본 실시 형태의 질화 티탄막의 형성 방법에 따라 성막함으로써, 질화 티탄막의 성막 중에 그의 하지막을 에칭하는 일이 없어짐과 함께, 염화 암모늄 등의 부생성물이 생성되기 어려워진다.
상기 실시 형태에서는, 질화 가스로서 암모니아를 이용한 경우를 예로 본 발명을 설명했지만, 질화 가스는, 반도체 웨이퍼(W) 상에 흡착된 Ti를 질화할 수 있는 것이면 좋고, 예를 들면, 일산화 2질소(N2O), 일산화 질소(NO), 질소(N2) 등이라도 좋다.
상기 실시 형태에서는, ALD법을 이용하여 질화 티탄막을 형성하는 경우를 예로 본 발명을 설명했지만, 예를 들면, CVD법을 이용하여 질화 티탄막을 형성해도 좋다.
상기 실시 형태에서는, 암모니아(질화 가스)를 플라즈마 발생부(10)에 의해 활성화한 경우를 예로 본 발명을 설명했지만, 질화 가스를 플라즈마로 활성화하지 않아도 좋다. 또한, 상기 실시 형태에서는, 플라즈마에 의해 암모니아 라디칼을 발생시킨 경우를 예로 본 발명을 설명했지만, 본 발명은, 질화 가스를 활성화시킬 수 있는 것이면 좋고, 예를 들면, 촉매, UV, 열, 자력(磁力) 등을 이용해도 좋다. 또한, 질화 가스는, 처리 장치(1) 내에서 활성화(암모니아 라디칼)해도, 처리 장치(1) 밖에서 활성화하여 처리 장치(1) 내(반응관(2) 내)에 공급해도 좋다.
상기 실시 형태에서는, 반응관(2) 내의 온도를 흡착 스텝과 질화 스텝에서 동일 온도로 설정한 경우를 예로 본 발명을 설명했지만, 예를 들면, 흡착 스텝에 있어서의 반응관(2) 내의 온도를 200℃로 하고, 질화 스텝에 있어서의 반응관(2) 내의 온도를 300℃로 하도록, 흡착 스텝에 있어서의 반응관(2) 내의 온도와 질화 스텝에 있어서의 반응관(2) 내의 온도를 상이한 온도로 해도 좋다.
상기 실시 형태에서는, 흡착 스텝 및 질화 스텝의 플로우 공정 후에 Vac/purge 공정을 실시한 경우를 예로 본 발명을 설명했지만, 예를 들면, 퍼지하는 일 없이 반응관(2) 내의 가스를 배기하는 Vacuum 공정을 실시해도 좋다.
상기 실시 형태에서는, 처리 가스 공급시에 희석 가스로서의 질소를 공급하는 경우를 예로 본 발명을 설명했지만, 처리 가스 공급시에 질소를 공급하지 않아도 좋다. 단, 질소를 희석 가스로서 포함시킴으로써 처리 시간의 설정 등이 용이해지는 점에서, 희석 가스를 포함시키는 것이 바람직하다. 희석 가스로서는, 불활성 가스인 것이 바람직하고, 질소 외에, 예를 들면, 헬륨(He), 네온(Ne), 아르곤(Ar), 크립톤(Kr), 제논(Xe)을 적용할 수 있다.
상기 실시 형태에서는, 플라즈마 처리를 행하는 처리 가스를 공급하는 처리 가스 공급관(8)과, 플라즈마 처리를 행하지 않는 처리 가스를 공급하는 처리 가스 공급관(9)이 설치되어 있는 경우를 예로 본 발명을 설명했지만, 예를 들면, 처리 가스의 종류마다 처리 가스 공급관이 설치되어 있어도 좋다. 또한, 복수개로부터 동일한 가스가 공급되도록, 반응관(2)의 하단 근방의 측면에, 복수개의 처리 가스 공급관(8, 9)이 삽입 통과되어 있어도 좋다. 이 경우, 복수개의 처리 가스 공급관(8, 9)으로부터 반응관(2) 내에 처리 가스가 공급되어, 반응관(2) 내에 처리 가스를 보다 균일하게 공급할 수 있다.
본 실시 형태에서는, 처리 장치(1)로서, 단관 구조의 배치식의 처리 장치의 경우를 예로 본 발명을 설명했지만, 예를 들면, 반응관(2)이 내관과 외관으로 구성된 이중관 구조의 배치식의 세로형 처리 장치에 본 발명을 적용하는 것도 가능하다. 또한, 배치식의 가로형 처리 장치나 매엽식(single wafer type)의 처리 장치에 본 발명을 적용하는 것도 가능하다.
본 발명의 실시 형태에 따른 제어부(100)는, 전용의 시스템에 의하지 않고, 통상의 컴퓨터 시스템을 이용하여 실현 가능하다. 예를 들면, 범용 컴퓨터에, 전술한 처리를 실행하기 위한 프로그램을 격납한 기록 매체(플렉시블 디스크, CD-ROM 등)로부터 당해 프로그램을 인스톨함으로써, 전술한 처리를 실행하는 제어부(100)를 구성할 수 있다.
그리고, 이들 프로그램을 공급하기 위한 수단은 임의이다. 전술한 바와 같이 소정의 기록 매체를 통하여 공급할 수 있는 것 외에, 예를 들면, 통신 회선, 통신 네트워크, 통신 시스템 등을 통하여 공급해도 좋다. 이 경우, 예를 들면, 통신 네트워크의 게시판(BBS)에 당해 프로그램을 게시하고, 이것을 네트워크를 통하여 반송파에 중첩하여 제공해도 좋다. 그리고, 이와 같이 제공된 프로그램을 기동하고, OS의 제어 하에서, 다른 애플리케이션 프로그램과 동일하게 실행함으로써, 전술한 처리를 실행할 수 있다.
본 발명은, 질화 티탄막의 형성에 유용하다.
1 : 처리 장치
2 : 반응관
3 : 배기부
4 : 배기구
5 : 덮개체
6 : 웨이퍼 보트
7 : 승온용 히터
8, 9 : 처리 가스 공급관
10 : 플라즈마 발생부
11 : 전극
100 : 제어부
111 : 레시피 기억부
112 : ROM
113 : RAM
114 : I/O 포트
115 : CPU
116 : 버스
121 : 조작 패널
122 : 온도 센서
123 : 압력계
124 : 히터 컨트롤러
125 : MFC
126 : 밸브 제어부
127 : 진공 펌프
128 : 보트 엘리베이터
129 : 플라즈마 제어부
W : 반도체 웨이퍼

Claims (9)

  1. 피(被)처리체를 수용한 반응실 내를 소정의 온도로 가열한 후, 당해 반응실 내에 티탄 원료를 포함하는 성막용 가스를 공급하여 피처리체에 질화 티탄막을 형성하는 질화 티탄 형성 공정을 구비하고,
    상기 질화 티탄 형성 공정에서는, 상기 티탄 원료에, 염소 원자를 포함하지 않고 티탄을 포함하는 원료, 또는 1개의 염소 원자와 티탄을 포함하는 원료를 이용하는 것을 특징으로 하는 질화 티탄막의 형성 방법.
  2. 제1항에 있어서,
    상기 질화 티탄 형성 공정에서는, 상기 티탄 원료에, 메틸사이클로펜타디에닐트리스(디메틸아미노)티타늄, 에틸사이클로펜타디에닐트리스(디메틸아미노)티타늄, 사이클로펜타디에닐트리스(디메틸아미노)티타늄, 또는 클로로트리스(N-에틸메틸아미노)티타늄을 이용하는 것을 특징으로 하는 질화 티탄막의 형성 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 질화 티탄 형성 공정에서는,
    피처리체가 수용된 반응실 내에 상기 티탄 원료를 공급하여, 상기 피처리체에 티탄을 포함하는 티탄 함유 물질을 흡착시키는 흡착 스텝과,
    상기 흡착 스텝에서 흡착된 티탄 함유 물질에 질화 가스를 공급하여 상기 티탄 함유 물질을 질화시킴으로써, 상기 피처리체에 질화 티탄막을 형성하는 막 형성 스텝을 구비하고,
    상기 흡착 스텝과 상기 막 형성 스텝으로 이루어지는 사이클을 복수회 반복하는 것을 특징으로 하는 질화 티탄막의 형성 방법.
  4. 제3항에 있어서,
    상기 질화 티탄 형성 공정에서는, 상기 복수회 반복하는 사이클의 첫 회에서 소정 횟수까지의 초기의 사이클을 실행하는 제1 단계와, 그 이후의 사이클을 실행하는 제2 단계를 갖고,
    상기 제1 단계는, 상기 성막용 가스에 메틸사이클로펜타디에닐트리스(디메틸아미노)티타늄과 암모니아를 이용하고,
    상기 제2 단계는, 성막용 가스로서 염소 원자와 티탄을 포함하는 원료와, 암모니아를 이용하는 것을 특징으로 하는 질화 티탄막의 형성 방법.
  5. 제4항에 있어서,
    상기 제1 단계와 상기 제2 단계 중 어느 한쪽 또는 양쪽 모두는, 상기 암모니아를 플라즈마로 활성화시키는 것을 특징으로 하는 질화 티탄막의 형성 방법.
  6. 제4항 또는 제5항에 있어서,
    상기 제1 단계는, 상기 반응실 내의 온도를 200℃?350℃로 설정하고,
    상기 제2 단계는, 상기 반응실 내의 온도를 350℃ 이상으로 설정하는 것을 특징으로 하는 질화 티탄막의 형성 방법.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 질화 티탄 형성 공정에서는, 반응실 내의 온도를 200℃?350℃로 설정하는 것을 특징으로 하는 질화 티탄막의 형성 방법.
  8. 피처리체를 수용하는 반응실과,
    상기 반응실 내를 소정의 온도로 가열하는 가열 수단과,
    상기 반응실 내에 티탄 원료를 포함하는 성막용 가스를 공급하는 성막용 가스 공급 수단과,
    장치의 각부를 제어하는 제어 수단을 구비하고,
    상기 제어 수단은,
    상기 가열 수단을 제어하여 상기 피처리체를 수용한 반응실 내를 소정의 온도로 가열한 후, 상기 성막용 가스 공급 수단을 제어하여 당해 반응실 내에 티탄 원료를 포함하는 성막용 가스를 공급해 피처리체에 질화 티탄막을 형성하고,
    상기 티탄 원료는, 염소 원자를 포함하지 않고 티탄을 포함하는 원료, 또는 1개의 염소 원자와 티탄을 포함하는 원료인 것을 특징으로 하는 질화 티탄막의 형성 장치.
  9. 피처리체를 수용하는 반응실과, 당해 반응실 내에 성막용 가스를 공급하는 기능을 구비하는 질화 티탄막의 형성 장치를 제어하는 컴퓨터를 제어하는 프로그램을 기록한 기록 매체로서,
    상기 컴퓨터에,
    피처리체를 수용한 반응실 내를 소정의 온도로 가열한 후, 당해 반응실 내에 염소 원자를 포함하지 않고 티탄을 포함하는 티탄 원료, 또는 1개의 염소 원자와 티탄을 포함하는 원료를 갖는 성막용 가스를 공급하여 피처리체에 질화 티탄막을 형성하는 순서를 실행시키는 프로그램을 기록한 기록 매체.
KR1020120017367A 2011-02-28 2012-02-21 질화 티탄막의 형성 방법 KR101528289B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-041635 2011-02-28
JP2011041635 2011-02-28
JPJP-P-2012-006562 2012-01-16
JP2012006562A JP2012193445A (ja) 2011-02-28 2012-01-16 窒化チタン膜の形成方法、窒化チタン膜の形成装置及びプログラム

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020150034195A Division KR101577964B1 (ko) 2011-02-28 2015-03-12 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체

Publications (2)

Publication Number Publication Date
KR20120098440A true KR20120098440A (ko) 2012-09-05
KR101528289B1 KR101528289B1 (ko) 2015-06-11

Family

ID=46719155

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020120017367A KR101528289B1 (ko) 2011-02-28 2012-02-21 질화 티탄막의 형성 방법
KR1020150034195A KR101577964B1 (ko) 2011-02-28 2015-03-12 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020150034195A KR101577964B1 (ko) 2011-02-28 2015-03-12 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체

Country Status (5)

Country Link
US (1) US8642127B2 (ko)
JP (1) JP2012193445A (ko)
KR (2) KR101528289B1 (ko)
CN (1) CN102655085A (ko)
TW (1) TW201235501A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200012804A (ko) * 2018-07-26 2020-02-05 도쿄엘렉트론가부시키가이샤 (200) 결정질 조직을 갖는 질화티탄막의 형성 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置
JP6694704B2 (ja) * 2015-11-25 2020-05-20 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード チタン含有膜形成用前駆体、及びチタン含有膜の形成方法
JP6671262B2 (ja) * 2016-08-01 2020-03-25 東京エレクトロン株式会社 窒化膜の形成方法および形成装置
CN109778139B (zh) * 2017-11-13 2021-06-22 中芯国际集成电路制造(北京)有限公司 一种改善化学气相沉积腔室中加热器加热性能的方法及装置
US11286556B2 (en) * 2020-04-14 2022-03-29 Applied Materials, Inc. Selective deposition of titanium films
KR20220152934A (ko) * 2021-05-10 2022-11-17 도쿄엘렉트론가부시키가이샤 질화티타늄막의 성막 방법, 및 질화티타늄막을 성막하는 장치
KR20230002069A (ko) * 2021-06-29 2023-01-05 에이에스엠 아이피 홀딩 비.브이. 전이금속 질화물 증착 방법
CN114164400A (zh) * 2021-12-17 2022-03-11 沈阳博尔雅生物科技有限公司 一种表面无镍的镍钛合金根管锉及其制备方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3306919A (en) * 1958-01-15 1967-02-28 Union Carbide Corp Cyclopentadienyl titanium compounds
JP4012090B2 (ja) * 1992-06-08 2007-11-21 東京エレクトロン株式会社 高融点金属窒化膜の堆積方法及び半導体装置の製造方法
AU4001395A (en) * 1994-10-11 1996-05-06 Gelest, Inc. Conformal titanium-based films and method for their preparation
US5656338A (en) * 1994-12-13 1997-08-12 Gordon; Roy G. Liquid solution of TiBr4 in Br2 used as a precursor for the chemical vapor deposition of titanium or titanium nitride
JP2728047B2 (ja) * 1995-09-07 1998-03-18 日本電気株式会社 半導体装置およびその製造方法
DE19612725A1 (de) * 1996-03-29 1997-10-02 Siemens Ag Verfahren zur Metallisierung von Submikron-Kontaktlöchern in Halbleiterkörpern
US7701059B1 (en) * 1997-08-21 2010-04-20 Micron Technology, Inc. Low resistance metal silicide local interconnects and a method of making
US6348376B2 (en) * 1997-09-29 2002-02-19 Samsung Electronics Co., Ltd. Method of forming metal nitride film by chemical vapor deposition and method of forming metal contact and capacitor of semiconductor device using the same
WO2003025243A2 (en) * 2001-09-14 2003-03-27 Asm International N.V. Metal nitride deposition by ald using gettering reactant
US7081271B2 (en) * 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
JP2005171291A (ja) * 2003-12-09 2005-06-30 Tosoh Corp チタン含有薄膜およびその製造方法
JP4651955B2 (ja) * 2004-03-03 2011-03-16 東京エレクトロン株式会社 成膜方法
KR100587686B1 (ko) * 2004-07-15 2006-06-08 삼성전자주식회사 질화 티타늄막 형성방법 및 이를 이용한 커패시터 제조방법
KR100589285B1 (ko) * 2004-08-19 2006-06-14 주식회사 아이피에스 다중 적층막 구조의 금속 질화 막 증착 방법
US7966969B2 (en) 2004-09-22 2011-06-28 Asm International N.V. Deposition of TiN films in a batch reactor
KR100636037B1 (ko) * 2004-11-19 2006-10-18 삼성전자주식회사 티타늄 질화막 형성 방법 및 이를 수행하기 위한 장치
US7473637B2 (en) * 2005-07-20 2009-01-06 Micron Technology, Inc. ALD formed titanium nitride films
JP2008014791A (ja) * 2006-07-05 2008-01-24 Nipro Corp 液体混合デバイス、液体混合方法及び微量検体測定方法
CN101827956A (zh) * 2007-09-14 2010-09-08 西格玛-奥吉奇公司 采用基于单环戊二烯基钛的前体通过原子层沉积制备含钛薄膜的方法
JP5301169B2 (ja) * 2008-01-25 2013-09-25 株式会社Ａｄｅｋａ 金属化合物、これを含有してなる化学気相成長用原料及び金属含有薄膜の製造方法
KR20090095270A (ko) * 2008-03-05 2009-09-09 삼성전자주식회사 오믹 콘택막의 형성방법 및 이를 이용한 반도체 장치의금속배선 형성방법
KR101483273B1 (ko) * 2008-09-29 2015-01-16 삼성전자주식회사 구리 패드와 패드 장벽층을 포함하는 반도체 소자와 그의 배선 구조 및 그 제조 방법들
US20110020547A1 (en) * 2009-07-21 2011-01-27 Julien Gatineau High dielectric constant films deposited at high temperature by atomic layer deposition
US8592606B2 (en) * 2009-12-07 2013-11-26 Air Products And Chemicals, Inc. Liquid precursor for depositing group 4 metal containing films
KR101895398B1 (ko) * 2011-04-28 2018-10-25 삼성전자 주식회사 산화물 층의 형성 방법 및 이를 포함하는 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200012804A (ko) * 2018-07-26 2020-02-05 도쿄엘렉트론가부시키가이샤 (200) 결정질 조직을 갖는 질화티탄막의 형성 방법

Also Published As

Publication number Publication date
KR20150035941A (ko) 2015-04-07
TW201235501A (en) 2012-09-01
US20120219710A1 (en) 2012-08-30
JP2012193445A (ja) 2012-10-11
CN102655085A (zh) 2012-09-05
KR101528289B1 (ko) 2015-06-11
KR101577964B1 (ko) 2015-12-16
US8642127B2 (en) 2014-02-04

Similar Documents

Publication Publication Date Title
KR101577964B1 (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
JP4959733B2 (ja) 薄膜形成方法、薄膜形成装置及びプログラム
US9972500B2 (en) Method of manufacturing semiconductor device
KR101174953B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
JP5113705B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
TWI430364B (zh) 薄膜形成裝置及使用其之方法
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
US9508546B2 (en) Method of manufacturing semiconductor device
JP2006351689A (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US9502233B2 (en) Method for manufacturing semiconductor device, method for processing substrate, substrate processing device and recording medium
JP4918453B2 (ja) ガス供給装置及び薄膜形成装置
JP2015127453A (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
JP2015193878A (ja) ＴｉＳｉＮ膜の成膜方法および成膜装置
JP5193527B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP2016058676A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP5575299B2 (ja) 成膜方法および成膜装置
KR20190105511A (ko) 성막 방법 및 성막 장치
US20160276147A1 (en) Silicon Nitride Film Forming Method and Silicon Nitride Film Forming Apparatus
JP7065178B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2018166190A (ja) 洗浄副生成物の付着抑制方法及びこれを用いた反応室内のクリーニング方法、並びに室温成膜装置
WO2018163399A1 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
TW202209482A (zh) 原子層蝕刻方法及裝置
CN114267579A (zh) 处理装置和处理方法
US20150243492A1 (en) Apparatus and method of forming silicon nitride film

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee