JP2006351689A - シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム - Google Patents

シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム Download PDF

Info

Publication number
JP2006351689A
JP2006351689A JP2005173656A JP2005173656A JP2006351689A JP 2006351689 A JP2006351689 A JP 2006351689A JP 2005173656 A JP2005173656 A JP 2005173656A JP 2005173656 A JP2005173656 A JP 2005173656A JP 2006351689 A JP2006351689 A JP 2006351689A
Authority
JP
Japan
Prior art keywords
oxide film
silicon oxide
forming
reaction chamber
reactant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005173656A
Other languages
English (en)
Other versions
JP4456533B2 (ja
Inventor
Hiroyuki Matsuura
廣行 松浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2005173656A priority Critical patent/JP4456533B2/ja
Priority to US11/448,005 priority patent/US7442656B2/en
Priority to KR1020060052907A priority patent/KR100957879B1/ko
Priority to TW095121221A priority patent/TWI355029B/zh
Priority to CNB2006100922090A priority patent/CN100477116C/zh
Publication of JP2006351689A publication Critical patent/JP2006351689A/ja
Application granted granted Critical
Publication of JP4456533B2 publication Critical patent/JP4456533B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/4554—Plasma being used non-continuously in between ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45544—Atomic layer deposition [ALD] characterized by the apparatus
    • C23C16/45546—Atomic layer deposition [ALD] characterized by the apparatus specially adapted for a substrate stack in the ALD reactor
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract


【課題】 低温下で、ステップカバレッジのよいシリコン酸化膜を形成することができるシリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラムを提供する。
【解決手段】 まず、反応管２内にＨＣＤを供給し、半導体ウエハＷにＨＣＤと反応した反応物を形成する。次に、反応管２内に水素ラジカルを供給してこの反応物と反応させ、反応物に含まれる塩素を除去する。続いて、反応管２内に酸素ラジカルを供給する。これにより、酸素ラジカルと反応物とが反応して、半導体ウエハＷにシリコン酸化膜が形成される。この処理を複数回繰り返すことにより所望のシリコン酸化膜を形成することができる。
【選択図】 図１

Description

本発明は、シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラムに関する。
近年、被処理体、例えば、半導体ウエハにシリコン酸化膜を形成する場合、５００℃以下のような低温下で処理を行うことが求められている。このため、例えば、テトラエトキシシラン（ＴＥＯＳ：Ｓｉ（ＯＣ２Ｈ５）４）を用いたＣＶＤ（Chemical Vapor Deposition）法により、半導体ウエハにシリコン酸化膜が形成されている。
しかし、デバイスの微細化に伴い、例えば、ゲート間のギャップが狭くなると、この方法ではゲート間ギャップを埋めることが困難となり、ステップカバレッジが悪くなってしまうという問題がある。このため、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法により、半導体ウエハにシリコン酸化膜を形成する方法が検討されている。
ＡＬＤ法は、ある成膜条件（温度、時間等）の下で、成膜に用いる２種類（またはそれ以上）の原料となるガスを１種類ずつ交互に基板上に供給し、１原子層単位で吸着させ、表面反応を利用して成膜を行う手法である。例えば、被処理体上に第１の原料ガスと第２の原料ガスとを交互に、被処理体表面に沿って流れの形で供給し、第１の原料ガス中の原料ガス分子を被処理体表面に吸着させ、この吸着した第１の原料ガス中の原料ガス分子に第２の原料ガス中の原料ガス分子を反応させることにより、一分子層分の厚さの膜を形成する。そして、このプロセスを繰り返すことにより、被処理体表面に高品質な誘電体膜、特に、高誘電体膜を形成することができる。
このようなＡＬＤ法を用いた薄膜の成形については様々な方法が提案されている。例えば、特許文献１には、ＡＬＤ法を用いて、３００℃〜６００℃の低温でシリコン窒化膜が成膜できることが開示されている。
特開２００４−２８１８５３号公報
ＡＬＤ法により、シリコン酸化膜を形成するには、例えば、ジクロロシラン（ＤＣＳ：ＳｉＨ２Ｃｌ２）と酸素ラジカル（Ｏ２ ＊）とを用いることが考えられる。しかし、この方法では、５５０℃以下になると、シリコン酸化膜上へのＤＣＳの反応速度が小さくなってしまい、実用化が困難であるという問題がある。
本発明は、上記問題に鑑みてなされたものであり、低温下で、ステップカバレッジのよいシリコン酸化膜を形成することができるシリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラムを提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係るシリコン酸化膜の形成方法は、
被処理体が収容された反応室内にヘキサクロロジシランを供給し、当該被処理体に前記ヘキサクロロジシランと反応した反応物を形成する反応物形成ステップと、
前記反応物に含まれる塩素を除去し水素化する塩素除去ステップと、
前記反応室内に酸化ガスのラジカルを供給して前記反応物と反応させ、前記被処理体にシリコン酸化膜を形成するシリコン酸化膜形成ステップと、を備え、
前記反応物形成ステップと、前記塩素除去ステップと、前記シリコン酸化膜形成ステップとを、この順に複数回繰り返す、ことを特徴とする。
前記シリコン酸化膜形成ステップでは、例えば、前記酸化ガスに、酸素、酸化窒素、または、一酸化二窒素を用いる。
前記シリコン酸化膜形成ステップでは、前記反応室内を１８０℃〜２５０℃に設定することが好ましい。
前記シリコン酸化膜形成ステップでは、前記反応室内を４０Ｐａ〜１００Ｐａに設定することが好ましい。
前記シリコン酸化膜形成ステップでは、７０Ｐａ〜６００Ｐａに設定されたプラズマ発生室に酸素を供給して酸素ラジカルを形成し、形成した酸素ラジカルを前記プラズマ発生室から前記反応室内に供給することが好ましい。
前記塩素除去ステップでは、例えば、前記反応室内に水素ラジカルを供給して前記反応物と反応させ、当該反応物に含まれる塩素を除去し水素化する。
前記塩素除去ステップでは、前記反応室内を４０Ｐａ〜１００Ｐａに設定することが好ましい。
前記塩素除去ステップでは、７０Ｐａ〜４００Ｐａに設定されたプラズマ発生室に水素を供給して水素ラジカルを形成し、形成した水素ラジカルを前記プラズマ発生室から前記反応室内に供給することが好ましい。
本発明の第２の観点に係るシリコン酸化膜の形成装置は、
被処理体を収容する反応室と、
前記反応室内のガスを排気する排気手段と、
前記反応室内にヘキサクロロジシランを供給するヘキサクロロジシラン供給手段と、
前記反応室内に水素ラジカルを供給する水素ラジカル供給手段と、
前記反応室内に酸化ガスのラジカルを供給する酸化ガスラジカル供給手段と、
装置の各部を制御する制御手段と、を備え、
前記制御手段は、
前記ヘキサクロロジシラン供給手段を制御して反応室内にヘキサクロロジシランを供給させ、前記反応室内に収容された被処理体に前記ヘキサクロロジシランと反応した反応物を形成し、
前記水素ラジカル供給手段を制御して反応室内に水素ラジカルを供給させて前記反応物と反応させ、当該反応物に含まれる塩素を除去して水素化し、
前記酸化ガスラジカル供給手段を制御して反応室内に酸化ガスのラジカルを供給させ、前記反応室内で前記酸化ガスのラジカルと前記反応物と反応させ、前記被処理体にシリコン酸化膜を形成する、
処理を複数回繰り返す、ことを特徴とする。
本発明の第３の観点に係るプログラムは、
コンピュータに、
被処理体が収容された反応室内にヘキサクロロジシランを供給し、当該被処理体に前記ヘキサクロロジシランと反応した反応物を形成する反応物形成ステップと、
前記反応物に含まれる塩素を除去し水素化する塩素除去ステップと、
前記反応室内に酸化ガスのラジカルを供給して前記反応物と反応させ、前記被処理体にシリコン酸化膜を形成するシリコン酸化膜形成ステップとを、
この順に複数回繰り返す手順、
を実行させることを特徴とする。
本発明によれば、低温下で、ステップカバレッジのよいシリコン酸化膜を形成することができる。
以下、本発明の実施の形態に係るシリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラムについて説明する。本実施の形態では、シリコン酸化膜の形成装置として、バッチ式の縦型処理装置を用いた場合を例に説明する。図１に本実施の形態の処理装置の構成を示す。また、図２に本実施の形態の処理装置の断面構成を示す。
図１に示すように、処理装置１は、長手方向が垂直方向に向けられた、有天井で略円筒状の反応管２を備えている。反応管２は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
反応管２の一側方には、反応管２内のガスを排気するための排気部３が配置されている。排気部３は、反応管２に沿って上方に延びるように形成され、図示しない反応管２の側壁に設けられた開口を介して、反応管２と連通する。排気部３の上端は、反応管２の上部に配置された排気口４に接続されている。この排気口４には図示しない排気管が接続され、排気管には図示しないバルブや後述する真空ポンプ１２７などの圧力調整機構が設けられている。この圧力調整機構により、反応管２内のガスが、開口、排気部３、排気口４を介して、排気管に排気され、反応管２内が所望の圧力（真空度）に制御される。
反応管２の下方には、蓋体５が配置されている。蓋体５は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。また、蓋体５は、後述するボートエレベータ１２８により上下動可能に構成されている。そして、ボートエレベータ１２８により蓋体５が上昇すると、反応管２の下方側（炉口部分）が閉鎖され、ボートエレベータ１２８により蓋体５が下降すると、反応管２の下方側（炉口部分）が開口される。
蓋体５の上には、ウエハボート６が載置されている。ウエハボート６は、例えば、石英により形成されている。ウエハボート６は、半導体ウエハＷが垂直方向に所定の間隔をおいて複数枚、収容可能に構成されている。なお、蓋体５の上部に、反応管２の炉口部分から反応管２内の温度が低下することを防止する保温筒や、半導体ウエハＷを収容するウエハボート６を回転可能に載置する回転テーブルを設け、これらの上にウエハボート６を載置してもよい。これらの場合、ウエハボート６に収容された半導体ウエハＷを均一な温度に制御しやすくなる。
反応管２の周囲には、反応管２を取り囲むように、例えば、抵抗発熱体からなる昇温用ヒータ７が設けられている。この昇温用ヒータ７により反応管２の内部が所定の温度に加熱され、この結果、反応管２の内部に収容された半導体ウエハＷが所定の温度に加熱される。
反応管２の下端近傍の側面には、反応管２内に処理ガス（例えば、ヘキサクロロジシラン（ＨＣＤ：Ｓｉ２Ｃｌ６）、酸化ガス（例えば、酸素（Ｏ２））、水素（Ｈ２）、窒素（Ｎ２））を供給する、処理ガス供給管８、９が複数挿通されている。各処理ガス供給管８、９は、後述するマスフローコントローラ（ＭＦＣ）１２５を介して、図示しない処理ガス供給源に接続されている。なお、図１では、後述するプラズマ処理を行う処理ガスを供給する処理ガス供給管８（本実施の形態では、酸素や水素を供給する処理ガス供給管）のみを図示している。また、図２では、この酸素や水素を供給する処理ガス供給管８と、後述するプラズマ処理を行わない処理ガスを供給する処理ガス供給管９（本実施の形態では、ＨＣＤや窒素を供給する処理ガス供給管）と、を図示している。処理ガス供給管９としては、例えば、分散インジェクタが用いられる。
反応管２の他側方、すなわち、排気部３が配置されている反応管２の一側方の反対側には、プラズマ発生部１０が設けられている。プラズマ発生部１０は、酸素や水素を供給する処理ガス供給管８と、一対の電極１１等を備えている。処理ガス供給管８は、一対の電極１１間に酸素や水素を供給できるように、例えば、一対の電極１１間に配置されている。一対の電極１１は、図示しない高周波電源、整合器等に接続されている。そして、一対の電極１１間に高周波電源から整合器を介して高周波電力を印加することにより、一対の電極１１間に供給された酸素等をプラズマ励起（活性化）させ、酸素ラジカル（Ｏ２ ＊）等を生成する。このように生成された酸素ラジカル（Ｏ２ ＊）等がプラズマ発生部１０から反応管２内に供給される。
また、反応管２内には、反応管２内の温度を測定する、例えば、熱電対からなる温度センサ１２２、及び、反応管２内の圧力を測定する圧力計１２３が複数本配置されている。
また、処理装置１は、装置各部の制御を行う制御部１００を備えている。図３に制御部１００の構成を示す。図３に示すように、制御部１００には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７、ボートエレベータ１２８、プラズマ制御部１２９等が接続されている。
操作パネル１２１は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部１００に伝え、また、制御部１００からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、反応管２内及び排気管内などの各部の温度を測定し、その測定値を制御部１００に通知する。
圧力計（群）１２３は、反応管２内及び排気管内などの各部の圧力を測定し、測定値を制御部１００に通知する。
ヒータコントローラ１２４は、昇温用ヒータ７を個別に制御するためのものであり、制御部１００からの指示に応答して、昇温用ヒータ７に通電してこれらを加熱し、また、昇温用ヒータ７の消費電力を個別に測定して、制御部１００に通知する。
ＭＦＣ１２５は、処理ガス供給管８、９等の各配管に配置され、各配管を流れるガスの流量を制御部１００から指示された量に制御するとともに、実際に流れたガスの流量を測定して、制御部１００に通知する。
バルブ制御部１２６は、各配管に配置され、各配管に配置された弁の開度を制御部１００から指示された値に制御する。真空ポンプ１２７は、排気管に接続され、反応管２内のガスを排気する。
ボートエレベータ１２８は、蓋体５を上昇させることにより、ウエハボート６（半導体ウエハＷ）を反応管２内にロードし、蓋体５を下降させることにより、ウエハボート６（半導体ウエハＷ）を反応管２内からアンロードする。
プラズマ制御部１２９は、プラズマ発生部１０を制御するためのものであり、制御部１００からの指示に応答して、プラズマ発生部１０を制御し、プラズマ発生部１０内に供給された、例えば、酸素を活性化し、酸素ラジカル（Ｏ２ ＊）を生成させる。
制御部１００は、レシピ記憶部１１１と、ＲＯＭ１１２と、ＲＡＭ１１３と、Ｉ／Ｏポート１１４と、ＣＰＵ１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。処理装置１の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理（プロセス）毎に用意されるレシピであり、反応管２への半導体ウエハＷのロードから、処理済みの半導体ウエハＷをアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。ＲＡＭ１１３は、ＣＰＵ１１５のワークエリアなどとして機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ１２２、圧力計１２３、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７、ボートエレベータ１２８、プラズマ制御部１２９等に接続され、データや信号の入出力を制御する。
ＣＰＵ（Central Processing Unit)１１５は、制御部１００の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行し、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、処理装置１の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、ＭＦＣ１２５等に反応管２内及び排気管内などの各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス１１６は、各部の間で情報を伝達する。
次に、以上のように構成された処理装置１を用いたシリコン酸化膜の形成方法について、図４に示すレシピを参照して説明する。本実施の形態のシリコン酸化膜の形成方法では、原子層蒸着（ＡＬＤ：Atomic Layer Deposition）法により、半導体ウエハＷ上にシリコン酸化膜を形成する。
図４に示すレシピは、ＨＣＤを供給するＨＣＤ供給ステップと、塩素を除去する塩素除去ステップと、酸化ガスとしての酸素を供給する酸素供給ステップとを備えており、これらのステップがＡＬＤ法の１サイクルを示している。この図４のレシピに示すサイクルを複数回、例えば、２００サイクル実行する（繰り返す）ことにより、半導体ウエハＷ上に所望のシリコン酸化膜が形成される。
なお、以下の説明において、処理装置１を構成する各部の動作は、制御部１００（ＣＰＵ１１５）により制御されている。また、各処理における反応管２内の温度、圧力、ガスの流量等は、前述のように、制御部１００（ＣＰＵ１１５）がヒータコントローラ１２４（昇温用ヒータ７）、ＭＦＣ１２５（処理ガス供給管８、９）、バルブ制御部１２６、真空ポンプ１２７、プラズマ制御部１２９（プラズマ発生部１０）等を制御することにより、図４に示すレシピ（タイムシーケンス）に従った条件になる。
まず、被処理体としての半導体ウエハＷを反応管２内に収容（ロード）する。具体的には、昇温用ヒータ７により反応管２内を所定のロード温度に維持し、反応管２内に所定量の窒素を供給する。また、半導体ウエハＷを収容したウエハボート６を蓋体５上に載置する。そして、ボートエレベータ１２８により蓋体５を上昇させ、半導体ウエハＷ（ウエハボート６）を反応管２内にロードする。
次に、ＨＣＤを供給するＨＣＤ供給ステップを実行する。図４（ｃ）に示すように、例えば、処理ガス供給管９から反応管２内に所定量、例えば、０．５ｓｌｍの窒素を供給するとともに、昇温用ヒータ７により反応管２内を所定の温度、例えば、図４（ａ）に示すように、２００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図４（ｂ）に示すように、４００Ｐａに設定する。そして、この操作を、反応管２が所定の圧力及び温度で安定するまで行う（安定化工程）。
反応管２内が所定の圧力及び温度で安定すると、処理ガス供給管９からＨＣＤを所定量、例えば、図４（ｄ）に示すように、０．３ｓｌｍと、窒素を所定量、例えば、図４（ｃ）に示すように、０．５ｓｌｍを反応管２内に供給する（フロー工程）。反応管２内に供給されたＨＣＤは、反応管２内で加熱されてＨＣＤが活性化し、半導体ウエハＷの表面に吸着する。
ここで、反応管２内の温度は、１８０℃〜２５０℃にすることが好ましい。１８０℃より低くなるとシリコン酸化膜を成膜することができなくなるおそれが生じ、反応管２内の温度が２５０℃より高くなると、例えば、一層ずつ吸着されなくなり、形成されるシリコン酸化膜の膜質や膜厚均一性等が悪化してしまうおそれが生じるためである。反応管２内の温度は、１９０℃〜２２０℃にすることがさらに好ましい。かかる範囲の温度にすることにより、形成されるシリコン酸化膜の膜質や膜厚均一性等をさらに向上させることができるためである。
また、シリコン酸化膜の形成方法においては、成膜シーケンス上、反応管２内の温度を変化させないことが好ましい。このため、本実施の形態では、後述するように、塩素除去ステップ及び酸素供給ステップにおいても反応管２内の温度を変化させず、２００℃に設定している。
反応管２内の圧力は、４００Ｐａ〜１２００Ｐａにすることが好ましい。かかる範囲の圧力にすることにより、半導体ウエハＷ表面の窒素原子とＨＣＤとの反応を促進することができるためである。反応管２内の圧力は、８００Ｐａ〜１０００Ｐａにすることがさらに好ましい。かかる範囲の圧力にすることにより、反応管２内の圧力制御が容易になるためである。
ＨＣＤの供給量は、０．１ｓｌｍ〜０．５ｓｌｍにすることが好ましい。０．１ｓｌｍより少ないと半導体ウエハＷ表面の窒素原子上に十分なＨＣＤが供給されないおそれが生じ、０．５ｓｌｍより多いと半導体ウエハＷ表面の窒素原子との反応に寄与しないＨＣＤが多くなってしまうおそれが生じるためである。ＨＣＤの供給量は、０．３ｓｌｍ〜０．５ｓｌｍにすることがさらに好ましい。かかる範囲にすることにより、半導体ウエハＷ表面の窒素原子とＨＣＤとの反応が促進されるためである。
所定量のＨＣＤが吸着すると、処理ガス供給管９からのＨＣＤの供給を停止する。そして、反応管２内のガスを排出するとともに、例えば、処理ガス供給管９から反応管２内に所定量、例えば、図４（ｃ）に示すように、５ｓｌｍを反応管２内に供給して反応管２内のガスを反応管２外に排出する（パージ、Vacuum工程）。
続いて、塩素を除去する塩素除去ステップを実行する。塩素除去ステップは、ＨＣＤ供給ステップで、半導体ウエハＷ上にＨＣＤが吸着された際に残存する塩素を除去し水素化する工程である。本実施の形態では、半導体ウエハＷ上に水素ラジカルを供給することにより塩素を除去し水素に置換している。
図４（ｃ）に示すように、例えば、処理ガス供給管９から反応管２内に所定量、例えば、０．５ｓｌｍの窒素を供給するとともに、昇温用ヒータ７により反応管２内を所定の温度、例えば、図４（ａ）に示すように、２００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図４（ｂ）に示すように、４０Ｐａに設定する。そして、この操作を、反応管２が所定の圧力及び温度で安定するまで行う（安定化工程）。
反応管２内が所定の圧力及び温度で安定すると、図４（ｇ）に示すように、電極１１間に図示しない高周波電源から整合器を介して高周波電力を印加（ＲＦ：ＯＮ）するとともに、処理ガス供給管８から水素を所定量、例えば、図４（ｅ）に示すように、３ｓｌｍを一対の電極１１間（プラズマ発生部１０内）に供給する。一対の電極１１間に供給された水素はプラズマ励起（活性化）され、水素ラジカル（Ｈ２ ＊、Ｈ＊）を生成する。このように生成された水素ラジカルがプラズマ発生部１０から反応管２内に供給される。また、処理ガス供給管９から窒素を所定量、例えば、図４（ｃ）に示すように、０．５ｓｌｍを反応管２内に供給する（フロー工程）。
ここで、水素の供給量は、０．５ｓｌｍ〜５ｓｌｍにすることが好ましい。かかる範囲にすることにより、プラズマを問題なく発生できるとともに半導体ウエハＷ上の塩素を水素に置換するのに十分な水素ラジカルを供給できるためである。水素の供給量は、１．５ｓｌｍ〜２．３ｓｌｍにすることがさらに好ましい。かかる範囲にすることにより、形成された膜中の塩素濃度をより低減することができるためである。
ＲＦパワーは、１０Ｗ〜１５００Ｗにすることが好ましい。１０Ｗより少ないと、水素ラジカルが生成しにくくなり、１５００Ｗを超えると、プラズマ発生部１０を構成する石英壁がダメージを受けるおそれが生じるためである。ＲＦパワーは、３００Ｗ〜５００Ｗとすることがさらに好ましい。かかる範囲にすることにより、水素ラジカルを効率的に生成することができるためである。
反応管２内の圧力は、４０Ｐａ〜１００Ｐａにすることが好ましい。かかる範囲の圧力にすることにより、水素ラジカルが発生しやすく、かつ、半導体ウエハＷが置かれた空間における水素ラジカルの平均自由行程が大きくなるためである。反応管２内の圧力は、５０Ｐａ〜７０Ｐａにすることがさらに好ましい。かかる範囲の圧力にすることにより、反応管２内の圧力制御が容易になるためである。
また、プラズマ発生部１０内の圧力は、７０Ｐａ〜４００Ｐａにすることが好ましく、３５０Ｐａ〜４００Ｐａにすることがさらに好ましい。かかる範囲の圧力にすることにより、プラズマを問題なく発生できるとともに半導体ウエハＷ上の塩素を水素に置換するのに十分な水素ラジカルを供給できるためである。
反応管２内に水素ラジカルが供給されると、半導体ウエハＷ上にＨＣＤが吸着された際に残存する塩素（Ｃｌ）と、水素ラジカル（図４ではＨ２）とが反応し、塩素が水素に置き換えられて塩素が除去される。このように、塩素除去ステップにより、半導体ウエハＷ上に残存する塩素が除去されるので、形成されるシリコン酸化膜中の塩素濃度を低減することができる。さらに、残存する塩素（Ｓｉ−Ｃｌ）が水素（Ｓｉ−Ｈ）に置き換えられるので、形成されるシリコン酸化膜中の酸素濃度を高くすることができる。このため、形成されるシリコン酸化膜の膜質を向上させることができる。
半導体ウエハＷ上に残存する塩素が所望量除去されると、処理ガス供給管８から水素の供給を停止するとともに、図示しない高周波電源からの高周波電力の印加を停止する。そして、反応管２内のガスを排出するとともに、例えば、処理ガス供給管９から反応管２内に窒素を所定量、例えば、図４（ｃ）に示すように、０．５ｓｌｍを反応管２内に供給して反応管２内のガスを反応管２外に排出する（Vacuum工程）。
次に、酸素を供給する酸素供給ステップを実行する。まず、図４（ｃ）に示すように、例えば、処理ガス供給管９から反応管２内に所定量、例えば、０．５ｓｌｍの窒素を供給するとともに、昇温用ヒータ７により反応管２内を所定の温度、例えば、図４（ａ）に示すように、２００℃に設定する。また、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図４（ｂ）に示すように、４０Ｐａに設定する。そして、この操作を、反応管２が所定の圧力及び温度で安定するまで行う（安定化工程）。
反応管２内が所定の圧力及び温度で安定すると、図４（ｇ）に示すように、電極１１間に図示しない高周波電源から整合器を介して高周波電力を印加（ＲＦ：ＯＮ）するとともに、処理ガス供給管８から酸素を所定量、例えば、図４（ｆ）に示すように、３ｓｌｍを一対の電極１１間（プラズマ発生部１０内）に供給する。一対の電極１１間に供給された酸素はプラズマ励起（活性化）させ、酸素ラジカル（Ｏ２ ＊、Ｏ＊）を生成する。このように生成された酸素ラジカルがプラズマ発生部１０から反応管２内に供給される。また、処理ガス供給管９から窒素を所定量、例えば、図４（ｃ）に示すように、０．５ｓｌｍを反応管２内に供給する（フロー工程）。
ここで、酸素の供給量は、１ｓｌｍ〜８ｓｌｍにすることが好ましく、３ｓｌｍ〜５ｓｌｍにすることがさらに好ましい。かかる範囲にすることにより、プラズマを問題なく発生できるとともに半導体ウエハＷ上のＳｉ−Ｈ基をＳｉ−Ｏ基に置換するのに十分な酸素ラジカルを供給できるためである。
ＲＦパワーは、１０Ｗ〜１５００Ｗにすることが好ましい。１０Ｗより少ないと、酸素ラジカルが生成しにくくなり、１５００Ｗを超えると、プラズマ発生部１０を構成する石英壁がダメージを受けるおそれが生じるためである。ＲＦパワーは、３００Ｗ〜５００Ｗとすることがさらに好ましい。かかる範囲にすることにより、酸素ラジカルを効率的に生成することができるためである。
反応管２内の圧力は、４０Ｐａ〜１００Ｐａにすることが好ましい。かかる範囲の圧力にすることにより、酸素ラジカルが発生しやすく、かつ、半導体ウエハＷが置かれた空間における酸素ラジカルの平均自由行程が大きくなるためである。反応管２内の圧力は、５０Ｐａ〜７０Ｐａにすることがさらに好ましい。かかる範囲の圧力にすることにより、反応管２内の圧力制御が容易になるためである。
また、プラズマ発生部１０内の圧力は、７０Ｐａ〜６００Ｐａにすることが好ましく、２８０Ｐａ〜３３０Ｐａにすることがさらに好ましい。かかる範囲の圧力にすることにより、プラズマを問題なく発生できるとともに半導体ウエハＷ上のＳｉ−Ｈ基をＳｉ−Ｏ基に置換するのに十分な酸素ラジカルを供給できるためである。
反応管２内に酸素ラジカルが供給されると、半導体ウエハＷ表面のＳｉ−Ｈ基がＳｉ−Ｏ基に置き換えられ、半導体ウエハＷ上にシリコン酸化膜が形成される。
これにより、ＨＣＤを供給するＨＣＤ供給ステップと、塩素を除去し水素化する塩素除去ステップと、酸素を供給する酸素供給ステップとからなる、ＡＬＤ法の１サイクルが終了する。このサイクルを２００回繰り返すことにより、半導体ウエハＷ上に所望のシリコン酸化膜が形成される。
このように、半導体ウエハＷにＨＣＤを供給した後に水素ラジカルを供給してＨＣＤが吸着された際に残存する塩素を除去してから、半導体ウエハＷ上に酸素を供給しているので、所望の成膜速度でシリコン酸化膜を形成することができる。
半導体ウエハＷ上に所望のシリコン酸化膜が形成されると、半導体ウエハＷをアンロードする。具体的には、処理ガス供給管９から反応管２内に所定量の窒素を供給して、反応管２内の圧力を常圧に戻すとともに、昇温用ヒータ７により反応管２内を所定温度に維持する。そして、ボートエレベータ１２８により蓋体５を下降させることにより、半導体ウエハＷがアンロードされる。
このように形成されたシリコン酸化膜について、ステップカバレッジを確認したところ、ほぼ１００％近いステップカバレッジであることが確認できた。また、膜厚均一性も良好であった。このため、低温下で、ステップカバレッジのよいシリコン酸化膜が形成されていることが確認できた。
以上説明したように、本実施の形態によれば、半導体ウエハＷにＨＣＤを供給した後に水素ラジカルを供給して、ＨＣＤが吸着された際に残存する塩素を除去してから、半導体ウエハＷ上に酸素を供給しているので、低温下で、ステップカバレッジのよいシリコン酸化膜を形成することができる。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、酸化ガスとして酸素を用いた場合を例に本発明を説明したが、酸化ガスは、塩素除去ステップ後に、半導体ウエハＷ上のＳｉ−Ｈ基をＳｉ−Ｏ基に置換可能なものであればよく、例えば、酸化窒素（ＮＯ）や一酸化二窒素（Ｎ２Ｏ）であってもよい。
上記実施の形態では、塩素除去ステップとして、水素ラジカルを供給した場合を例に本発明を説明したが、塩素除去ステップは、ＨＣＤ供給ステップと酸素供給ステップとの間に、ＨＣＤ供給ステップで半導体ウエハＷ上にＨＣＤが吸着された際に残存する塩素を除去可能な方法であればよく、水素ラジカルを供給する場合に限定されるものではない。
上記実施の形態では、ＨＣＤ供給ステップと塩素除去ステップと酸素供給ステップとを１サイクルとして、このサイクルを２００回繰り返した場合を例に本発明を説明したが、例えば、最初の１００サイクルについては塩素除去ステップを実行せず、ＨＣＤ供給ステップと酸素供給ステップとを１サイクルとして１００サイクル実行してもよい。このように、塩素除去ステップの実行回数を調整することにより、形成されるシリコン酸化膜の膜質を制御することができる。
上記実施の形態では、２００サイクル実行することにより、半導体ウエハＷ上にシリコン酸化膜を形成した場合を例に本発明を説明したが、例えば、５０サイクル、１００サイクルのように、サイクル数を少なくしてもよい。また、３００サイクル、４００サイクルのように、サイクル数を多くしてもよい。この場合にも、サイクル数に応じて、例えば、ＨＣＤ及び酸素の供給量、ＲＦパワー等を調整することにより、所望の厚さのシリコン酸化膜の形成が可能である。
上記実施の形態では、プラズマにより水素ラジカル及び酸素ラジカルを発生させた場合を例に本発明を説明したが、本発明は、水素及び酸素を活性化させることができるものであればよく、例えば、磁力、紫外線などを用いてもよい。
上記実施の形態では、ＨＣＤ等の処理ガス供給時に窒素を供給する場合を例に本発明を説明したが、処理ガス供給時に窒素を供給しなくてもよい。ただし、窒素を希釈ガスとして含ませることにより処理時間の設定等が容易になることから、希釈ガスを含ませることが好ましい。希釈ガスとしては、不活性ガスであることが好ましく、窒素ガスの他に、例えば、ヘリウムガス（Ｈｅ）、ネオンガス（Ｎｅ）、アルゴンガス（Ａｒ）が適用できる。
上記実施の形態では、プラズマ処理を行う処理ガスを供給する処理ガス供給管８と、プラズマ処理を行わない処理ガスを供給する処理ガス供給管９が設けられている場合を例に本発明を説明したが、例えば、処理ガスの種類毎に処理ガス供給管が設けられていてもよい。また、複数本から同じガスが供給されるように、反応管２の下端近傍の側面に、複数本の処理ガス供給管８、９が挿通されていてもよい。この場合、複数本の処理ガス供給管８，９から反応管２内に処理ガスが供給され、反応管２内に処理ガスをより均一に供給することができる。
本実施の形態では、処理装置１として、単管構造のバッチ式の処理装置の場合を例に本発明を説明したが、例えば、反応管２が内管と外管とから構成された二重管構造のバッチ式の縦型処理装置に本発明を適用することも可能である。また、被処理体は半導体ウエハＷに限定されるものではなく、例えば、ＬＣＤ用のガラス基板であってもよい。
本発明の実施の形態にかかる制御部１００は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭなど）から当該プログラムをインストールすることにより、上述の処理を実行する制御部１００を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ）に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳの制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明の実施の形態の処理装置を示す図である。 図１の処理装置の断面構成を示す図である。 図１の制御部の構成を示す図である。 シリコン酸化膜の形成方法を説明する図である。
符号の説明
１ 処理装置
２ 反応管
３ 排気部
４ 排気口
５ 蓋体
６ ウエハボート
７ 昇温用ヒータ
８、９ 処理ガス供給管
１０ プラズマ発生部
１１ 電極
１２ 回転支柱
１３ 回転機構
１４ 回転軸
１５ 回転供給部
１００ 制御部
１１１ レシピ記憶部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ Ｉ／Ｏポート
１１５ ＣＰＵ
１１６ バス
１２１ 操作パネル
１２２ 温度センサ
１２３ 圧力計
１２４ ヒータコントローラ
１２５ ＭＦＣ
１２６ バルブ制御部
１２７ 真空ポンプ
１２８ ボートエレベータ
１２９ プラズマ制御部
Ｗ 半導体ウエハ

Claims (10)

  1. 被処理体が収容された反応室内にヘキサクロロジシランを供給し、当該被処理体に前記ヘキサクロロジシランと反応した反応物を形成する反応物形成ステップと、
    前記反応物に含まれる塩素を除去し水素化する塩素除去ステップと、
    前記反応室内に酸化ガスのラジカルを供給して前記反応物と反応させ、前記被処理体にシリコン酸化膜を形成するシリコン酸化膜形成ステップと、を備え、
    前記反応物形成ステップと、前記塩素除去ステップと、前記シリコン酸化膜形成ステップとを、この順に複数回繰り返す、ことを特徴とするシリコン酸化膜の形成方法。
  2. 前記シリコン酸化膜形成ステップでは、前記酸化ガスに、酸素、酸化窒素、または、一酸化二窒素を用いる、ことを特徴とする請求項１に記載のシリコン酸化膜の形成方法。
  3. 前記シリコン酸化膜形成ステップでは、前記反応室内を１８０℃〜２５０℃に設定する、ことを特徴とする請求項１または２に記載のシリコン酸化膜の形成方法。
  4. 前記シリコン酸化膜形成ステップでは、前記反応室内を４０Ｐａ〜１００Ｐａに設定する、ことを特徴とする請求項１乃至３のいずれか１項に記載のシリコン酸化膜の形成方法。
  5. 前記シリコン酸化膜形成ステップでは、７０Ｐａ〜６００Ｐａに設定されたプラズマ発生室に酸素を供給して酸素ラジカルを形成し、形成した酸素ラジカルを前記プラズマ発生室から前記反応室内に供給する、ことを特徴とする請求項１乃至４のいずれか１項に記載のシリコン酸化膜の形成方法。
  6. 前記塩素除去ステップでは、前記反応室内に水素ラジカルを供給して前記反応物と反応させ、当該反応物に含まれる塩素を除去し水素化する、ことを特徴とする請求項１乃至５のいずれか１項に記載のシリコン酸化膜の形成方法。
  7. 前記塩素除去ステップでは、前記反応室内を４０Ｐａ〜１００Ｐａに設定する、ことを特徴とする請求項６に記載のシリコン酸化膜の形成方法。
  8. 前記塩素除去ステップでは、７０Ｐａ〜４００Ｐａに設定されたプラズマ発生室に水素を供給して水素ラジカルを形成し、形成した水素ラジカルを前記プラズマ発生室から前記反応室内に供給する、ことを特徴とする請求項６または７に記載のシリコン酸化膜の形成方法。
  9. 被処理体を収容する反応室と、
    前記反応室内のガスを排気する排気手段と、
    前記反応室内にヘキサクロロジシランを供給するヘキサクロロジシラン供給手段と、
    前記反応室内に水素ラジカルを供給する水素ラジカル供給手段と、
    前記反応室内に酸化ガスのラジカルを供給する酸化ガスラジカル供給手段と、
    装置の各部を制御する制御手段と、を備え、
    前記制御手段は、
    前記ヘキサクロロジシラン供給手段を制御して反応室内にヘキサクロロジシランを供給させ、前記反応室内に収容された被処理体に前記ヘキサクロロジシランと反応した反応物を形成し、
    前記水素ラジカル供給手段を制御して反応室内に水素ラジカルを供給させて前記反応物と反応させ、当該反応物に含まれる塩素を除去して水素化し、
    前記酸化ガスラジカル供給手段を制御して反応室内に酸化ガスのラジカルを供給させ、前記反応室内で前記酸化ガスのラジカルと前記反応物と反応させ、前記被処理体にシリコン酸化膜を形成する、
    処理を複数回繰り返す、ことを特徴とするシリコン酸化膜の形成装置。
  10. コンピュータに、
    被処理体が収容された反応室内にヘキサクロロジシランを供給し、当該被処理体に前記ヘキサクロロジシランと反応した反応物を形成する反応物形成ステップと、
    前記反応物に含まれる塩素を除去し水素化する塩素除去ステップと、
    前記反応室内に酸化ガスのラジカルを供給して前記反応物と反応させ、前記被処理体にシリコン酸化膜を形成するシリコン酸化膜形成ステップとを、
    この順に複数回繰り返す手順、
    を実行させるためのプログラム。
JP2005173656A 2005-06-14 2005-06-14 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム Expired - Fee Related JP4456533B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005173656A JP4456533B2 (ja) 2005-06-14 2005-06-14 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US11/448,005 US7442656B2 (en) 2005-06-14 2006-06-07 Method and apparatus for forming silicon oxide film
KR1020060052907A KR100957879B1 (ko) 2005-06-14 2006-06-13 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
TW095121221A TWI355029B (en) 2005-06-14 2006-06-14 Method and apparatus for forming silicon oxide fil
CNB2006100922090A CN100477116C (zh) 2005-06-14 2006-06-14 硅氧化膜的形成方法和硅氧化膜的形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005173656A JP4456533B2 (ja) 2005-06-14 2005-06-14 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム

Publications (2)

Publication Number Publication Date
JP2006351689A true JP2006351689A (ja) 2006-12-28
JP4456533B2 JP4456533B2 (ja) 2010-04-28

Family

ID=37519672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005173656A Expired - Fee Related JP4456533B2 (ja) 2005-06-14 2005-06-14 シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム

Country Status (5)

Country Link
US (1) US7442656B2 (ja)
JP (1) JP4456533B2 (ja)
KR (1) KR100957879B1 (ja)
CN (1) CN100477116C (ja)
TW (1) TWI355029B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097096A (ja) * 2007-08-31 2011-05-12 Tokyo Electron Ltd プラズマ処理装置及び酸化膜の形成方法
JP2013513235A (ja) * 2009-12-02 2013-04-18 アプライド マテリアルズ インコーポレイテッド 非炭素ラジカル成分ｃｖｄ膜向けの酸素ドーピング
JP2015128159A (ja) * 2013-12-27 2015-07-09 ユ−ジーン テクノロジー カンパニー．リミテッド 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子
JP2015173251A (ja) * 2014-02-19 2015-10-01 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
KR20170124457A (ko) 2016-05-02 2017-11-10 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법
US9865457B2 (en) 2015-11-04 2018-01-09 Tokyo Electron Limited Nitride film forming method using nitrading active species
JP2019501528A (ja) * 2015-12-28 2019-01-17 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 五置換ジシランを使用するケイ素含有フィルムの蒸着
JP2019083271A (ja) * 2017-10-31 2019-05-30 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4607637B2 (ja) * 2005-03-28 2011-01-05 東京エレクトロン株式会社 シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR100781942B1 (ko) * 2006-12-26 2007-12-05 주식회사 테라세미콘 평판표시장치 제조시스템의 배치식 보트
KR100712729B1 (ko) 2007-02-09 2007-05-04 주식회사 아토 절연막 형성 방법
KR101043211B1 (ko) * 2008-02-12 2011-06-22 신웅철 배치형 원자층 증착 장치
JP2010114420A (ja) * 2008-10-07 2010-05-20 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP5044579B2 (ja) * 2009-01-27 2012-10-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR101583608B1 (ko) * 2009-03-24 2016-01-08 삼성전자 주식회사 무기계 실리콘 전구체를 이용한 실리콘 산화막의 형성 방법및 이를 이용한 반도체 장치의 제조 방법
CN101769247B (zh) * 2010-01-14 2012-02-01 友达光电股份有限公司 抽气装置
JP5495847B2 (ja) * 2010-02-24 2014-05-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および基板処理方法
JP5847566B2 (ja) * 2011-01-14 2016-01-27 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP6125846B2 (ja) * 2012-03-22 2017-05-10 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR101328104B1 (ko) 2012-06-15 2013-11-13 주식회사 티지오테크 정류부를 포함하는 배치식 에피택셜층 형성장치
JP6366454B2 (ja) 2014-10-07 2018-08-01 東京エレクトロン株式会社 被処理体を処理する方法
JP6559430B2 (ja) 2015-01-30 2019-08-14 東京エレクトロン株式会社 被処理体を処理する方法
JP6462477B2 (ja) * 2015-04-27 2019-01-30 東京エレクトロン株式会社 被処理体を処理する方法
KR102454894B1 (ko) 2015-11-06 2022-10-14 삼성전자주식회사 물질막, 이를 포함하는 반도체 소자, 및 이들의 제조 방법
JP6807278B2 (ja) * 2017-05-24 2021-01-06 東京エレクトロン株式会社 シリコン窒化膜の成膜方法および成膜装置
JP6809392B2 (ja) * 2017-06-19 2021-01-06 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
JP6987021B2 (ja) * 2018-05-28 2021-12-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539326A (ja) * 1999-03-11 2002-11-19 ジエヌス・インコーポレイテツド ラジカルを利用した連続ｃｖｄ
JP2004040110A (ja) * 2002-07-08 2004-02-05 Samsung Electronics Co Ltd 原子層堆積法によって基板に二酸化シリコン層を堆積する方法
JP2005057133A (ja) * 2003-08-06 2005-03-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2005101529A (ja) * 2003-08-29 2005-04-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法および半導体装置
WO2005036593A2 (en) * 2003-09-30 2005-04-21 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
JP2006265724A (ja) * 2005-03-22 2006-10-05 Sungkyunkwan Univ Foundation For Corporate Collaboration 中性ビームを利用した原子層蒸着装置及びこの装置を利用した原子層蒸着方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6342277B1 (en) * 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US6613695B2 (en) * 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
US6861334B2 (en) * 2001-06-21 2005-03-01 Asm International, N.V. Method of fabricating trench isolation structures for integrated circuits using atomic layer deposition
JP4393071B2 (ja) 2002-07-12 2010-01-06 東京エレクトロン株式会社 成膜方法
US6833322B2 (en) * 2002-10-17 2004-12-21 Applied Materials, Inc. Apparatuses and methods for depositing an oxide film
JP2004281853A (ja) 2003-03-18 2004-10-07 Hitachi Kokusai Electric Inc 基板処理装置
TW200529325A (en) * 2003-09-30 2005-09-01 Aviza Tech Inc Growth of high-k dielectrics by atomic layer deposition
US7405143B2 (en) * 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US8119210B2 (en) * 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
US7314835B2 (en) * 2005-03-21 2008-01-01 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002539326A (ja) * 1999-03-11 2002-11-19 ジエヌス・インコーポレイテツド ラジカルを利用した連続ｃｖｄ
JP2004040110A (ja) * 2002-07-08 2004-02-05 Samsung Electronics Co Ltd 原子層堆積法によって基板に二酸化シリコン層を堆積する方法
JP2005057133A (ja) * 2003-08-06 2005-03-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2005101529A (ja) * 2003-08-29 2005-04-14 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法および半導体装置
WO2005036593A2 (en) * 2003-09-30 2005-04-21 Tokyo Electron Limited Deposition of silicon-containing films from hexachlorodisilane
JP2006265724A (ja) * 2005-03-22 2006-10-05 Sungkyunkwan Univ Foundation For Corporate Collaboration 中性ビームを利用した原子層蒸着装置及びこの装置を利用した原子層蒸着方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011097096A (ja) * 2007-08-31 2011-05-12 Tokyo Electron Ltd プラズマ処理装置及び酸化膜の形成方法
JP2013513235A (ja) * 2009-12-02 2013-04-18 アプライド マテリアルズ インコーポレイテッド 非炭素ラジカル成分ｃｖｄ膜向けの酸素ドーピング
JP2015128159A (ja) * 2013-12-27 2015-07-09 ユ−ジーン テクノロジー カンパニー．リミテッド 薄膜層の周期的蒸着方法及び半導体製造方法、並びに半導体素子
JP2015173251A (ja) * 2014-02-19 2015-10-01 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
US9865457B2 (en) 2015-11-04 2018-01-09 Tokyo Electron Limited Nitride film forming method using nitrading active species
JP2019501528A (ja) * 2015-12-28 2019-01-17 レール・リキード−ソシエテ・アノニム・プール・レテュード・エ・レクスプロワタシオン・デ・プロセデ・ジョルジュ・クロード 五置換ジシランを使用するケイ素含有フィルムの蒸着
KR20170124457A (ko) 2016-05-02 2017-11-10 도쿄엘렉트론가부시키가이샤 오목부의 매립 방법
US9945028B2 (en) 2016-05-02 2018-04-17 Tokyo Electron Limited Method of filling recess
JP2019083271A (ja) * 2017-10-31 2019-05-30 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置

Also Published As

Publication number Publication date
KR100957879B1 (ko) 2010-05-13
TW200713447A (en) 2007-04-01
CN1881543A (zh) 2006-12-20
US20060281337A1 (en) 2006-12-14
CN100477116C (zh) 2009-04-08
JP4456533B2 (ja) 2010-04-28
KR20060130501A (ko) 2006-12-19
TWI355029B (en) 2011-12-21
US7442656B2 (en) 2008-10-28

Similar Documents

Publication Publication Date Title
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP4607637B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP2007019145A (ja) シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP4959733B2 (ja) 薄膜形成方法、薄膜形成装置及びプログラム
JP6017396B2 (ja) 薄膜形成方法および薄膜形成装置
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP5113705B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5064296B2 (ja) シリコン炭窒化膜の形成方法および形成装置
KR100970789B1 (ko) 반도체 처리용 성막 방법 및 장치와, 컴퓨터로 판독 가능한 매체
JP2008140864A (ja) シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
JP5247781B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
KR101577964B1 (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
JP5193527B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
US8642486B2 (en) Thin film forming method, thin film forming apparatus, and program
JP4918453B2 (ja) ガス供給装置及び薄膜形成装置
JP2008283148A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP2014209558A (ja) シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
KR20150098195A (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
JP2016178224A (ja) シリコン窒化膜の形成方法、および、シリコン窒化膜の形成装置
JP2014013837A (ja) シリコン酸化膜の形成方法およびその形成装置
US20150243492A1 (en) Apparatus and method of forming silicon nitride film
JP2014011234A (ja) シリコン酸化膜の形成方法およびその形成装置
JP2010278468A (ja) 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090806

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090811

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100205

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130212

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160212

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees