CN101532126B - 半导体处理用的成膜装置及其使用方法 - Google Patents

半导体处理用的成膜装置及其使用方法 Download PDF

Info

Publication number
CN101532126B
CN101532126B CN2009101270420A CN200910127042A CN101532126B CN 101532126 B CN101532126 B CN 101532126B CN 2009101270420 A CN2009101270420 A CN 2009101270420A CN 200910127042 A CN200910127042 A CN 200910127042A CN 101532126 B CN101532126 B CN 101532126B
Authority
CN
China
Prior art keywords
processing vessel
film
deposition system
gas
film deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101270420A
Other languages
English (en)
Other versions
CN101532126A (zh
Inventor
冈田充弘
户根川大和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101532126A publication Critical patent/CN101532126A/zh
Application granted granted Critical
Publication of CN101532126B publication Critical patent/CN101532126B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/905—Cleaning of reaction chamber

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本发明提供一种半导体处理用的成膜装置及其使用方法。半导体处理用的成膜装置的使用方法，为了减少金属污染，包括：使用清洗气体对处理容器内的内壁和不保持产品用被处理体的保持部件的表面进行清洗处理的工序；接着，通过交替供给硅源气体和氮化气体而进行硅氮化膜的覆盖处理，利用硅氮化膜覆盖处理容器的内壁和不保持产品用被处理体的保持部件的表面的工序。

Description

半导体处理用的成膜装置及其使用方法
技术领域
本发明涉及在半导体晶片等被处理体上形成SiO2等薄膜的半导体处理用的成膜装置及其使用方法，具体而言，涉及使成膜装置内的金属污染降低的技术。在此，所谓半导体处理，指的是为了通过在半导体晶片和LCD(Liquid Crystal Display：液晶显示器)那样的FPD(FlatPanel Display：平板显示器)用的玻璃基板等被处理体上以规定的图案形成半导体层、绝缘层、导电层等，从而用来在该被处理基板上制造包含半导体器件、与半导体器件连接的配线、电极等的构造物而实施的各种处理。
背景技术
在半导体装置的制造工序中，存在在以硅晶片为代表的半导体晶片上形成SiO2等薄膜的成膜工序。在成膜工序中，使用在立式的分批式热处理装置中同时对多个半导体晶片通过化学蒸镀法(CVD)成膜的技术。
半导体装置的微细化、高集成化得以进展，伴随着这一进展，逐渐要求优质的SiO2等薄膜。作为能够实现优质薄膜的技术，例如日本特开2003-7700号公报中记载了在交替供给薄膜的源气体例如Si源气体与氧化剂的同时，使用以原子层级别或分子层级别交替反复成膜的ALD(atomic layer deposition：原子层沉积)或MLD(molecular layerdeposition：分子层沉积)方法形成SiO2膜的技术。
此外，在制造流水线中，为了稳定地形成优质薄膜，定期地实施用清洗气体将处理容器内沉积的多余的薄膜成分除去的清洗处理。
此外，对处理容器内进行预涂层的技术，在日本特开平9-246256号公报、日本特开2002-313740号公报、日本特开2003-188159号公报、日本特开平9-171968号公报中有所记载。
对于SiO2等薄膜的品质的要求正在逐年提高。作为影响薄膜特性的较大原因之一，可以举出薄膜的金属污染。金属污染的污染源，是混入处理容器内的金属。
虽然处理容器内会定期地进行清洗处理，但是该清洗处理时使用的清洗气体中，也有可能混入极微量的金属成分。
如果清洗气体中混入了金属成分，那么即使在清洗处理后处理容器内也会残留微量的金属成分。如果残留的金属成分极微量、向处理容器内的飞散量在容许范围内，则没有任何问题。但是，实际情况在于飞散量的容许范围逐年缩小。
今后，随着容许范围的缩小日益发展，如果维持现状，则不仅难以使定期清洗处理后的处理容器立刻返回生产线，还要预想不得不中止使用处理容器的状况。
发明内容
本发明的目的在于，提供一种能够抑制金属成分向处理容器内飞散、能够对应飞散量容许范围的缩小的半导体处理用的成膜装置及其使用方法、以及包括执行该方法的程序指令的计算机可读取的介质。
本发明的第一观点，是一种半导体处理用的成膜装置的使用方法，上述成膜装置具备：能够保持真空的立式的处理容器；保持部件，其配置在上述处理容器内，以多段保持的状态保持产品用被处理体；和设置在上述处理容器的外围的加热装置，上述半导体处理用的成膜装置的使用方法用于减少金属污染，其包括：使用清洗气体对上述处理容器内的内壁和不保持产品用被处理体的上述保持部件的表面进行清洗处理的工序；接着，通过交替供给硅源气体和氮化气体而进行硅氮化膜的覆盖处理，利用上述硅氮化膜覆盖上述处理容器的内壁和不保持产品用被处理体的上述保持部件的表面的工序。
本发明的第二观点，是一种半导体处理用的成膜装置，其具备：能够保持真空的立式的处理容器；保持部件，其配置在上述处理容器内，以多段保持的状态保持产品用被处理体；设置在上述处理容器的外围的加热装置；和控制上述装置的动作的控制部，为了减少金属污染，上述控制部执行：使用清洗气体对上述处理容器内的内壁和不保持产品用被处理体的上述保持部件的表面进行清洗处理的工序；接着，通过交替供给硅源气体和氮化气体而进行硅氮化膜覆盖处理，利用上述硅氮化膜覆盖上述处理容器的内壁和不保持产品用被处理体的上述保持部件的表面的工序。
本发明的第三观点，是一种计算机可读取介质，其包含用于在处理器上执行的程序指令，该计算机可读取介质在半导体处理用的成膜装置中被使用，上述半导体处理用的成膜装置具备：能够保持真空的立式的处理容器；保持部件，其配置在上述处理容器内，以多段保持的状态保持产品用被处理体；和设置在上述处理容器的外围的加热装置，上述程序指令，在被处理器执行时，为了减少金属污染，使上述成膜装置执行：使用清洗气体对上述处理容器内的内壁和不保持产品用被处理体的上述保持部件的表面进行清洗处理的工序；接着，通过交替供给硅源气体和氮化气体而进行硅氮化膜的覆盖处理，利用上述硅氮化膜覆盖上述处理容器的内壁和不保持产品用被处理体的上述保持部件的表面的工序。
附图说明
图1是表示本发明的实施方式的半导体处理用的成膜装置的一个例子的纵截面图。
图2是图1所示的成膜装置的横截面图。
图3是表示成膜处理中的气体供给的时刻的时间图。
图4是表示本发明的实施方式的成膜装置的使用方法的流程的一个例子的流程图。
图5是表示预涂层处理中的气体供给的时刻的时间图。
图6是放大表示处理容器附近的截面图。
图7是放大表示处理容器附近的截面图。
图8是表示本发明的实施方式的成膜装置的其它例子的纵截面图。
图9A和图9B是以不同状态表示图8所示的成膜装置的截面图。
具体实施方式
以下参照附图对本发明的实施方式进行说明。其中，以下说明中，对于具有大致相同的功能和结构的构成元素标注相同符号，仅在必要场合进行重复说明。
图1是表示本发明的实施方式的半导体处理用的成膜装置的一个例子的纵截面图，图2是图1所示的成膜装置的横截面图，图3是表示图1所示的成膜装置的气体供给的时刻的一个例子的时间图。其中，图2中，省略了加热装置。
成膜装置100，具有下端开口的有顶的圆筒状的处理容器1。该处理容器1的整体，例如由石英形成，在该处理容器1内的顶部，设置石英制的顶板2而密封。此外，在该处理容器1内的下端开口部，通过O形环等密封部件4连接例如由不锈钢以圆筒状成形的歧管3。
上述歧管3支撑处理容器1的下端，能够从该歧管3的下方向处理容器内1插入能够多段地载置作为被处理体的多片、例如50～100片半导体晶片W的石英制的晶舟5。该晶舟5具有3根支柱6(参照图2)，通过在支柱6上形成的槽支撑多片晶片W。
该晶舟5，通过石英制的保温筒7载置在工作台8上，该工作台8被支撑在贯通开关歧管3的下端开口部的例如不锈钢制的盖部9的旋转轴10上。
然后，在该旋转轴10的贯通部上，设置有例如磁性流体密封件11，气密地密封且可旋转地支撑旋转轴10。此外，在盖部9的周边部与歧管3的下端部之间，设置有例如由O形环构成的密封部件12，由此保持处理容器1内的密封性。
上述旋转轴10，例如安装在被舟升降机等升降机构(未图示)支撑的臂13的前端，使晶舟5和盖部9等一体地升降而相对于处理容器1内插入和脱离。其中，也可以将上述工作台8向上述盖部9一侧固定设置，无需使晶舟5旋转而进行晶片W的处理。
此外，成膜装置100，具有作为成膜处理所使用的成膜气体而向处理容器1内供给含氧气体例如臭氧(O3)气体的含氧气体供给机构14a，向处理容器1内供给硅源气体例如二氯硅烷(DCS)气体的硅源气体供给机构14b，向处理容器1内供给含氮气体例如氨(NH3)气体的含氮气体供给机构14c。
此外，成膜装置100，具有向处理容器1内供给不活性气体、例如氮(N2)气体作为吹扫气体的吹扫气体供给机构16a，和向处理容器1内供给含卤素和/或含氢气体例如六氟乙烷(C2F6)气体作为清洗气体的清洗气体供给机构16b。
含氧气体供给机构14a，具有含氧气体供给源17a，和与从气体供给源17a引导含氧气体的气体配管连接、向内侧贯通歧管3的侧壁向上方弯曲且垂直地延伸的石英管构成的分散喷嘴19。在分散喷嘴19的垂直部分，隔开规定的间隔形成多个气体喷出孔19a，能够从各气体喷出孔19a在水平方向上向处理容器1大致均匀地喷出含氧气体例如O3气体。在引导含氧气体的气体配管上，设置有开闭阀18a以及质量流量控制器那样的流量控制器18b，在控制流量的同时，向分散喷嘴19供给含氧气体。
硅源气体供给机构14b，具有含硅气体供给源17b，和连接到从气体供给源17b引导含硅气体即硅源气体的气体配管、与分散喷嘴19同样向内侧贯通歧管3的侧壁向上方弯曲且垂直地延伸的石英管构成的分散喷嘴24。在分散喷嘴24的垂直部分，也是以能够向处理容器1内在水平方向上大致均匀地喷出硅源气体例如DCS气体的方式，隔开规定的间隔形成多个气体喷出孔24a。在引导硅源气体的气体配管上，也设置有开闭阀18c以及流量控制器18d，与含氧气体同样地，在控制流量的同时，向分散喷嘴24供给硅源气体。
含氮气体供给机构14c，具有含氮气体供给源17c。在本例中，从气体供给源17c引导含氮气体的气体配管，与上述分散喷嘴19连接。含氮气体从各气体喷出孔19a在水平方向上向处理容器1大致均匀地喷出。在引导含氮气体的气体配管上，也设置有开闭阀18e和流量控制器18f，含氮气体与含氧气体和硅源气体同样地，在控制流量的同时，向分散喷嘴19供给。其中，也可以在处理容器1上另外设置含氮气体专用的分散喷嘴。
吹扫气体供给机构16a，具有吹扫气体供给源25a，和连接到从吹扫气体供给源25a引导吹扫气体的配管、贯通岐管3的侧壁设置的短石英管构成的喷嘴27。
清洗气体供给机构16b，具有清洗气体供给源25b。在本例中，连接到从气体供给源25b引导清洗气体的配管27。其中，也可以在处理容器1上另外设置清洗气体专用的喷嘴。
在引导吹扫气体的配管和引导清洗气体的配管上，分别连接开闭阀26a和26c、以及流量控制器26b和26d，吹扫气体和清洗气体，都分别在控制流量的同时，向喷嘴27供给。
在处理容器1内的与分散喷嘴19和24相反一侧的部分，设置用于对处理容器1内进行真空排气的排气口37。排气口37通过在上下方向上削去处理容器1的侧壁而细长地形成。在处理容器1的与排气口37对应的部分，以覆盖排气口37的方式通过焊接安装截面以コ字状成形的排气口罩部件38。排气口罩部件38沿处理容器1的侧壁向上方延伸，在处理容器1的上方规定气体出口39。在气体出口39上，连接未图示的包括真空泵等的真空排气机构。未图示的真空排气机构对处理容器1内抽真空。
在处理容器1的外围设置筒体状的加热装置40。加热装置40以包围处理容器1的方式设置，对处理容器1及其内部收容的被处理体例如半导体晶片W进行加热。
成膜装置100的各构成部的控制，例如通过开闭阀18a、18c、18e、26a、26c的开闭而引起的各气体的供给和停止，通过流量控制器18b、18d、18f、26b、26d对流量的控制，加热装置40的控制等，例如通过微处理器(计算机)组成的控制器50进行。在控制器50上，连接操作者为了管理成膜装置100而进行指令输入操作等的键盘，和将成膜装置100的运转情况可视化显示的显示器等组成的用户界面51。
在控制器50上连接存储部52。存储部52存储为了以控制器50的控制而实现用成膜装置100执行的各种处理的控制程序，和为了按照处理条件而使成膜装置100的各构成部执行处理的程序即方案。方案例如存储于存储部52中的存储介质。存储介质可以是硬盘和半导体存储器等固定型的，也可以是CD-ROM、DVD、闪存器等可移动型的。此外，也可以从其它装置通过例如专用线路适当地传送方案。方案根据需要而因来自用户界面51的指示等从存储部52读出，通过控制器50执行按照读出的方案的处理，成膜装置100在控制器50的控制下实施所要求的处理。
例如，成膜装置100的成膜处理，按如下所述那样实施。
图3是表示气体的供给时刻的时间图。本例是在处理容器1内，通过交替供给硅源气体和含氧气体，在半导体晶片W上形成硅氧化膜的例子。
首先，在常温下，对于例如搭载有50～100片半导体晶片W的状态的晶舟5，通过使其从处理容器1的下方上升而装载到预先控制为规定温度的处理容器1内。半导体晶片W的一个例子，是直径300mm的晶片。接着，使用盖部9，关闭岐管3的下端开口部，使处理容器1内成为密闭空间。接着，对处理容器1内抽真空而维持规定的处理压力，并且控制向加热装置40的供给电力，使晶片温度上升并维持处理温度，在使晶舟5旋转的状态下开始成膜处理。
此时的成膜处理，如图3所示，交替反复进行向处理容器1供给硅源气体并使硅吸附在半导体晶片W上的工序S1，和向处理容器1供给例如O3气体作为含氧气体并使硅氧化的工序S2。在该工序S1与S2之间，实施从处理容器1内除去残留气体的工序S3。该工序S 1～S3中的处理温度，例如设定为100～400℃。如此，通过向处理容器1内交替供给硅源气体和含氧气体，在半导体晶片上形成硅氧化膜。
但是，在上述硅氧化膜成膜时，在半导体晶片W以外，处理容器1的内壁、处理容器1内配置的各部件的表面，例如晶舟5和工作台8、保温筒7等的表面，也形成硅氧化膜。为了除去在半导体晶片W以外成膜的多余的硅氧化膜(副产物膜)，实施使用清洗气体的清洗处理。作为清洗气体的例子，例如在除去硅氧化膜(副产物膜)的情况下，使用CF4、C2F6、NF3等。
但是，CF4、C2F6、NF3等气体是腐蚀性的气体。因此，有可能腐蚀配管的内壁。如果配管的内壁被腐蚀，则会从腐蚀部分产生金属尘。产生的金属尘随着清洗气体混入处理容器1内。混入的金属尘附着在处理容器1的内壁和处理容器1内配置的各部件的表面。
于是，在本实施方式中，用硅氮化膜覆盖清洗处理后的处理容器1的内壁和处理容器1内配置的各部件的表面，通过硅氮化膜封住混入的金属尘。
图4是表示本发明的一个实施方式的金属尘污染减少方法的流程的一个例子的流程图。
如图4所示，对于初次投入生产线、或者维护后再次投入生产线的成膜装置(运转开始)，实施预涂层处理(步骤1)。预涂层处理是用硅氮化膜覆盖处理容器1的内壁和处理容器1内配置的各部件(例如，未支撑产品用晶片的晶舟5)的表面的工序。
在预涂层处理后，使用施加了预涂层膜的成膜装置，对被处理体例如晶舟5中保持的产品用半导体晶片群实施成膜处理(步骤2)。成膜处理，例如在形成硅氧化膜的情况下，如图3所示，只要交替供给硅源气体和含氧气体即可。在交替供给源气体和含氧气体的情况下，硅源气体即前体的一个例子，为二氯硅烷(DCS：SiH2Cl2)，含氧气体即氧化剂的一个例子，为臭氧(O3)。
接着，在成膜处理完成后，判断成膜处理的反复次数是否达到了规定数目(步骤3)。
在反复次数没有达到规定数目的情况下(No.)，返回步骤2，对下一个晶舟5中保持的半导体晶片群实施成膜处理。
相反地，在反复次数达到了规定数目的情况下(Yes.)，前进到步骤4，对处理容器1的内壁和处理容器1内配置的各部件(例如，未支撑产品用晶片的晶舟5)的表面，实施使用清洗气体的清洗处理。
在清洗处理后，返回步骤1，实施上述预涂层处理即硅氮化膜的成膜。
进而，在本实施方式中，并非用通常的CVD方法，而是如图5所示，用MLD方法进行上述预涂层处理即硅氮化膜的成膜(以下说明中，“CVD”这一用语不包括ALD和MLD，而是代表连续供给处理气体的通常的CVD)。
如图5所示，硅氮化膜的成膜，是交替反复进行向处理容器1供给硅源气体并使处理容器1的内壁和处理容器1内的各部件的表面吸附硅的工序S11、和向处理容器1供给例如NH3气体作为含氮气体并使硅氮化的工序S12。在该工序S11与S12之间，实施从处理容器1内除去残留气体的工序S13。此时使用的吹扫气体的一个例子为氮气(N2)。
进而，硅氮化膜在使用二氯硅烷(DCS)作为硅源气体即前体的情况下，成膜在处理温度为550℃以上650℃以下的条件下进行。这是因为如果温度高于该范围，则成膜反应不是MLD，而是成为CVD。
另外，也能够使用六氯乙硅烷(HCDS：Si2Cl6)作为前体。在使用HCDS的情况下，成膜可以在处理温度为450℃以上550℃以下的条件下进行。其理由与使用DCS的情况相同，是由于如果高于该范围，则成膜反应不是MLD，而是成为CVD。
使成膜反应为MLD的理由，如下所述。
图6是放大表示处理容器1的附近的截面图。
如图6所示，本实施方式的成膜装置是立式炉，且属于同时处理多个被处理体的分批式的立式炉。在分批式的立式炉的情况下，收容被处理体的空间与单片式的炉相比更大。此外，是多个被处理体被保持在晶舟5中、且晶舟5被载置在用保温筒7隔热的工作台8上的结构。因此，收容被处理体的空间与收容保温筒7的空间，例如参照符号A所示的歧管3与歧管3附近的空间之间的温度差容易增大。参照符号A所示的空间以下称为低温部，收容被处理体的空间以下称为高温部。
如果对清洗处理后的处理容器1的内壁和处理容器1内配置的各部件的表面，只用硅氮化膜覆盖，则也可以是CVD。但是，在CVD中，虽然对高温部的硅氮化膜的成膜没有问题，但是在低温部几乎不会成膜。实验中，用CVD按以下条件沉积以此为目的的硅氮化膜。
成膜方法：CVD
成膜温度：800℃
前体：DCS
氮化剂：NH3
流量比DCS/NH3：90/270sccm
由上述条件引起的对高温部的成膜量(高温部的石英上的膜厚)tH为3000埃(300nm)，但是对低温部的成膜量(低温部的石英上的膜厚)tL仅为60埃(6nm)。膜厚tH与膜厚tL之比为50(tH/tL＝3000/60＝50)。
当硅氮化膜的膜厚为60埃时，低温部中的封入金属的效果会降低。此外，如果以高温部中的硅氮化膜的膜厚tH超过3000埃的方式成膜，则低温部中的硅氮化膜的膜厚tL会超过60埃。因此，低温部中的封入金属的效果会提高，但是相反地，高温部中的硅氮化膜的膜厚tH会变厚，所以硅氮化膜容易破裂，成为产生颗粒的原因。
于是，在本实施方式中，将MLD用于硅氮化膜的成膜。在实验中，用MLD按以下条件沉积以此为目的的硅氮化膜。
成膜方法：MLD
成膜温度：600℃
前体：DCS
氮化剂：NH3
吹扫气体：N2
处理循环：DCS供给，N2吹扫，NH3供给，N2吹扫，DCS供给反复
由上述条件引起的对高温部的成膜量(高温部的石英上的膜厚)tH为900埃(90nm)时，对低温部A的成膜量(低温部A的石英上的膜厚)tL为60埃(6nm)。膜厚tH与膜厚tL之比tH/tL为15(tH/tL＝900/60＝15)。这样，当使高温部中的硅氮化膜tH为3000埃(300nm)时，低温部A中的硅氮化膜的膜厚为180～200埃(18～20nm)。如果膜厚tL为180～200埃，则低温部A中的封入金属的效果能够变得充分。此外，因为能够维持高温部中的硅氮化膜的膜厚tH为不容易破裂的膜厚，所以也能够抑制颗粒的产生。
此外，能够使膜厚tH与膜厚tL之比tH/tL为1以上15以下。例如，比tH/tL越接近“1”，就能够使高温部中的硅氮化膜的膜厚tH与低温部中的硅氮化膜的膜厚tL的差越小，在处理容器内，即使是产生高温部和低温部A的成膜装置，也能够在处理容器1内和处理容器1内的各部件的表面，均匀地形成硅氮化膜。图7是表示硅氮化膜成膜后的截面图。
如图7所示，根据本实施方式，在处理容器1的内壁和处理容器1内的各部件的表面，能够形成高温部中的膜厚tH与低温部A中的膜厚tL之比tH/tL为1以上15以下的、更加均匀的硅氮化膜60。
如此，本实施方式通过将MLD方法用于硅氮化膜的成膜，在处理容器内，即使是产生高温部和低温部A的成膜装置，也能够在高温部和低温部A两者上，形成更加均匀的硅氮化膜60。从而得到能够不在低温部A中损害封入金属的效果而在高温部中抑制颗粒产生的污染抑制方法。
此外，如图8所示，可以在盖部9的外侧设置加热器41，用MLD方法形成硅氮化膜60时，将加热器41的温度设定为例如350℃左右。即，在图4所示的步骤1的预涂层处理中，在用加热器40加热与晶舟5对应的高温部的同时，从下侧用加热器41以低于加热器40的温度加热低温部A。并且，在图4所示的步骤2的成膜处理中，不使用加热器41，仅使用加热器40进行加热。
对于低温部A，例如通过一边用加热器41加热、一边用MLD方法形成硅氮化膜60，能够促进对低温部A的气体吸附，增加低温部A中的成膜量。低温部A中的成膜量增加的结果是低温部A中的硅氮化膜60的膜厚tL更加接近高温部中的硅氮化膜60的膜厚tH。因为膜厚tL更加接近膜厚tH，所以膜厚tH与膜厚tL之比tH/tL更加接近于1。
如此，通过一边另外加热低温部A一边用MLD方法形成硅氮化膜60，能够在高温部和低温部A双方形成更加均匀的硅氮化膜60。
图9A和图9B是以不同状态表示图8所示的成膜装置的截面图。图9A表示使盖部9上升、将晶舟5收容在处理容器1的内部的状态，图9B表示使盖部9下降、将晶舟5取出到处理容器1的外部的状态。其中，图9A和图9B中省略了排气口37、排气口罩部件38等。
如图9A和图9B所示，成膜装置100a在盖部9上具备加热器41，这与图1所示的成膜装置100不同。再次说明基本结构，成膜装置100a具备：在下端具有开口部1a的有顶的圆筒状的处理容器1；与处理容器1的开口部1a连接、连接到向处理容器1的内部导入成膜气体的气体配管19、24的圆筒状的歧管3；通过升降而开闭歧管3的开口部3a的盖部9；被支撑在盖部9上、在处理容器1内能够以多段保持的状态保持被处理体例如半导体晶片W的保持部件例如晶舟5；在处理容器1的外围以包围晶舟5的方式设置的第一加热装置例如加热器40；和在盖部9的外部设置的第二加热装置例如加热器41。
图9A和图9B所示的成膜装置100a具备加热器40。但是，加热器40用于对半导体晶片W实施成膜处理。因此，加热器40基本上在处理容器1的外围以包围晶舟5的方式设置。加热器40可以对晶舟5的周围以外基本上不加热。因此，远离加热器40的部分，例如将导入成膜气体的配管19、24向处理容器1的内部引导的歧管3、保温筒7、工作台8和盖部9等，虽然会受到余热，但是不会被加热器40直接加热。因此，在成膜处理中，该歧管3、保温筒7、工作台8和盖部9等的温度，与晶舟5的周围例如处理容器1比较，温度更低。这是在处理容器1的内部产生高温部和低温部A的原因之一。
于是，例如以加热歧管3、保温筒7、工作台8、盖部9等及其附近的方式，在盖部9的外部设置例如圆筒型的加热器41。用该加热器41，在形成硅氮化膜60时，对处理容器1的各部件的表面，例如对歧管3、保温筒7、工作台8、盖部9等及其附近加热。
通过使用这样的成膜装置100a，能够在处理容器1内的各部件的表面，使硅氮化膜60更加均匀地成膜。
此外，通过在清洗处理后进行上述硅氮化膜60的成膜，能够抑制金属成分向处理容器内飞散，能够得到能对应飞散量容许范围缩小的成膜装置的金属污染减少方法。
此外，通过将如图4所示的处理流程导入半导体装置的制造工艺中，能够得到难以产生金属污染、成品率高地制造半导体装置的半导体装置的制造方法。
进而，通过将如图4所示的处理流程存储在方案中，用控制器50执行该方案，能够在成膜装置中执行难以产生金属污染、成品率高的处理。
此外，从高温部到低温部成膜的硅氮化膜60的膜厚，可以是18nm以上300nm以下。如果是18nm以上的膜厚，则封入金属的效果较好。此外，通过使其为300nm以下，能够抑制硅氮化膜60的破裂引起的颗粒的产生。
此外，作为清洗气体，在上述实施方式中，举例表示了CF4、C2F6、NF3，但是能够使用卤素或卤素化合物作为清洗气体。作为这样的清洗气体，能够列举F2、ClF3、COF2和HCl等。
此外，上述实施方式中，举例表示了对于被处理体形成含氧的薄膜例如硅氧化膜的成膜装置，但是也可以是例如对于被处理体形成含氮的薄膜例如硅氮化膜的成膜装置。此外，也可以是在被处理体上形成氮氧化膜例如硅氮氧化膜的成膜装置。作为被氧化、或氮化、或氮氧化的物质，并不限定于硅，也可以是铪、锆等半导体装置中使用的金属材料。
此外，作为氧化所使用的含氧气体，除O3气体之外也能够使用O2气体、NO2气体、NO气体、N2O气体、H2O气体。此外，在处理容器1中，也可以设置等离子体生成机构而使含氧气体等离子体化以提高反应性。此外，在使用O3气体的情况下，也可以在含氧气体供给源17a中设置产生O3气体的臭氧发生器。
另外，本发明并不限定于上述实施方式，能够进行各种变形。例如，上述实施方式中表示了将本发明应用于搭载多个半导体晶片一齐进行成膜的分批式的成膜装置的例子，但是并不限于此，也能够应用于按每一片晶片进行成膜的单片式的成膜装置。此外，上述实施方式中，表示了交替供给成膜原料和氧化剂(或者氮化剂，或者氮氧化剂)的例子，但是也可以同时供给。
此外，作为被处理体，并不限定于半导体晶片，也能够将本发明应用于LCD玻璃基板等其它基板。

Claims (15)

1.一种半导体处理用的成膜装置的使用方法，其特征在于：
所述成膜装置具备：能够保持真空的立式的处理容器；保持部件，其配置在所述处理容器内，以多段保持的状态保持产品用被处理体；和设置在所述处理容器的外围的加热装置，
所述半导体处理用的成膜装置的使用方法用于减少金属污染，其包括：
使用清洗气体对所述处理容器内的内壁和不保持产品用被处理体的所述保持部件的表面进行清洗处理的工序；
接着，通过交替供给硅源气体和氮化气体而进行硅氮化膜的覆盖处理，利用所述硅氮化膜覆盖所述处理容器的内壁和不保持产品用被处理体的所述保持部件的表面的工序。
2.如权利要求1所述的半导体处理用的成膜装置的使用方法，其特征在于：
所述处理容器具有与所述保持部件对应的高温部和所述高温部的下侧的低温部，
所述覆盖处理使所述高温部中的所述硅氮化膜的膜厚tH与所述低温部中的所述硅氮化膜的膜厚tL之比tH/tL为1以上15以下。
3.如权利要求2所述的半导体处理用的成膜装置的使用方法，其特征在于：
所述覆盖处理通过所述加热装置加热所述高温部，并且通过所述加热装置以外的其它加热器加热所述低温部。
4.如权利要求2所述的半导体处理用的成膜装置的使用方法，其特征在于：
所述硅氮化膜的膜厚为18nm以上300nm以下。
5.如权利要求1所述的半导体处理用的成膜装置的使用方法，其特征在于：
所述覆盖处理使用二氯硅烷作为所述硅源气体，使用550℃以上650℃以下的处理温度。
6.如权利要求1所述的半导体处理用的成膜装置的使用方法，其特征在于：
所述覆盖处理使用六氯乙硅烷作为所述硅源气体，使用450℃以上550℃以下的处理温度。
7.如权利要求1所述的半导体处理用的成膜装置的使用方法，其特征在于：
所述清洗气体是卤素或者卤素化合物。
8.如权利要求1所述的半导体处理用的成膜装置的使用方法，其特征在于：
所述清洗气体选自F2、CF4、C2F6、ClF3、COF2、NF3和HCl。
9.如权利要求1所述的半导体处理用的成膜装置的使用方法，其特征在于：
还包括在所述覆盖处理后，通过向收纳有保持产品用被处理体的所述保持部件的所述处理容器内交替供给所述硅源气体和含氧或氮的气体，进行在所述产品用被处理体上形成含氧或氮的薄膜的成膜处理的工序。
10.如权利要求9所述的半导体处理用的成膜装置的使用方法，其特征在于：
在多次实施所述成膜处理后，再次进行所述清洗处理和所述覆盖处理。
11.一种半导体处理用的成膜装置，其特征在于，包括：
能够保持真空的立式的处理容器；
保持部件，其配置在所述处理容器内，以多段保持的状态保持产品用被处理体；
设置在所述处理容器的外围的加热装置；和
控制所述装置的动作的控制部，
为了减少金属污染，所述控制部执行：
使用清洗气体对所述处理容器内的内壁和不保持产品用被处理体的所述保持部件的表面进行清洗处理的工序；
接着，通过交替供给硅源气体和氮化气体而进行硅氮化膜覆盖处理，利用所述硅氮化膜覆盖所述处理容器的内壁和不保持产品用被处理体的所述保持部件的表面的工序。
12.如权利要求11所述的半导体处理用的成膜装置，其特征在于：
所述处理容器具有与所述保持部件对应的高温部和所述高温部的下侧的低温部；
所述覆盖处理使所述高温部中的所述硅氮化膜的膜厚tH与所述低温部中的所述硅氮化膜的膜厚tL之比tH/tL为1以上15以下。
13.如权利要求12所述的半导体处理用的成膜装置，其特征在于：
还包括在所述低温部的下侧配设的所述加热装置以外的其它加热器，所述覆盖处理通过所述加热装置加热所述高温部，通过所述其它加热器加热所述低温部。
14.如权利要求1所述的半导体处理用的成膜装置，其特征在于：
所述控制部执行在所述覆盖处理后，通过向收纳有保持产品用被处理体的所述保持部件的所述处理容器内交替供给所述硅源气体和含氧或氮的气体，进行在所述产品用被处理体上形成含氧或氮的薄膜的成膜处理的工序。
15.如权利要求14所述的半导体处理用的成膜装置，其特征在于：
所述控制部在多次实施所述成膜处理后，再次进行所述清洗处理和所述覆盖处理。
CN2009101270420A 2008-03-14 2009-03-13 半导体处理用的成膜装置及其使用方法 Active CN101532126B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2008-066326 2008-03-14
JP2008066326 2008-03-14
JP2008066326 2008-03-14
JP2009-027098 2009-02-09
JP2009027098 2009-02-09
JP2009027098A JP5202372B2 (ja) 2008-03-14 2009-02-09 成膜装置のメタル汚染低減方法、半導体装置の製造方法、記憶媒体及び成膜装置

Publications (2)

Publication Number Publication Date
CN101532126A CN101532126A (zh) 2009-09-16
CN101532126B true CN101532126B (zh) 2013-05-15

Family

ID=41063511

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101270420A Active CN101532126B (zh) 2008-03-14 2009-03-13 半导体处理用的成膜装置及其使用方法

Country Status (5)

Country Link
US (1) US7964516B2 (zh)
JP (1) JP5202372B2 (zh)
KR (2) KR101174953B1 (zh)
CN (1) CN101532126B (zh)
TW (1) TWI415172B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5008957B2 (ja) * 2006-11-30 2012-08-22 東京エレクトロン株式会社 シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
US8450834B2 (en) * 2010-02-16 2013-05-28 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer structure of a field effect transistor with an oxygen-containing layer between two oxygen-sealing layers
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
WO2011111498A1 (ja) 2010-03-08 2011-09-15 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
KR101147728B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
JP5632687B2 (ja) 2010-09-10 2014-11-26 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP2012142386A (ja) * 2010-12-28 2012-07-26 Elpida Memory Inc 窒化膜の形成方法
JP2012195565A (ja) * 2011-02-28 2012-10-11 Hitachi Kokusai Electric Inc 基板処理装置、基板処理方法及び半導体装置の製造方法
JP6042656B2 (ja) 2011-09-30 2016-12-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP5807511B2 (ja) * 2011-10-27 2015-11-10 東京エレクトロン株式会社 成膜装置及びその運用方法
CN103264025B (zh) * 2013-05-31 2015-08-05 上海华力微电子有限公司 晶舟自动吹扫装置
KR102162366B1 (ko) * 2014-01-21 2020-10-06 우범제 퓸 제거 장치
JP6131908B2 (ja) * 2014-05-08 2017-05-24 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法、発光素子の製造方法
JP6347544B2 (ja) * 2014-07-09 2018-06-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6647836B2 (ja) * 2014-11-10 2020-02-14 キヤノンメディカルシステムズ株式会社 磁気共鳴イメージング装置、画像処理装置及び画像処理方法
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
JP2018170387A (ja) * 2017-03-29 2018-11-01 東京エレクトロン株式会社 成膜方法及び縦型熱処理装置
JP6916766B2 (ja) * 2018-08-27 2021-08-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置及び半導体装置の製造方法
JP6956660B2 (ja) * 2018-03-19 2021-11-02 東京エレクトロン株式会社 クリーニング方法及び成膜装置
US20220230855A1 (en) * 2021-01-19 2022-07-21 Changxin Memory Technologies, Inc. Process apparatus and process method
JP7549556B2 (ja) * 2021-03-18 2024-09-11 キオクシア株式会社 半導体製造方法および半導体製造装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041311A (en) * 1989-03-14 1991-08-20 Fujitsu Limited Chemical vapor deposition method using a plasma self-cleaning
CN1800444A (zh) * 2004-12-28 2006-07-12 东京毅力科创株式会社 成膜装置及其使用方法
CN101005031A (zh) * 2006-01-18 2007-07-25 东京毅力科创株式会社 等离子体处理装置和等离子体处理装置的控制方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09171968A (ja) 1995-12-21 1997-06-30 Toshiba Microelectron Corp 熱処理装置及び半導体基板の熱処理方法
JP3569376B2 (ja) 1996-03-07 2004-09-22 株式会社ルネサステクノロジ 半導体装置の製造方法
US5976900A (en) * 1997-12-08 1999-11-02 Cypress Semiconductor Corp. Method of reducing impurity contamination in semiconductor process chambers
JP2002313740A (ja) 2001-04-17 2002-10-25 Seiko Epson Corp 半導体製造装置
US6391803B1 (en) 2001-06-20 2002-05-21 Samsung Electronics Co., Ltd. Method of forming silicon containing thin films by atomic layer deposition utilizing trisdimethylaminosilane
JP2003188159A (ja) 2001-12-19 2003-07-04 Seiko Epson Corp Ｃｖｄ装置及び半導体装置の製造方法
US6825051B2 (en) * 2002-05-17 2004-11-30 Asm America, Inc. Plasma etch resistant coating and process
JP3820212B2 (ja) 2002-12-11 2006-09-13 アプライド マテリアルズ インコーポレイテッド Ｃｖｄチャンバクリーニング後にｃｖｄチャンバをコンディショニングする方法
JP4131677B2 (ja) * 2003-03-24 2008-08-13 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
US6974781B2 (en) * 2003-10-20 2005-12-13 Asm International N.V. Reactor precoating for reduced stress and uniform CVD
JP5264039B2 (ja) * 2004-08-10 2013-08-14 東京エレクトロン株式会社 薄膜形成装置及び薄膜形成方法
JP2006165317A (ja) * 2004-12-08 2006-06-22 Elpida Memory Inc 半導体製造装置のクリーニング方法
WO2006087893A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
JPWO2007111348A1 (ja) * 2006-03-28 2009-08-13 株式会社日立国際電気 基板処理装置
JP4410211B2 (ja) * 2006-04-04 2010-02-03 東京エレクトロン株式会社 成膜装置及び成膜方法
US20090155606A1 (en) * 2007-12-13 2009-06-18 Asm Genitech Korea Ltd. Methods of depositing a silicon nitride film
JP2009209447A (ja) * 2008-02-04 2009-09-17 Hitachi Kokusai Electric Inc 基板処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5041311A (en) * 1989-03-14 1991-08-20 Fujitsu Limited Chemical vapor deposition method using a plasma self-cleaning
CN1800444A (zh) * 2004-12-28 2006-07-12 东京毅力科创株式会社 成膜装置及其使用方法
CN101005031A (zh) * 2006-01-18 2007-07-25 东京毅力科创株式会社 等离子体处理装置和等离子体处理装置的控制方法

Also Published As

Publication number Publication date
CN101532126A (zh) 2009-09-16
KR20120066617A (ko) 2012-06-22
JP5202372B2 (ja) 2013-06-05
US20090233454A1 (en) 2009-09-17
KR20090098724A (ko) 2009-09-17
KR101174953B1 (ko) 2012-08-17
TW200947527A (en) 2009-11-16
US7964516B2 (en) 2011-06-21
JP2009246340A (ja) 2009-10-22
TWI415172B (zh) 2013-11-11

Similar Documents

Publication Publication Date Title
CN101532126B (zh) 半导体处理用的成膜装置及其使用方法
CN102080219B (zh) 立式成膜装置及其使用方法
CN102097302B (zh) 成膜方法和成膜装置
JP4733738B2 (ja) 半導体装置の製造方法および基板処理装置
JP4189394B2 (ja) 縦型ｃｖｄ装置を使用するｃｖｄ方法
CN101252087B (zh) SiCN膜形成方法及形成装置
US20150031216A1 (en) Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
KR102478562B1 (ko) 종형 열처리 장치
KR100983452B1 (ko) 실리콘 질화막의 형성 방법
CN1831191A (zh) 半导体处理用的成膜方法及装置
JP2008112973A (ja) 薄膜形成装置の洗浄方法、薄膜形成方法及び薄膜形成装置
JP5575299B2 (ja) 成膜方法および成膜装置
CN102242350A (zh) 成膜方法和成膜装置
US11786946B2 (en) Cleaning method and film forming apparatus
JP2004095940A (ja) 半導体装置の製造方法
TW202338990A (zh) 基板處理裝置、基板處理方法、半導體裝置之製造方法及程式
KR20230151360A (ko) 기판 처리 설비
JP2008243837A (ja) 成膜装置及び成膜方法並びに記憶媒体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant