CN1831191A - 半导体处理用的成膜方法及装置 - Google Patents
半导体处理用的成膜方法及装置 Download PDFInfo
- Publication number
- CN1831191A CN1831191A CN 200610056982 CN200610056982A CN1831191A CN 1831191 A CN1831191 A CN 1831191A CN 200610056982 CN200610056982 CN 200610056982 CN 200610056982 A CN200610056982 A CN 200610056982A CN 1831191 A CN1831191 A CN 1831191A
- Authority
- CN
- China
- Prior art keywords
- gas
- treatment zone
- supply
- described treatment
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
本发明是在可选择地供给包含硅烷系气体的第一处理气体、包含氮化物气体或氮氧化物气体的第二处理气体与包含烃气体的第三处理气体的处理区域内,在被处理基板上由CVD而形成绝缘膜。该成膜方法交互具有第一工序、第二工序、第三工序与第四工序。其中所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
Description
相关申请的交叉引用
本申请基于下述日本专利申请并要求其优先权,所述两个日本申请的全部内容体现于此。
申请号:2005-066340;申请日:2005年3月9日
申请号:2006-004191;申请日:2006年1月11日
技术领域
本发明是涉及在半导体晶片等被处理基板上形成绝缘膜的半导体处理用薄膜的形成方法及装置。这里,所谓半导体处理,是指通过在晶片、LCD(Liquid Crystal Display)及FPD(Flat Panel Display)使用的玻璃基板等被处理基板上按照既定的模式形成半导体层、绝缘层、导电层等,为了制造包含半导体设备、与半导体设备连接的配线、电极等结构物而实施的种种处理。
背景技术
在构成半导体集成电路的半导体设备的制造中,在被处理基板,例如在半导体晶片上实施成膜、蚀刻、氧化、扩散、改性、退火、自然氧化膜的去除等各种处理。日本特开平6-34974号公报给出了纵型(即所谓片型)热处理装置中的这种半导体处理方法。在该发明中,首先,半导体晶片从晶片盒移动到纵型的晶片舟皿上,多段支撑。例如晶片盒中能够收存25枚晶片,晶片舟皿上能够装载30~150枚晶片。接着,晶片舟皿从处理容器的下方装入其内部,同时处理容器被气密地密封。接着,在控制处理气体的流量、处理压力、处理温度等各种处理条件的状态下,实行既定的热处理。
为了提高半导体集成电路的特性,则提高半导体设备的绝缘膜的特性是很重要的。作为半导体设备的绝缘膜,可以使用SiO2、PSG(Phospho Silicate Glass)、P(由等离子体化学气相沉积生成)-SiO、P(由等离子体化学气相沉积生成)-SiN、SOG(Spin on Glass)、Si3N4(氮化硅)等。特别是氮化硅膜,其绝缘特性比氧化硅膜好,且作为蚀刻止动膜及层间绝缘膜也具有足够的功效,所以有频繁使用的倾向。而且,由于同样的理由,有时也使用搀杂硼的氮化碳膜。
作为在半导体晶片的表面上形成上述氮化硅膜的方法,已知的有使用甲硅烷(SiH4),二氯硅烷(DCS:SiH2Cl2),六氯乙硅烷(HCD:Si2Cl6),二叔丁基氨基硅烷(BTBAS:SiH2(NH(C4H9))2等硅烷系气体作为硅源气体,由热化学气相沉积(CVD)成膜的方法。例如由SiH2Cl2+NH3(参照日本特开平6-34974号公报)或8i2Cl6+NH3组合,由热化学气相沉积法形成氮化硅膜。而且,为了减小介电常数,还提出了在氮化硅膜中添加硼作为不纯物的提案(参照日本特开平2-93071号公报)。
近年来,伴随着半导体集成电路的更高的集成化及高微细化,希望能够减轻半导体设备的制造过程中的热经历,提高设备的特性。即使是在纵型的处理装置中,也希望根据要求对半导体处理方法进行改良。例如,在一种成膜处理的CVD(化学气相沉积)中,有间歇地供给原料气体,同时每一层或数层地重复成膜原子或分子水准厚度的层的方法(例如参照日本特开平6-45256号公报、日本特开平11-87341号公报)。这样的成膜方法一般称为ALD(原子层沉积),由此,即使是不将其置于高温,也能够使处理达到指定要求。
例如,在使用二氯硅烷(DCS)与作为氮化气体的氨(NH3)而形成氮化硅膜(SiN)的情况下,进行以下的处理。就是说,在夹持净化(清除)期间交互间歇地向处理容器内供给DCS与NH3。供给NH3气体时施加高频(RF),由此在处理容器内生成等离子体,促进氮化反应。这里,首先通过向处理容器内供给DCS,使晶片表面吸附一层或多层分子水准的DCS。多余的DCS气体在净化期间排出。接着,通过供给NH3气体而生成等离子体,由低温的氮化反应生成氮化硅膜。重复这样的一连串的工艺,完成既定厚度的膜。
然而,在形成上述绝缘膜之后,在其上再形成别的膜的情况下,上述绝缘膜的表面有黏附有机物及微粒等污染物的可能性。因此,必须根据需要进行以去除该污染物为目的的清洗处理。在这种情况下,是将半导体晶片浸入稀氢氟酸等清洗液中,对晶片的表面进行清洗。由此,绝缘膜的表面减去非常薄的一层,以将污染物去除。
例如在760℃左右的高温下由CVD形成上述绝缘膜的情况下,绝缘膜清洗时,蚀刻速度变得非常小。因此,能够在蚀刻时不过度地减薄该绝缘膜,能够在良好地控制膜厚的状态下进行清洗。但是,在底子层形成耐热性低的薄膜的情况下,不能采用高温的热CVD处理。
与此相比,例如在400℃左右的低温下由ALD形成上述绝缘膜的情况下,绝缘膜清洗时,蚀刻速度变得比较大。因此,就有在蚀刻时过度地减薄该绝缘膜的情况,清洗时绝缘膜的厚度的控制性变差。
而且,也有使用氮化硅膜作为上述蚀刻止动膜及层间绝缘膜的情况。在这种情况下,需要氮化硅膜的蚀刻速度充分地小,但在历来的成膜方法中,不能充分地满足该要求。
发明内容
本发明是鉴于上述问题而提出,其目的在于提供形成即使是在比较低的温度下成膜,也能够使蚀刻时的蚀刻速度变小,提高清洗时膜的厚度的控制性,且具有充分作为蚀刻止动膜及层间绝缘膜的功能的绝缘膜的半导体处理用的方法及装置。还有,本发明是日本特开2003-282566(2003年10月3日)所公开的发明的改进发明。
本发明的第一关注点是一种半导体处理用的成膜方法,是在可选择地供给包含硅烷系气体的第一处理气体、包含氮化气体或氮氧化气体的第二处理气体、包含碳氢化气体的第三处理气体的处理区域内,在被处理基板上由CVD(化学气相沉积)而形成绝缘膜的半导体处理用的成膜方法,交互具有第一工序、第二工序、第三工序与第四工序。其中所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
本发明的第二关注点是一种半导体处理用的成膜方法,是在可选择地供给包含碳氢化气体的第一处理气体、包含氮化气体或氮氧化气体的第二处理气体、包含含硼气体的第三处理气体的处理区域内,在被处理基板上由CVD(化学气相沉积)而形成绝缘膜的半导体处理用的成膜方法,交互具有第一工序、第二工序、第三工序与第四工序。其中所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
本发明的第三关注点是一种半导体处理用的成膜装置,设置有,具有收存被处理基板的处理区域的处理容器;在所述处理区域内支撑所述被处理基板的支撑部件;加热所述处理区域内的所述被处理基板的加热器;对所述处理区域内排气的排气系统;向所述处理区域内供给含硅烷系气体的第一处理气体的第一处理气体供给系统;向所述处理区域内供给含氮化气体或氮氧化气体的第二处理气体的第二处理气体供给系统;向所述处理区域内供给含碳氢化气体的第三处理气体的第三处理气体供给系统;以及控制所述装置的动作的控制部。所述控制部由CVD在所述被处理膜上形成绝缘膜,因此交互实行第一工序、第二工序、第三工序及第四工序。其中所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
本发明的第四关注点是一种半导体处理用的成膜装置,设置有,具有收存被处理基板的处理区域的处理容器;在所述处理区域内支撑所述被处理基板的支撑部件;加热所述处理区域内的所述被处理基板的加热器;对所述处理区域内排气的排气系统;向所述处理区域内供给含碳氢化气体的第一处理气体的第一处理气体供给系统;向所述处理区域内供给含氮化气体或氮氧化气体的第二处理气体的第二处理气体供给系统;向所述处理区域内供给含有含硼气体的第三处理气体的第三处理气体供给系统;以及控制所述装置的动作的控制部。所述控制部由CVD在所述被处理膜上形成绝缘膜,故交互实行第一工序、第二工序、第三工序及第四工序。其中所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
本发明的第五关注点是一种包含用于在处理器中执行的程序指令、可由计算机读取的介质,所述程序指令由处理器执行时,在可选择地供给包含硅烷系气体的第一处理气体、包含氮化气体或氮氧化气体的第二处理气体、包含碳氢化气体的第三处理气体的处理区域内,在被处理基板上由CVD(化学气相沉积)而形成绝缘膜的半导体处理用的成膜装置中,交互实行第一工序、第二工序、第三工序及第四工序。其中所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
本发明的第六关注点是一种包含用于在处理器中执行的程序指令、可由计算机读取的介质,所述程序指令由处理器执行时,在可选择地供给包含碳氢化气体的第一处理气体、包含氮化气体或氮氧化气体的第二处理气体与包含含硼气体的第三处理气体的处理区域内,在被处理基板上由CVD(化学气相沉积)而形成绝缘膜的半导体处理用的成膜装置中,交互实行第一工序、第二工序、第三工序及第四工序。其中所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
本发明其它的目的与优点将在以下的描述中作进一步说明,其中一部分能够从描述中得到更好的理解。通过以下结合附图的实施方式的说明,本发明其它的目的与优点能够得到更好的认识与理解。
附图说明
以下是为了说明实施方式的附图。通过以下附图以及结合附图的实施方式的说明,能够得到更好地理解本发明。
图1是表示本发明实施方式中成膜装置(CVD装置)的截面图。
图2是表示图1所示装置的一部分的横截平面图。
图3是表示第一实施方式的成膜方法中气体供给及施加高频(RF)的样式的时间图。
图4是表示第二实施方式的成膜方法中气体供给及施加高频(RF)的样式的时间图。
图5是表示第三实施方式的成膜方法中气体供给及施加高频(RF)的样式的时间图。
图6是表示第四实施方式的成膜方法中气体供给及施加高频(RF)的样式的时间图。
图7是表示根据第四实施方式形成的薄膜的叠层结构的一例的截面图。
图8是表示第一至第三实施方式中分别对三个实施例PE1、PE2、PE3薄膜的蚀刻速度作评价的结果图表。
图9是表示主控制部的概略方框图。
具体实施方式
下面参照附图详细说明本发明的实施方式。还有,对于具有大体相同功能及构成的构成要素,都赋予同样的符号,其重复说明仅在必要的情况下进行。
图1是表示本发明实施方式中成膜装置(纵式CVD装置)的截面图。图2是表示图1所示装置的一部分的横截平面图。该成膜装置2,具有可选择地供给包含硅烷系气体的二氯硅烷(DCS)气体的第一处理气体,包含氮化气体的氨(NH3)气体的第二处理气体,包含烃气体的C2H4(乙烯气体)的第三处理气体,以及包含含硼气体的BCl3气体的第四处理气体的处理区域。成膜装置2是在这样的处理区域内由CVD法在被处理基板上形成含碳绝缘膜的结构。还有,虽然在以下的说明中,成膜装置2中包含以上全部的气体供给体系,但在后述的各实施方式中也有不使用这些气体的一部分的情况。而且,在构筑各实施方式中专用的装置的情况下,可以将不使用的气体供给体系省略。
成膜装置2具有在内部规定收存间隔重叠的多枚半导体晶片并进行处理的处理区域5、下端开口的有盖的圆筒状的处理容器4。处理容器4的全体,例如由石英所构成。在处理容器4的顶盖上,设置石英制的顶盖板6而密封。在处理容器4的下端开口处,通过O型圈等密封部件10而连接有成形为圆筒状的歧管(多支管)8。还有,也可以不设置另外的歧管8,而是由石英制的处理容器构成全体。
歧管8例如可以由不锈钢所制成,支撑处理容器4的下端。通过歧管8的下端开口,石英制的晶片舟皿12可升降,由此,处理容器4可以对于晶片舟皿12装载与卸载。在晶片舟皿12上,多段地装载有多枚半导体晶片。例如,在本实施方式的情况下,在晶片舟皿12的支柱12A上,例如可等间距地支撑50~100枚左右的直径为300mm的晶片W。
晶片舟皿12通过石英制的保温筒14而装载于工作台16。工作台16,支撑于开闭歧管8的下端开口、例如由不锈钢制的贯通盖体18的旋转轴20上。
在旋转轴20的贯通部,例如设置有磁性流体密封件22,气密且可旋转地支撑旋转轴20。在盖体18的周围部与歧管8的下端部,设置有例如由O型圈等所构成的密封部件24,保持容器的密封性。
旋转轴20,例如安装在支撑于螺杆升降机等升降机构25的臂26的前端。由升降机构25使晶片舟皿12及盖体18一体升降,还有,也可以是工作台16固定设置于盖体18一侧,不使晶片舟皿12旋转而进行晶片W的处理。
在歧管8的侧面部连接有为了对处理容器4内的处理区域5供给既定气体的气体供给部。气体供给部包括第二处理气体供给系统28、第一处理气体供给系统30、第四处理气体供给系统32、第三处理气体供给系统34、以及净化气体供给系统36。第一处理气体供给系统30供给含有包含硅烷系气体的DCS(二氯硅烷)气体的第一处理气体。第二处理气体供给系统28供给包含氮化物气体的氨(NH3)的第二处理气体。第三处理气体供给系统34供给包含烃气体的C2H4(乙烯)的第三处理气体。第四处理气体供给系统32供给作为包含含硼气体(掺杂气体)的BCl3气体的第四处理气体。净化气体供给系统36供给作为净化气体的惰性气体,例如氮气。在第一至第四处理气体中,可以根据需要而混合入适量的载体气体,但在以下的说明中,为了使说明容易,对载体气体不再提及。
具体地,第二、第一、第四、及第三处理气体供给系统28、30、32、34分别具有在歧管8的侧壁贯通内侧向上方弯曲延伸、由石英管所构成的气体分散喷嘴38、40、42、44(参照图1)。各气体分散喷嘴38~44中,按照既定的间隔沿其长度方向(上下方向)形成多个气体喷射孔38A、40A、42A、44A,覆盖晶片舟皿12上的全体晶片W。气体喷射孔38A、40A、42A、44A在水平方向上大体均匀地供给对应的处理气体,使得对于晶片舟皿12上的多枚晶片W形成水平的气流。另一方面,净化气体供给系统36,具有贯通歧管8的侧壁而设置的短的气体喷嘴46。
喷嘴38、40、42、44、46通过气体供给线(气体通路)48、50、52、54,56分别与NH3气体、DCS气体、BCl3气体、C2H4气体以及N2的气体源28S、30S、32S、34S、36S相连接。在气体供给线48、50、52、54,56上,设置有开闭阀48A、50A、52A、54A,56A和质量流量控制器那样的流量控制器48B、50B、52B、54B,56B。由此,能够在控制NH3气体、DCS气体、BCl3气体、C2H4气体以及N2气体的流量的同时进行气体供给。
在处理容器4的侧壁的一部分上,沿其高度方向设置有气体激励部66。在与气体激励部66对面的处理容器的相反一侧,为了对该内部气氛进行真空排气,例如通过在上下方向削去处理容器4的侧壁而设置有细长的排气孔68。
具体地,气体激励部66具有通过在上下方向按规定宽度削去处理容器4的侧壁而形成的细长开口70。开口70由气密焊接于处理容器4的外壁的石英制的盖72所覆盖。盖72成为向处理容器4的外侧突出的截面凹状,且具有上下细长的形状。
由该构成形成从处理容器4的侧壁突出且一侧向处理容器4内开口的气体激励部66。就是说,气体激励部66的内部空间与处理容器4的处理区域5相连通。开口70是在上下方向上充分长地形成,能够在高度方向上覆盖晶片舟皿12上所保持的全部晶片W。
在盖72的两侧壁的外侧面上,沿其长度方向(上下方向)设置有相互对面的一对细长的电极74。电极74上通过供电线78而连接有等离子体发生用的高频电源76。对电极74施加例如13.56MHz的高频电压,由此在一对电极74之间形成为了激励等离子体的高频电场。还有,高频电压的频率不限于13.56MHz,也可以使用其它的频率,例如400kHz。
第二处理气体的气体分散喷嘴38,位于晶片舟皿12上的最下水准(高度)的晶片W以下的位置,向处理容器4的半径方向外方弯曲。其后,第二处理气体的气体分散喷嘴38,在气体激励部66内的最深(距离处理容器4的中心最远)的位置,垂直立起。如图2所示,气体分散喷嘴38设置于被一对对面电极74所夹持的区域(高频电场最强的位置),即比实际产生主要等离子体的等离子体发生区域PS更向外侧离开的位置。从气体分散喷嘴38的气体喷射孔38A所喷射的包含NH3气体的第二处理气体,向等离子体发生区域PS喷射,在此激励(分解或活化),在这样的状态下供给到晶片舟皿12上的晶片W。
在盖72的外侧,安装有覆盖该盖的例如由石英所构成的绝缘保护盖80。绝缘保护盖80内侧的与电极74相对面的部分上,设置有由冷却介质通路所构成的冷却机构(未图示)。冷却介质通路流过作为冷却介质的例如冷却的氮气流,由此对电极74冷却。还有,在绝缘保护盖80的外侧,设置有覆盖该保护盖、防止高频泄漏的护罩(未图示)。
在气体激励部66的开口70的外侧附近,即开口70的外侧(处理容器4内)的一侧,垂直立起设置有第一及第四处理气体的气体分散喷嘴40、42,在另一侧垂直立起设置有第三处理气体的气体分散喷嘴44。从气体分散喷嘴40、42、44上形成的气体喷射孔40A、42A、44A,向处理容器4的中心方向喷射包含DCS的第一处理气体、包含BCl3气体的第四处理气体、以及包含C2H4的第三处理气体。
另一方面,在与气体激励部66对面设置的排气孔68处,通过焊接安装有覆盖该排气孔、由石英所构成的截面成形为コ字型的排气口盖部件82。排气口盖部件82沿处理容器4的侧壁向上方延伸,在处理容器4的上方形成气体出口84。气体出口84上连接有设置有真空泵等的真空排气系统GE。
设置有包围处理容器4,对处理容器4的气氛及晶片W进行加热的加热器86。在处理容器4的排气孔68的附近,设置有为了控制加热器86的热电偶(未图示)。
成膜装置2进而具有由控制装置全体动作的计算机等所构成的主控制部60。主控制部60根据其附带的存储部212中所预先记忆的成膜处理的处理处方,例如形成膜的厚度及成分,进行后述的成膜处理。该存储部212中还将处理气体流量与膜的厚度及成分的关系作为预先控制数据而记忆。因此,主控制部60能够基于这些记忆的处方及控制数据等,对升降机构25,气体供给系统28、30、32、34、36,排气系统GE,气体激励部66,加热器86等进行控制。
接着,对使用图1所示的装置而进行的成膜方法(即所谓ALD(原子层沉积)成膜)加以说明。
<第一实施方式>
在第一实施方式的成膜方法中,由CVD法在半导体晶片W上形成由SiBCN(boron doped silicon carbon nitride)所构成的绝缘膜。为此,向收存有晶片W的处理区域5选择性地供给含有含硅烷系气体的二氯硅烷(DCS)气体的第一处理气体、氮化物气体的氨(NH3)的第二处理气体、包含烃气体的C2H4(乙烯)的第三处理气体、以及包含含硼气体的BCl3气体的第四处理气体。
首先,在设定为既定温度的处理容器4内装载保持有多枚、例如50~100枚尺寸为300mm的晶片W的常温的晶片舟皿12,将处理容器4密闭。接着,对处理容器8内抽真空,维持既定的处理压力,同时使晶片的温度上升,待机至稳定于成膜用的处理温度。接着,旋转晶片舟皿12,并由气体分散喷嘴40、38、44、42在分别控制流量的同时间歇地供给第一至第四处理气体。
具体地,含DCS的第一处理气体、含C2H4的第三处理气体、以及含BCl3气体的第四处理气体,由气体分散喷嘴40、44、42的气体喷射孔40A、44A、42A供给到晶片舟皿12上的多枚晶片W,形成平行的气流。在此期间,DCS气体、C2H4气体、以及BCl3气体的分子或由它们的分解而产生的分解物的分子或原子吸附在晶片上。
另一方面,含NH3气体的第二处理气体由气体分散喷嘴38的气体喷射孔38A供给到晶片舟皿12上的多枚晶片W,形成平行的气流。第二处理气体在通过一对的电极74之间的等离子体发生区域PS时选择性地激励,一部分等离子体化。此时,例如生成N*、NH*、NH2 *、NH3 *等原子团(活性种)(记号*表示原子团)。这些原子团从气体激励部66的开口70向处理容器4的中心流出,以层流的状态供给到晶片W的相互之间。
上述原子团与晶片W的表面黏附的DCS气体、C2H4气体的分子等发生反应,由此在晶片W上形成薄膜。进而,此时由BCl3气体分解所产生的B原子进入薄膜,形成含有作为不纯物硼的SiBCN膜。还有,与此相反,在晶片W的表面黏附有原子团的部位,能够流过DCS气体、C2H4气体及BCl3气体的情况下,也发生同样的反应,在晶片W上形成SiBCN膜。
图3是表示第一实施方式的成膜方法中气体供给及施加高频(RF)的样式的时间图。如图3所示,在该实施方式的成膜方法中,交互重复第一至第四工序T1~T4。即多次重复由工序T1~T4所构成的循环,通过叠层每次循环所形成的SiBCN膜,得到最终厚度的SiBCN膜。
具体地,在第一工序T1中,对处理区域5供给第一处理气体(图3中表示为DCS)、第三处理气体(图3中表示为C2H4)、第四处理气体(图3中表示为BCl3),而对处理区域5的第二处理气体(图3中表示为NH3)的供给则停止。在第二工序T2中,停止对处理区域5的第一、第二、第三、第四处理气体供给。在第三工序T3中,进行对处理区域5的第二处理气体的供给,而停止对处理区域5的第一、第三、第四处理气体供给。而且,在第三工序T3中,RF电源76从中途为接通(ON),由气体激励部66使第二处理气体等离子体化,由此仅在工序T3b期间将第二处理气体在激励的状态下供给到处理区域5。在第四工序T4中,停止对处理区域5的第一、第二、第三、第四处理气体供给。
在第三工序T3中,在经过既定的时间Δt后RF电源76为接通,由气体激励部66使第二处理气体等离子体化,由此仅在副工序T3b期间将第二处理气体在激励的状态下供给到处理区域5。这个所谓既定的时间Δt,是指使NH3的流量达到稳定所需的时间,例如5秒左右。但是,也可以是在贯穿第二处理气体的供给期间的全部期间由气体激励部66使第二处理气体等离子体化。通过这样在第二处理气体的流量到达稳定后使RF电源接通而启动等离子体,能够提高晶片W的面间方向(高度方向)上活性种的浓度的均匀性。
第二及第四工序T2、T4,是作为排除处理容器4内所残留的气体的净化工序而使用。这里所谓净化,是指对处理容器4内流过氮气等惰性气体的同时进行真空排气,或者是停止全部的气体供给对处理容器4进行真空排气,由此去除处理容器4内所残留的气体。而且,也可以是第二及第四工序T2、T4的前半部分进行真空排气,后半部分同时进行真空排气与惰性气体供给。还有,在第一及第三工序T1、T3中,供给第一至第四处理气体时,可以将处理容器4的真空排气停止。但是,第一至第四处理气体的供给,在同时进行处理容器4的真空排气的情况下,也可以是贯通第一至第四工序T1~T4的全部,继续处理容器4内的真空排气。
在图3中,可以设定为,第一工序T1约1~20秒,例如约10秒,第二工序T2约5~15秒,例如约10秒,第三工序T3约1~30秒,例如约20秒,副工序T3b约1~25秒,例如约10秒,第四工序T4约5~15秒,例如约10秒。而且,通常通过第一至第四工序T1~T4的一个循环所形成的膜厚大约为0.11~0.13nm。所以,如果希望膜厚例如为70nm,则需要重复该循环约600次。但是,这些时间及厚度仅是所表示的一个例子,并不是限于该数值。
如上所述,一起供给第一、第三、第四处理气体的工序T1,与包含单独供给包含NH3的第二处理气体及将它们共同由等离子体激励期间的工序T3,是夹着净化工序T2、T4而交互实施。由此,能够使所形成的SiBCN的介电常数非常低,且能够大幅度提高该干式蚀刻时的耐蚀刻性。其理由考虑如下。就是说,一般地,氮化硅膜中添加硼时其耐蚀刻性恶化,但是,如第一实施方式那样,在第二处理气体供给时由等离子体将其激励,能够产生含氮的原子团(活性种),促进膜的氮化。其结果是,膜中的Si-H结合减少,耐蚀刻强的Si-N结合增加。由此能够使膜的耐蚀刻性大幅度提高。
而且,如上所述,在膜形成时,向处理容器8内供给C2H4气体作为烃气体,由此使氮化硅膜成为含碳的状态。由此,例如虽然是在比历来的成膜温度例如760℃低的温度,例如在550℃成膜,但在该膜的表面进行清洗处理及蚀刻处理时,对所使用的稀氢氟酸的蚀刻速度也能够降低。其结果是,能够防止蚀刻时膜被过多地蚀刻掉,能够提高该膜厚的控制性。而且,也能够充分发挥作为蚀刻止动膜及层间绝缘膜的功能。
而且,如上所述,在供给处理气体的第一及第二工序之间的停止处理气体的第二及第四工序T2、T4,具有作为对膜进行改性的功能。在将要进入该期间之前所形成的SiBCN膜的表面,会在该期间得到改性而提高品质。由此,将会进一步抑制SiBCN膜的蚀刻速度。该改性处理时的原子水平的作用考虑如下。就是说,在含有碳原子的SiBCN膜形成时,在该薄膜的最表面DCS气体堆积时未能脱离的Cl原子以活化状态结合。在停止DCS气体供给的工序T2、T4中,C2H4气体及NH3气体中C原子及N原子置换上述薄膜最表层的Cl原子,膜中的Cl的成分减少,结果是蚀刻速度下降。
特别是在使用C2H4气体的情况下,由于进入膜中的C原子的量增加,所以可能进一步控制蚀刻速度。而且,在氮化硼膜中添加碳,与不添加的情况相比成膜速度能够提高20%~30%左右。其理由可认为是由于碳的添加而促进了硼对于晶片表面的吸附作用。
上述成膜处理的处理条件如下。DCS气体的流量在50~2000sccm的范围内,例如为1000sccm。NH3气体的流量在500~5000sccm的范围内,例如为1000sccm。C2H4气体的流量在200~2000sccm的范围内,例如为500sccm(1slm)。BCl3气体的流量在1~40sccm的范围内,例如为4sccm。C2H4气体的流量在DCS气体的流量的3倍以下。其理由在于,烃气体的流量过多时,会发生膜的质量急剧下降等不希望的事件。
处理温度是比通常CVD处理低的温度,具体地是300~700℃的范围,希望是在550~630℃的范围内。处理温度低于300℃时,反应不发生,膜几乎不堆积。处理温度高于700℃时,由膜的质量恶化的CVD形成堆积膜,同时已经形成的金属膜也会受到热损伤。
处理压力在13Pa(0.1Torr)~1330Pa(10Torr)的范围内,希望在40Pa(0.3Torr)~266Pa(2Torr)的范围内。例如,处理压力在第一工序(吸附工序)TI为1Torr,在第三工序(使用等离子体氮化工序)T3为0.3Torr。在处理压力小于13Pa的情况下时,成膜速度在实用水准以下。成膜压力在1330Pa以下时,由于对于晶片的反应是以吸附反应为主流,所以能够以高的成膜速度稳定地堆积质量良好的薄膜,能够得到良好的结果。但是,处理压力大于1330Pa时,反应形式从吸附反应向气相反应过渡,以气相反应为主流。其结果是不仅是膜的面间与面内的均匀性下降,而且由气相反应所引起的粒子也急剧增加,所以是不希望的。
<第二实施方式>
在第二实施方式的成膜方法中,由CVD法在半导体晶片W上形成不搀杂硼(B)的SiCN(silicon carbon nitride)所构成的绝缘膜。为此,向收存有晶片W的处理区域5选择性地供给含有硅烷系气体的二氯硅烷(DCS)气体的第一处理气体、含氮化气体的氨(NH3)的第二处理气体、以及包含烃气体的C2H4(乙烯)气体的第三处理气体。
就是说,在第二实施方式中,变更图3所示的第一实施方式,对应于完全不供给包含含硼气体的BCl3气体的第四处理气体而进行成膜的方法。所以,在进行第二实施方式的情况下,在图1所示的成膜装置中,不需要第四处理气体供给系统32。还有,该第二实施方式的处理条件,除了关于第四处理气体的条件之外,与前面的第一实施方式的情况相同。
图4是表示第二实施方式的成膜方法中气体供给及施加RF(高频)的样式的时间图。如图4所示,在该实施方式的成膜方法中,也是交互重复第一至第四工序T11~T14。就是说,多次重复由第一至第四工序T11~T14所构成的循环。通过叠层每次循环所形成的SiCN膜,得到最终厚度的SiCN膜。
具体地,在第一工序T11中,对处理区域5实行第一处理气体(图4中表示为DCS)及第三处理气体(图4中表示为C2H4)的供给,而对处理区域5的第二处理气体(图4中表示为NH3)的供给则停止。在第二工序T12中,停止对处理区域5的第一、第二、第三处理气体的供给。在第三工序T13中,进行对处理区域5的第二处理气体的供给,而停止对处理区域5的第一、第三处理气体供给。而且,在第三工序T13中,RF电源76从中途为接通,由气体激励部66使第二处理气体等离子体化,由此仅在工序T13b期间将第二处理气体在激励的状态下供给到处理区域5。在第四工序T14中,停止对处理区域5的第一、第二、第三处理气体供给。
在第二实施方式中,由于也是在供给第二处理气体时由等离子体激励,所以产生含N的原子团(活性种),由此促进氮化。其结果是,膜中的Si-H结合减少,耐蚀刻强的Si-N结合增加。而且,在膜形成时,向处理容器8内供给C2H4气体作为烃气体,由此使氮化硅膜成为含碳的状态。由此,例如虽然是在比历来的成膜温度例如760℃低的温度,例如在550℃成膜,但在该膜的表面进行清洗处理及蚀刻处理时,对所使用的稀氢氟酸的蚀刻速度也能够降低。其结果是,能够防止蚀刻时膜被过多地蚀刻掉,能够提高该膜厚的控制性。而且,也能够充分发挥作为蚀刻止动膜及层间绝缘膜的功能。
<第三实施方式>
在第三实施方式的成膜方法中,由CVD法在半导体晶片W上形成有BCN(boron doped carbon nitride)所构成的绝缘膜。为此,向收存有晶片W的处理区域5选择性地供给含有氮化气体的氨(NH3)气体的第二处理气体、包含烃气体的C2H4(乙烯)气体的第三处理气体、以及包含含硼气体的BCl3气体的第四处理气体。
就是说,在第三实施方式中,变更图3所示的第一实施方式,对应于完全不供给含有硅烷系气体的二氯硅烷(DCS)气体的第一处理气体而进行成膜的方法。所以,在进行第三实施方式的情况下,在图1所示的成膜装置中,不需要第一处理气体供给系统30。还有,该第三实施方式的处理条件,除了关于第一处理气体的条件之外,与前面的第一实施方式的情况相同。
图5是表示第三实施方式的成膜方法中气体供给及施加RF(高频)的样式的时间图。如图5所示,在该实施方式的成膜方法中,也是交互重复第一至第四工序T21~T24。就是说,多次重复由第一至第四工序T21~T24所构成的循环。通过叠层每次循环所形成的BCN膜,得到最终厚度的BCN膜。
具体地,在第一工序T21中,对处理区域5实行第三处理气体(图5中表示为C2H4)及第四处理气体(图5中表示为BCl3)的供给,而对处理区域5的第二处理气体(图5中表示为NH3)的供给则停止。在第二工序T22中,停止对处理区域5的第二、第三、第四处理气体的供给。在第三工序T23中,进行对处理区域5的第二处理气体的供给,而停止对处理区域5的第三、第四处理气体供给。而且,在第三工序T23中,RF电源76从中途为接通,由气体激励部66使第二处理气体等离子体化,由此仅在副工序T23b期间将第二处理气体在激励的状态下供给到处理区域5。在第四工序T24中,停止对处理区域5的第二、第三、第四处理气体供给。
在第三实施方式中,由于是在供给第二处理气体时由等离子体激励,所以产生含N的原子团(活性种),由此促进氮化。其结果是,膜中的C-H结合减少,耐蚀刻强的C-N结合增加。由此,例如虽然是在比历来的成膜温度例如760℃低的温度,例如在550℃成膜,但在该膜的表面进行清洗处理及蚀刻处理时,对所使用的稀氢氟酸的蚀刻速度也能够降低。其结果是,能够防止蚀刻时膜被过多地蚀刻掉,能够提高该膜厚的控制性。而且,也能够充分发挥作为蚀刻止动膜及层间绝缘膜的功能。
<第四实施方式>
在第四实施方式的成膜方法中,由CVD法在半导体晶片W上形成有SiBN(boron doped silicon nitride)薄膜与所SiCN(silicon carbonnitride)薄膜重复叠层所构成的绝缘膜。为此,向收存有晶片W的处理区域5选择性地供给含有含硅烷系气体的二氯硅烷(DCS)的第一处理气体、含有氮化物气体的氨(NH3)的第二处理气体、包含烃气体的C2H4气体(乙烯)的第三处理气体、以及包含含硼气体的BCl3气体的第四处理气体。
就是说,在第四实施方式中,变更图3所示的第一实施方式,对应于交互重复进行完全不供给包含烃气体的C2H4气体(乙烯)的第三处理气体的第一循环,与进行完全不供给包含含硼气体的BCl3气体的第四处理气体的第二循环而进行成膜的方法。还有,该第四实施方式的处理条件,除了交互进行第一循环与第二循环之外,与前面的第一
实施方式的情况相同。
图7是表示根据第四实施方式形成的薄膜的叠层结构的一例的截面图。如图7所示,在半导体晶片W上交互叠层SiBN薄膜92与SiCN薄膜94。该SiBN/SiCN叠层结构膜从全体上看,显示出与SiBCN相似的特性。图7表示3次重复由上述第一及第二循环所构成的设置的状态。
图6是表示第四实施方式的成膜方法中气体供给及施加RF(高频)的样式的时间图。如图6所示,在该实施方式的成膜方法中,是交互重复由第一至第四工序T31~T34所构成的第一循环与由第五至第八工序T35~T38所构成的第二循环。就是说,多次重复第一循环与第二循环。通过叠层每次循环所形成的SiBN薄膜和SiCN薄膜,得到最终厚度的SiBN/SiCN膜。还有,第一循环与第二循环的顺序也可以相反(从第二循环开始)。
具体地,首先,作为第一循环实行第一至第四工序T31~T34。在第一工序T31中,对处理区域5供给第一处理气体(图6中表示为DCS)及第四处理气体(图6中表示为BCl3),而对处理区域5的第二处理气体(图6中表示为NH3)及第三处理气体(图6中表示为C2H4)的供给则停止。在第二工序T32中,停止对处理区域5的第一、第二、第四、第四处理气体的供给。在第三工序T33中,进行对处理区域5的第二处理气体的供给,而停止对处理区域5的第一、第三、第四处理气体供给。而且,在第三工序T33中,RF电源76从中途为接通,由气体激励部66使第二处理气体等离子体化,由此仅在副工序T33b期间将第二处理气体在激励的状态下供给到处理区域5。在第四工序T34中,停止对处理区域5的第一、第二、第三、第四处理气体供给。
接着,作为第二循环实行第五至第八工序T35~T38。在第五工序T35中,对处理区域5供给第一及第三处理气体,而对处理区域5的第二及第四处理气体的供给则停止。在第六工序T36中,停止对处理区域5的第一、第二、第四、第四处理气体的供给。在第七工序T37中,进行对处理区域5的第二处理气体的供给,而停止对处理区域5的第一、第三、第四处理气体供给。而且,在第七工序T37中,RF电源76从中途为接通,由气体激励部66使第二处理气体等离子体化,由此仅在副工序T37b期间将第二处理气体在激励的状态下供给到处理区域5。在第八工序T38中,停止对处理区域5的第一、第二、第三、第四处理气体供给。
在第四实施方式中,由于是在供给第二处理气体时由等离子体激励,所以产生含N的原子团(活性种),由此促进膜的氮化。而且,在膜的形成时,向处理容器8内供给作为碳氢化合物的例如C2H4气体,由此使氮化硅膜成为含碳的状态。由此,例如虽然是在比历来的成膜温度例如760℃低的温度,例如在550℃成膜,但在该膜的表面进行清洗处理及蚀刻处理时,对所使用的稀氢氟酸的蚀刻速度也能够降低。其结果是,能够防止蚀刻时膜被过多地蚀刻掉,能够提高该膜厚的控制性。而且,也能够充分发挥作为蚀刻止动膜及层间绝缘膜的功能。进而,由于膜中含有硼元素,所以其耐蚀刻性能够进一步得到提高。
<实验1>
使用图1所示的装置,由第一至第三实施方式中的成膜方法而形成绝缘膜,对其进行了评价。该实验中的成膜处理的处理条件的基准如上所述,成膜温度为550℃,使用1%的稀释氟化氢水溶液作为蚀刻液。
图8是表示第一至第三实施方式中分别对三个实施例PE1、PE2、PE3的薄膜的蚀刻速度进行评价的结果图表。实施例PE1、PE2、PE3的薄膜,如上所述,分别是由SiBCN薄膜、SiCN薄膜、以及BCN薄膜所构成。图8表示各膜的蚀刻速度,以及各膜不含碳的情况下的蚀刻速度(基准)。
从图8可知,在各膜中加入碳成分的情况下,与不加入碳成分的薄膜相比,全部是能够降低蚀刻速度,保证了膜的质量的改善。例如SiBCN薄膜与SiBN薄膜相比,蚀刻速度能够改善13.8%。SiCN薄膜与SiN薄膜相比,蚀刻速度能够改善6.8%。BCN薄膜与BN薄膜相比,蚀刻速度能够改善48%。由此能够确认加入碳的有用性。
<第一至第四实施方式中共同的事项>
如上所述,第一至第四实施方式中的方法,是基于处理程序,在主控制部60的控制下实行。图9是表示主控制部60的概略方框图。主控制部60具有CPU210,CPU210与存储部212、输入部214、输出部216等相连接。存储部212中存储有处理程序及处理处方。输入部214是为了与使用者对话的输入装置,例如包含键盘、定点设备,以及存储介质的驱动器等。输出部216输出为了控制处理装置的各器械的控制信号。图9还表示了对于计算机可装拆的存储介质218。
上述实施方式中的方法,是可以作为用于处理器上实行的程序指令,写入计算机可读取的存储介质,能够适用于各种半导体处理装置。或者,这种程序指令由通信媒体传送,适用于各种半导体处理装置。存储介质例如是磁盘(软盘、硬盘(一例为存储部212中包含的硬盘)),光盘(CD、DVD等),磁光盘(MO等),半导体存储器等。控制半导体装置动作的计算机通过读入存储介质中记忆的程序指令,将其在处理器上执行,而实施上述方法。
在上述实施方式中,作为成膜装置2,示例的是将形成等离子体的气体激励部66与处理容器4一体组装的构成。也可以由以下的结构取代之,将气体激励部66与处理容器4单独设置,在处理容器4之外预先激励NH3气体(即所谓远程等离子体),将该激励的NH3气体向处理容器4供给。而且,也可以不对NH3气体活化而供给。在这种情况下,为了补偿不使用等离子体所引起的能量的下降,必须将处理温度稍许提高。
在上述实施方式中,作为第一处理气体中的硅烷系气体示例的是DCS气体。关于这一点,作为硅烷系气体,可以使用从以下气体所构成的气体群中选择一种以上的气体:二氯硅烷(DCS),六氯乙硅烷(HCD),甲硅烷(SiH4),乙硅烷(Si2H6),六甲基二硅氨烷(HMDS)、四氯硅烷(TCS)、二甲硅烷基胺(DSA)、三甲硅烷基氨(TSA),二叔丁基氨基硅烷(BTBAS)2等。
在上述实施方式中,作为第二处理气体中的氮化气体使用的是NH3气体,N2气体。而且,在将本发明适用于氮化硅体系的膜的情况下,可以使用以下气体取代氮化气体:一氧化二氮(N2O)、一氧化氮(NO)等氮氧化物气体。在这种情况下,形成的膜为含氧[O]的氮氧化硅体系的膜。
在上述实施方式中,作为第三处理气体中的烃气体示例的是乙烯气体。关于这一点,作为烃气体也可以使用从以下气体所构成的气体群中选择一种或两种以上的气体:乙炔、乙烯、甲烷、乙烷、丙烷、丁烷等。
在上述实施方式中,作为第四处理气体中的含硼气体示例的是BCl3气体。关于这一点,作为含硼气体也可以使用从以下气体所构成的气体群中选择一种以上的气体:BCl3、B2H6、BF3、B(CH3)3等。
作为被处理基板,也不限于半导体晶片,也可以是LCD基板、玻璃基板等其它基板。
本领域的技术人员可对本发明进行改变。因此本发明并不限于上述实施方式,在不脱离其宗旨的前提下,当然能够进行各种变更。
Claims (22)
1.一种半导体处理用的成膜方法,其特征在于,在可选择地供给包含硅烷系气体的第一处理气体、包含氮化物气体或氮氧化物气体的第二处理气体与包含烃气体的第三处理气体的处理区域内,在被处理基板上通过CVD而形成绝缘膜,
所述成膜方法交互具有第一工序、第二工序、第三工序与第四工序,
所述第一工序对所述处理区域供给第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;
所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;
所述第三工序对所述处理区域供给第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;
所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
2.根据权利要求1所述的方法,其特征在于,所述第三工序具有在通过激励机构激励的状态下将所述第二处理气体向所述处理区域供给的激励期间。
3.根据权利要求2所述的方法,其特征在于,所述第三工序具有在所述激励期间之前,在未经激励机构激励的状态下将所述第二处理气体向所述处理区域供给的期间。
4.根据权利要求1所述的方法,其特征在于,所述处理区域构成为可选择地供给含有含硼气体的第四处理气体,所述方法具有对所述处理区域供给所述第四处理气体的期间。
5.根据权利要求4所述的方法,其特征在于,所述第四处理气体对所述处理区域的供给,在与所述第一及第三处理气体对所述处理区域的供给相同的时刻运行及停止。
6.根据权利要求4所述的方法,其特征在于,具有第一工序、第二工序、第三工序与第四工序,
所述第一工序对所述处理区域供给所述第一及第三处理气体,另一方面对所述处理区域停止所述第二及第四处理气体的供给;
所述第二工序停止对所述处理区域的第一、第二、第三、及第四处理气体的供给;
所述第三工序对所述处理区域供给所述第二处理气体,另一方面对所述处理区域停止所述第一、第三及第四处理气体的供给;
所述第四工序停止对所述处理区域的第一、第二、第三、及第四处理气体的供给,
所述方法在所述第一至第四工序之后还进而交互具有第五工序、第六工序、第七工序与第八工序,
其中所述第五工序对所述处理区域供给第一及第四处理气体,另一方面对所述处理区域停止所述第二及第三处理气体的供给;
所述第六工序停止对所述处理区域的第一、第二、第三、及第四处理气体的供给;
所述第七工序对所述处理区域供给所述第二处理气体,另一方面对所述处理区域停止所述第一、第三及第四处理气体的供给;
所述第八工序停止对所述处理区域的第一、第二、第三、及第四处理气体的供给。
7.根据权利要求6所述的方法,其特征在于,所述第七工序具有在由激励机构激励的状态下将所述第二处理气体向所述处理区域供给的激励期间。
8.根据权利要求7所述的方法,其特征在于,所述第七工序具有在所述激励期间之前,在未经激励机构激励的状态下将所述第二处理气体向所述处理区域供给的期间。
9.根据权利要求1所述的方法,其特征在于,所述第二及第四工序分别具有对所述处理区域供给净化气体的期间。
10.根据权利要求1所述的方法,其特征在于,从所述第一工序到所述第四工序持续对所述处理区域内排气。
11.根据权利要求1所述的方法,其特征在于,所述第一处理气体包含从以下的气体中所选择的一种以上的气体:二氯硅烷、六氯乙硅烷、甲硅烷、乙硅烷、六甲基二硅氨烷、四氯硅烷、二甲硅烷基胺、三甲硅烷基胺、二叔丁基氨基硅烷,所述第二处理气体包含从以下的气体中所选择的一种以上的气体:氨气、氮气、一氧化二氮、一氧化氮,所述第三处理气体包含从以下的气体中所选择的一种以上的气体:乙炔、乙烯、甲烷、乙烷、丙烷、丁烷。
12.根据权利要求4所述的方法,其特征在于,所述第四处理气体包含从以下的气体中所选择的一种以上的气体:BCl3、B2H6、BF3、B(CH3)3。
13.一种半导体处理用的成膜方法,其特征在于,在可选择地供给包含烃气体的第一处理气体、包含氮化物气体或氮氧化物气体的第二处理气体与包含含硼气体的第三处理气体的处理区域内,在被处理基板上通过CVD而形成绝缘膜,
所述成膜方法交互具有第一工序、第二工序、第三工序与第四工序,
其中所述第一工序对所述处理区域供给所述第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;
所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;
所述第三工序对所述处理区域供给所述第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;
所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
14.根据权利要求13所述的方法,其特征在于,所述第三工序具有在由激励机构激励的状态下将所述第二处理气体向所述处理区域供给的激励期间。
15.根据权利要求14所述的方法,其特征在于,所述第三工序具有在所述激励期间之前,在未经激励机构激励的状态下将所述第二处理气体向所述处理区域供给的期间。
16.根据权利要求13所述的方法,其特征在于,所述第二及第四工序分别具有对所述处理区域供给净化气体的期间。
17.根据权利要求13所述的方法,其特征在于,从所述第一工序到所述第四工序持续进行对所述处理区域内排气。
18.根据权利要求13所述的方法,其特征在于,
所述第一处理气体包含从以下的气体中所选择的一种以上的气体:乙炔、乙烯、甲烷、乙烷、丙烷、丁烷,
所述第二处理气体包含从以下的气体中所选择的一种以上的气体:氨气、氮气、一氧化二氮、氧化氮,
所述第三处理气体包含从以下的气体中所选择的一种以上的气体:BCl3、B2H6、BF3、B(CH3)3。
19.一种半导体处理用成膜装置,其特征在于,设置有:
具有收存被处理基板的处理区域的处理容器;
在所述处理容器内支撑所述被处理基板的支撑部件;
加热所述处理容器内的所述被处理基板的加热器;
对所述处理容器内排气的排气系统;
向所述处理容器内供给含硅烷系气体的第一处理气体的第一处理气体供给系统;
向所述处理容器内供给含氮化物气体或氮氧化物气体的第二处理气体的第二处理气体供给系统;
向所述处理区域内供给含烃气体的第三处理气体的第三处理气体供给系统;
以及控制所述装置的动作的控制部,
所述控制部为了通过CVD在所述被处理基板上形成绝缘膜,交互实行第一工序、第二工序、第三工序及第四工序,
其中所述第一工序对所述处理区域供给所述第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;
所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;
所述第三工序对所述处理区域供给所述第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;
所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
20.一种半导体处理用成膜装置,其特征在于,设置有:
具有收存被处理基板的处理区域的处理容器;
在所述处理区域内支撑所述被处理基板的支撑部件;
加热所述处理容器内的所述被处理基板的加热器;
对所述处理容器内进行排气的排气系统;
向所述处理区域内供给含烃气体的第一处理气体的第一处理气体供给系统;
向所述处理区域内供给含氮化物气体或氮氧化物气体的第二处理气体的第二处理气体供给系统;
向所述处理区域内供给含有含硼气体的第三处理气体的第三处理气体供给系统;
以及控制所述装置的动作的控制部,
所述控制部为了通过CVD在所述被处理基板上形成绝缘膜,交互实行第一工序、第二工序、第三工序及第四工序,
其中所述第一工序对所述处理区域供给所述第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;
所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;
所述第三工序对所述处理区域供给所述第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;
所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
21.一种包含为了在处理器中执行的程序指令、可由计算机读取的介质,其特征在于,
所述程序指令由处理器执行时,在可选择地供给包含硅烷系气体的第一处理气体、包含氮化物气体或氮氧化物气体的第二处理气体与包含烃气体的第三处理气体的处理区域内,在被处理基板上通过CVD而形成绝缘膜的半导体处理用的成膜装置中,交互实行第一工序、第二工序、第三工序及第四工序,
其中所述第一工序对所述处理区域供给所述第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;
所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;
所述第三工序对所述处理区域供给所述第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;
所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
22.一种包含为了在处理器中执行的程序指令、可由计算机读取的介质,其特征在于,所述程序指令由处理器执行时,在可选择地供给包含烃气体的第一处理气体、包含氮化物气体或氮氧化物气体的第二处理气体与包含含硼气体的第三处理气体的处理区域内,在被处理基板上通过CVD而形成绝缘膜的半导体处理用的成膜装置中,交互实行第一工序、第二工序、第三工序及第四工序,
其中所述第一工序对所述处理区域供给所述第一及第三处理气体,另一方面对所述处理区域停止所述第二处理气体的供给;
所述第二工序停止对所述处理区域的第一、第二、及第三处理气体的供给;
所述第三工序对所述处理区域供给所述第二处理气体,另一方面对所述处理区域停止所述第一及第三处理气体的供给;
所述第四工序停止对所述处理区域的第一、第二、及第三处理气体的供给。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005066340 | 2005-03-09 | ||
JP2005066340 | 2005-03-09 | ||
JP2006004191 | 2006-01-11 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1831191A true CN1831191A (zh) | 2006-09-13 |
CN100554506C CN100554506C (zh) | 2009-10-28 |
Family
ID=36993685
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100569821A Active CN100554506C (zh) | 2005-03-09 | 2006-03-07 | 半导体处理用的成膜方法及装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP4893729B2 (zh) |
CN (1) | CN100554506C (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101165856B (zh) * | 2006-10-20 | 2012-08-29 | 东京毅力科创株式会社 | 半导体处理用氧化装置和方法 |
CN103187268A (zh) * | 2011-12-27 | 2013-07-03 | 东京毅力科创株式会社 | 碳氮氧化硅膜的形成方法 |
TWI458017B (zh) * | 2010-04-12 | 2014-10-21 | Hitachi Int Electric Inc | 半導體裝置之製造方法、基板處理方法及基板處理裝置 |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9257274B2 (en) | 2010-04-15 | 2016-02-09 | Lam Research Corporation | Gapfill of variable aspect ratio features with a composite PEALD and PECVD method |
US9997357B2 (en) | 2010-04-15 | 2018-06-12 | Lam Research Corporation | Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors |
US8637411B2 (en) | 2010-04-15 | 2014-01-28 | Novellus Systems, Inc. | Plasma activated conformal dielectric film deposition |
US9892917B2 (en) | 2010-04-15 | 2018-02-13 | Lam Research Corporation | Plasma assisted atomic layer deposition of multi-layer films for patterning applications |
US9373500B2 (en) | 2014-02-21 | 2016-06-21 | Lam Research Corporation | Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications |
JP5572447B2 (ja) * | 2010-05-25 | 2014-08-13 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法及び基板処理装置 |
JP5675331B2 (ja) * | 2010-12-27 | 2015-02-25 | 東京エレクトロン株式会社 | トレンチの埋め込み方法 |
JP6151335B2 (ja) * | 2011-01-14 | 2017-06-21 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP5847566B2 (ja) | 2011-01-14 | 2016-01-27 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム |
KR101975071B1 (ko) * | 2011-09-23 | 2019-05-03 | 노벨러스 시스템즈, 인코포레이티드 | 플라즈마 활성화된 컨포멀 유전체 막 증착 |
WO2013054655A1 (ja) * | 2011-10-14 | 2013-04-18 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体 |
JP6538300B2 (ja) | 2012-11-08 | 2019-07-03 | ノベラス・システムズ・インコーポレーテッドNovellus Systems Incorporated | 感受性基材上にフィルムを蒸着するための方法 |
JP6129573B2 (ja) * | 2013-02-13 | 2017-05-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6111097B2 (ja) * | 2013-03-12 | 2017-04-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6111106B2 (ja) * | 2013-03-19 | 2017-04-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6159143B2 (ja) | 2013-05-10 | 2017-07-05 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6170754B2 (ja) | 2013-06-18 | 2017-07-26 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
JP6291297B2 (ja) | 2014-03-17 | 2018-03-14 | 東京エレクトロン株式会社 | 成膜方法、成膜装置及び記憶媒体 |
JP6340251B2 (ja) | 2014-05-30 | 2018-06-06 | 東京エレクトロン株式会社 | SiCN膜の成膜方法 |
JP6347705B2 (ja) | 2014-09-17 | 2018-06-27 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置およびプログラム |
US9564312B2 (en) | 2014-11-24 | 2017-02-07 | Lam Research Corporation | Selective inhibition in atomic layer deposition of silicon-containing films |
US10566187B2 (en) | 2015-03-20 | 2020-02-18 | Lam Research Corporation | Ultrathin atomic layer deposition film accuracy thickness control |
US9773643B1 (en) | 2016-06-30 | 2017-09-26 | Lam Research Corporation | Apparatus and method for deposition and etch in gap fill |
US10062563B2 (en) | 2016-07-01 | 2018-08-28 | Lam Research Corporation | Selective atomic layer deposition with post-dose treatment |
US10037884B2 (en) | 2016-08-31 | 2018-07-31 | Lam Research Corporation | Selective atomic layer deposition for gapfill using sacrificial underlayer |
US10269559B2 (en) | 2017-09-13 | 2019-04-23 | Lam Research Corporation | Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer |
JP2023003828A (ja) * | 2021-06-24 | 2023-01-17 | 東京エレクトロン株式会社 | 成膜装置及び成膜方法 |
CN114515519B (zh) * | 2022-03-16 | 2022-10-04 | 南京工业大学 | 一种混合基质碳分子筛膜、制备方法以及在c2h4/c2h6分离中的应用 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200506093A (en) * | 2003-04-21 | 2005-02-16 | Aviza Tech Inc | System and method for forming multi-component films |
JP4658486B2 (ja) * | 2003-06-30 | 2011-03-23 | ルネサスエレクトロニクス株式会社 | 半導体装置とその製造方法 |
JP3960987B2 (ja) * | 2004-04-23 | 2007-08-15 | 株式会社日立国際電気 | 反応容器 |
-
2006
- 2006-03-07 CN CNB2006100569821A patent/CN100554506C/zh active Active
-
2008
- 2008-12-03 JP JP2008309157A patent/JP4893729B2/ja active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101165856B (zh) * | 2006-10-20 | 2012-08-29 | 东京毅力科创株式会社 | 半导体处理用氧化装置和方法 |
TWI458017B (zh) * | 2010-04-12 | 2014-10-21 | Hitachi Int Electric Inc | 半導體裝置之製造方法、基板處理方法及基板處理裝置 |
US8946092B2 (en) | 2010-04-12 | 2015-02-03 | Hitachi Kokusai Electric Inc. | Method of manufacturing semiconductor device, method of processing substrate and substrate processing apparatus |
CN103187268A (zh) * | 2011-12-27 | 2013-07-03 | 东京毅力科创株式会社 | 碳氮氧化硅膜的形成方法 |
CN103187268B (zh) * | 2011-12-27 | 2016-10-05 | 东京毅力科创株式会社 | 碳氮氧化硅膜的形成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN100554506C (zh) | 2009-10-28 |
JP2009065203A (ja) | 2009-03-26 |
JP4893729B2 (ja) | 2012-03-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1831191A (zh) | 半导体处理用的成膜方法及装置 | |
KR101140069B1 (ko) | 반도체 처리용의 성막 방법 및 장치 및 컴퓨터로 판독가능한 매체 | |
CN1891859B (zh) | 氮氧化硅膜的形成方法 | |
TWI612561B (zh) | 半導體裝置之製造方法、基板處理裝置及記錄媒體 | |
US7351668B2 (en) | Film formation method and apparatus for semiconductor process | |
KR100954243B1 (ko) | 반도체 처리용 성막 장치 및 방법과 컴퓨터로 판독 가능한 매체 | |
CN1908228A (zh) | 形成含硅的绝缘膜的方法和装置 | |
KR101141870B1 (ko) | 반도체 처리용 성막 방법 및 성막 장치 | |
CN1831192B (zh) | 半导体处理用成膜方法和成膜装置 | |
JP5346904B2 (ja) | 縦型成膜装置およびその使用方法 | |
JP6496510B2 (ja) | 半導体装置の製造方法、基板処理装置およびプログラム | |
US9390912B2 (en) | Film forming method | |
CN1881541A (zh) | 半导体工艺的成膜方法和装置 | |
CN101051606A (zh) | 立式等离子体处理装置和半导体处理方法 | |
CN1692480A (zh) | 形成含硅绝缘膜的cvd方法和装置 | |
CN105225926A (zh) | 清洁方法、半导体器件的制造方法及衬底处理装置 | |
KR101726946B1 (ko) | 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램 | |
US10074535B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium | |
CN100594588C (zh) | 氮化硅膜形成方法及装置 | |
JP5945430B2 (ja) | 半導体装置の製造方法、基板処理方法、基板処理装置、及びプログラム | |
US20170268105A1 (en) | Semiconductor device manufacturing method, substrate processing apparatus and recording medium | |
JP6080253B2 (ja) | 基板処理装置、半導体装置の製造方法およびプログラム | |
CN101381861B (zh) | 成膜方法 | |
US20230187188A1 (en) | Substrate processing apparatus, substrate holder, and method of manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
CI02 | Correction of invention patent application |
Correction item: Priority Correct: 2006.01.11 JP 2006-004191 False: Lack of priority second Number: 37 Page: The title page Volume: 22 |
|
COR | Change of bibliographic data |
Free format text: CORRECT: PRIORITY; FROM: MISSING THE SECOND ARTICLE OF PRIORITY TO: 2006.1.11 JP 2006-004191 |
|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |