JP2000100811A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP2000100811A
JP2000100811A JP10263853A JP26385398A JP2000100811A JP 2000100811 A JP2000100811 A JP 2000100811A JP 10263853 A JP10263853 A JP 10263853A JP 26385398 A JP26385398 A JP 26385398A JP 2000100811 A JP2000100811 A JP 2000100811A
Authority
JP
Japan
Prior art keywords
film
refractive index
sin film
sin
plasma cvd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10263853A
Other languages
English (en)
Other versions
JP2000100811A5 (ja
Inventor
Shinya Imoto
晋也 井元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP10263853A priority Critical patent/JP2000100811A/ja
Publication of JP2000100811A publication Critical patent/JP2000100811A/ja
Publication of JP2000100811A5 publication Critical patent/JP2000100811A5/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 安定した電気的特性を有するとともに防湿性
および強度の高い絶縁膜を低温で形成することができる
半導体装置の製造方法を提供する。 【解決手段】 プラズマCVD法によりSiN膜(絶縁
膜)を形成するとともに、形成されたSiN膜の屈折率
が実質的に1.95程度となるよう、原料ガスであるシ
ラン(SiH4)とアンモニア(NH3)の流量比(SiH
4/NH3)を調整するようにしている。したがって、防
湿性および強度の高いSiN膜を低温で形成することが
できる。また、形成されたSiN膜を化学量論比の組成
を有するシリコン窒化膜(Si34)に近づけることが
できる。このため、形成されたSiN膜中の未結合手や
シリコン・水素(Si−H)結合を低減することができ
る。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に関し、特に、プラズマを利用した気相成長法に
よりシリコン窒化物を含む絶縁膜を形成する技術に関す
る。
【0002】
【従来の技術】アルミ配線等の金属配線を形成した後に
層間膜やパッシベーション膜等の絶縁膜を形成する場合
等に、プラズマCVD法を用いてシリコン窒化膜を形成
する技術が知られている。従来のプラズマCVD法によ
るシリコン窒化膜の成膜条件の一例を図9に示す。
【0003】プラズマCVD法においては、たとえば図
9に示すように、窒素(N2)、シラン(SiH4)、ア
ンモニア(NH3)の各原料ガスを所定流量比で導入す
るとともに、所定温度、所定圧力の下で高周波励起によ
りプラズマを発生させる。プラズマ中に生じた活性度の
高い原子や分子のラジカルを利用して化学反応を促進さ
せることで、シリコン窒化膜を形成する。
【0004】したがって、プラズマCVD法を用いれ
ば、低温(図9の例では、400℃)でシリコン窒化膜
を形成することができる。このため、既に形成されてい
るアルミ配線等の金属配線を溶かすことなく、防湿性お
よび強度の高い絶縁膜を得ることができる。
【0005】
【発明が解決しようとする課題】しかしながら、上記の
ような従来のプラズマCVD法には、次のような問題点
があった。
【0006】上述のように、プラズマCVD法において
は、非熱平衡状態で生じた活性度の高い原子や分子のラ
ジカルを利用して化学反応を促進させるようにしてい
る。したがって、プラズマCVD法を用いて形成された
シリコン窒化膜(「SiN」と表現される)は、高温
(たとえば700℃以上)の熱平衡状態で原料ガスを反
応させる常圧CVD法や減圧CVD法を用いて形成され
るシリコン窒化膜(Si3N4)のような化学量論比の組
成を有するシリコン窒化膜とはならず、不完全な膜とな
るのが普通である。
【0007】したがって、プラズマCVD法を用いて形
成されたシリコン窒化膜(SiN)中には、未結合手
や、解離エネルギの低いシリコン・水素(Si−H)結
合などが多数存在する。これら未結合手や、シリコン・
水素(Si−H)結合は、シリコン窒化膜(SiN)中に
多くの固定電荷やトラップ準位を形成するため、シリコ
ン窒化膜(SiN)の電気的安定性を低下させる。
【0008】さらに、電界等により所定値以上のエネル
ギが与えられると、シリコン・水素(Si−H)結合が
断ち切られ、解離した水素がシリコン窒化膜(SiN)
外にまで拡散して、シリコン窒化膜(SiN)の近傍に
ある半導体素子の電気的特性をも劣化させる。
【0009】このような問題は、半導体素子の高集積化
に起因する電界の上昇にしたがって、いっそう顕著とな
ってきた。
【0010】この発明は、このような問題点を解決し、
安定した電気的特性を有するとともに防湿性および強度
の高い絶縁膜を低温で形成することができる、半導体装
置の製造方法を提供することを目的とする。
【0011】
【課題を解決するための手段、発明の作用および効果】
請求項1の半導体装置の製造方法は、プラズマを利用し
た気相成長法によりシリコン窒化物を含む絶縁膜を形成
する、半導体装置の製造方法であって、形成された絶縁
膜の屈折率が実質的に1.95以下となるよう、当該気
相成長法に用いる各原料ガスの流量比を調整したことを
特徴とする。
【0012】したがって、プラズマを利用した気相成長
法によりシリコン窒化物を含む絶縁膜を形成すること
で、防湿性および強度の高い絶縁膜を低温で形成するこ
とができる。
【0013】また、形成された絶縁膜の屈折率を実質的
に1.95以下とすることで、形成された絶縁膜を化学
量論比の組成を有するシリコン窒化膜に近づけることが
できる。このため、形成された絶縁膜中の未結合手やシ
リコン・水素(Si−H)結合を低減することができ
る。
【0014】すなわち、安定した電気的特性を有すると
ともに防湿性および強度の高い絶縁膜を低温で形成する
ことができる。また、絶縁膜の近傍にある半導体素子の
電気的特性の劣化を防止することができる。
【0015】請求項2の半導体装置の製造方法は、プラ
ズマを利用した気相成長法によりシリコン窒化物を含む
絶縁膜を形成する、半導体装置の製造方法であって、形
成された絶縁膜に含まれるシリコン・水素結合を構成す
る水素の濃度が実質的に5×1021個/cm3以下とな
るよう、当該気相成長法に用いる各原料ガスの流量比を
調整したことを特徴とする。
【0016】したがって、プラズマを利用した気相成長
法によりシリコン窒化物を含む絶縁膜を形成すること
で、防湿性および強度の高い絶縁膜を低温で形成するこ
とができる。
【0017】また、形成された絶縁膜に含まれるシリコ
ン・水素結合を構成する水素の濃度を実質的に5×10
21個/cm3以下とすることにより当該絶縁膜中の固定
電荷密度やトラップ準位密度を低減することで、絶縁膜
の電気的安定性を向上することができる。
【0018】すなわち、安定した電気的特性を有すると
ともに防湿性および強度の高い絶縁膜を低温で形成する
ことができる。また、絶縁膜の近傍にある半導体素子の
電気的特性の劣化を防止することができる。
【0019】
【発明の実施の形態】図7に、この発明の一実施形態に
よるプラズマCVD法(プラズマを利用した気相成長
法)を用いて製造される半導体装置の一例を示す。図7
に示す半導体装置は、半導体素子であるMOSFET
(金属酸化物シリコン電界効果型トランジスタ)20お
よびこれを覆う保護膜であるパッシベーション膜28
(シリコン窒化物を含む絶縁膜、SiN膜)を備えてい
る。
【0020】図7に示す半導体装置を製造するには、シ
リコン基板22上に設定されたチャネル形成領域CHの
上に、ゲート酸化膜GMを介してゲートGを形成し、ゲ
ートGをマスクとして自己整合的にソースSおよびドレ
インDを形成する。つぎに、層間膜24を堆積し、層間
膜24にコンタクトホール24aを形成した後、金属配
線であるアルミ配線26を形成する。このようにしてM
OSFET20が形成される。
【0021】つぎに、MOSFET20を覆うようにパ
ッシベーション膜28を形成する。このパッシベーショ
ン膜28を形成するために、この発明の一実施形態によ
るプラズマCVD法を用いている。
【0022】図8は、この発明の一実施形態によるプラ
ズマCVD法を実施するためのプラズマCVD装置の構
成の一例を示す図面である。図8に示すプラズマCVD
装置2は、平行平板型のプラズマCVD装置であり、上
部電極4と下部の接地電極6とを備えている。MOSF
ET20が形成されたウエハは、パッシベーション膜2
8を形成するために、接地電極6の表面6aに載置され
る。
【0023】上部電極4には高周波電圧が印加され、上
部電極4と接地電極6との間にグロー放電を起こさせて
プラズマを発生させるようになっている。接地電極6に
内蔵されたヒーター(図示せず)により、ウエハを加熱
するようになっている。原料ガスは、ガス導入口8から
導入され、反応生成ガスや未反応ガスが、排気ポンプ
(図示せず)により排気口10から排出される。
【0024】このようなプラズマCVD装置2を用い
て、MOSFET20が形成されたウエハの上面にパッ
シベーション膜28を堆積させる。
【0025】図1は、この発明の一実施形態によるプラ
ズマCVD法を用いてパッシベーション膜28を形成す
る際の成膜条件の一例を示すテーブルである。この実施
形態によるプラズマCVD法においては、図1に示すよ
うに、窒素(N2)の流量を2.0[SLM]、シラン
(SiH4)の流量を0.5[SLM]、アンモニア(N
3)の流量を5.8[SLM]としている。
【0026】高周波および低周波のパワーを、それぞれ
0.3[KW]、0.5[KW]としている。また、ガ
ス圧力を3.0[Torr]とし、温度を400[℃]とし
ている。
【0027】このように、この実施形態によるプラズマ
CVD法においては、従来のプラズマCVD法の場合
(図9参照)に比べ、アンモニア(NH3)の流量を増
加させている。すなわち、従来0.15程度であった、
シラン(SiH4)とアンモニア(NH3)の流量比(Si
4/NH3)を、約0.086としている。
【0028】図2は、上述のプラズマCVD装置2を使
用した場合における、シラン(SiH4)とアンモニア
(NH3)の流量比(SiH4/NH3)と生成されるSi
N膜(パッシベーション膜28)の屈折率との関係を示
すグラフである。図2のグラフから、流量比(SiH4
NH3)を小さくすると、SiN膜の屈折率も小さくなる
ことが分る。SiN膜の屈折率を約0.086にするこ
とにより、従来2.0程度であったSiN膜(パッシベ
ーション膜28)の屈折率が、約1.95になった。
【0029】換言すれば、この実施形態においては、生
成されるSiN膜の屈折率が約1.95になるように、
図1に示す成膜条件を定めているのである。
【0030】なお、生成されるSiN膜の屈折率は、流
量比(SiH4/NH3)以外の他の成膜条件によっても
変動するため、異なるプラズマCVD装置を使用した場
合は、図2のグラフも異なったものとなる。このような
場合には、屈折率が約1.95であるようなSiN膜を
得るための流量比(SiH4/NH3)が、約0.086
になるとは限らない。
【0031】図3は、生成されたSiN膜の屈折率と、
当該SiN膜に含まれる水素濃度との関係を示すグラフ
である。図3には、生成されたSiN膜の屈折率と当該
SiN膜に含まれるシリコン・水素結合(Si−H結合)
を構成する水素の濃度との関係、生成されたSiN膜の
屈折率と当該SiN膜に含まれる窒素・水素結合(N−
H結合)を構成する水素の濃度との関係、生成されたS
iN膜の屈折率と当該SiN膜に含まれる水素全体の濃度
との関係、がそれぞれ示されている。
【0032】SiN膜の屈折率が2.2程度より小さい
場合には、図3のグラフから、屈折率を小さくすると、
当該SiN膜に含まれる窒素・水素結合(N−H結合)
を構成する水素の濃度は大きくなるものの、当該SiN
膜に含まれるシリコン・水素結合(Si−H結合)を構
成する水素の濃度、および、当該SiN膜に含まれる水
素全体の濃度は、いずれも小さくなることが分る。
【0033】生成されるSiN膜の屈折率を約1.95
にすることで、解離エネルギが低く問題を引き起こしや
すいシリコン・水素結合(Si−H結合)を構成する水
素の濃度を、従来のプラズマCVD法を用いて生成した
SiN膜(屈折率が、約2.0)の濃度よりも、かなり
低くすることができた。
【0034】この実施形態においては、生成されたSi
N膜に含まれるシリコン・水素結合(Si−H結合)を
構成する水素の濃度を、5×1021個/cm3程度とす
ることができた。この程度であれば、SiN膜中の固定
電荷密度やトラップ準位密度をかなり低減することがで
きる。
【0035】なお、図3から、SiN膜の屈折率を約
1.95にすることで、当該SiN膜に含まれる水素全
体の濃度も、従来のプラズマCVD法を用いて生成した
SiN膜(屈折率が、約2.0)の濃度よりも、低くな
っていることが分る。
【0036】図4は、生成されたSiN膜の屈折率と、
当該SiN膜に含まれる固定電荷密度との関係を示すグ
ラフである。図4のグラフから、屈折率を小さくする
と、当該SiN膜に含まれる固定電荷密度も小さくなる
ことが分る。
【0037】生成されるSiN膜の屈折率を約1.95
にすることで、SiN膜の電気的安定性を阻害する固定
電荷密度を、従来のプラズマCVD法を用いて生成した
SiN膜(屈折率が、約2.0)に含まれる固定電荷密
度よりも、かなり低くすることができた。
【0038】図5は、生成されたSiN膜の屈折率と、
当該SiN膜に含まれるトラップ準位密度との関係を示
すグラフである。図5には、生成されたSiN膜の屈折
率と当該SiN膜に含まれる正のトラップ準位密度との
関係、および、生成されたSiN膜の屈折率と当該SiN
膜に含まれる負のトラップ準位密度との関係が、それぞ
れ示されている。
【0039】図5のグラフから、屈折率を小さくする
と、当該SiN膜に含まれる正のトラップ準位密度、お
よび、当該SiN膜に含まれる負のトラップ準位密度
は、いずれも小さくなることが分る。
【0040】生成されるSiN膜の屈折率を約1.95
にすることで、SiN膜の電気的安定性を阻害する正お
よび負のトラップ準位密度を、従来のプラズマCVD法
を用いて生成したSiN膜(屈折率が、約2.0)に含
まれるトラップ準位密度よりも、かなり低くすることが
できた。
【0041】図6は、半導体装置の信頼性テストにおけ
る、ストレス時間とデバイスの故障率との関係を、当該
半導体装置に用いられたSiN膜(パッシベーション膜
28)の屈折率をパラメータとして表現したグラフであ
る。
【0042】図6から、SiN膜の屈折率を約1.95
にすることで、従来のプラズマCVD法を用いて生成し
たSiN膜(屈折率が、約2.0)に比し、同じストレ
ス時間に対応する故障率がかなり低くなっていることが
分る。
【0043】このように、この実施形態においては、プ
ラズマCVD法によりパッシベーション膜28を形成す
るとともに、形成されたパッシベーション膜28の屈折
率が実質的に1.95程度となるよう、プラズマCVD
法に用いる原料ガスであるシラン(SiH4)とアンモニ
ア(NH3)の流量比(SiH4/NH3)を調整するよう
にしている。
【0044】したがって、プラズマCVD法によりパッ
シベーション膜28を形成することで、防湿性および強
度の高いパッシベーション膜28を低温で形成すること
ができる。
【0045】また、形成されたパッシベーション膜28
の屈折率を実質的に1.95程度とすることで、形成さ
れたパッシベーション膜28を化学量論比の組成を有す
るシリコン窒化膜(Si34)に近づけることができ
る。このため、形成されたパッシベーション膜28中の
未結合手やシリコン・水素(Si−H)結合を低減する
ことができる。
【0046】すなわち、安定した電気的特性を有すると
ともに防湿性および強度の高いパッシベーション膜28
を低温で形成することができる。また、パッシベーショ
ン膜28の近傍にあるMOSFET20(図7参照)の
電気的特性の劣化を防止することができる。
【0047】また、この実施形態においては、形成され
たパッシベーション膜28に含まれるシリコン・水素結
合を構成する水素の濃度が実質的に5×1021個/cm
3程度となるよう、シラン(SiH4)とアンモニア(N
3)の流量比(SiH4/NH3)を調整するようにして
いる。
【0048】したがって、パッシベーション膜28中の
固定電荷密度やトラップ準位密度を低減することで、パ
ッシベーション膜28の電気的安定性を向上することが
できる。すなわち、安定した電気的特性を有するととも
に防湿性および強度の高いパッシベーション膜28を低
温で形成することができる。
【0049】なお、上述の実施形態においては、形成さ
れたパッシベーション膜28の屈折率が実質的に1.9
5程度となるよう、プラズマCVD法に用いる原料ガス
であるシラン(SiH4)とアンモニア(NH3)の流量
比(SiH4/NH3)を調整した場合を例に説明した
が、流量比(SiH4/NH3)は、これに限定されるも
のではなく、当該流量比(SiH4/NH3)は、形成さ
れるパッシベーション膜28の屈折率が実質的に1.9
5程度以下になるように調整すればよい。
【0050】ただし、パッシベーション膜28の屈折率
をあまり低く設定すると、シラン(SiH4)の不足に起
因して、成膜時のデポジションレートの低下による生産
性の低下や、膜密度の低下による耐湿性の低下を招くお
それがある。したがって、流量比(SiH4/NH3
は、形成されるパッシベーション膜28の屈折率が実質
的に1.85程度ないし1.95程度になるように調整
することが好ましい。この範囲であれば、成膜時のデポ
ジションレートの低下による生産性の低下や、膜密度の
低下による耐湿性の低下も、あまりない。
【0051】また、上述の実施形態においては、シリコ
ン窒化物を含む絶縁膜として、パッシベーション膜28
を例に説明したが、シリコン窒化物を含む絶縁膜は、こ
れに限定されるものではない。シリコン窒化物を含む絶
縁膜として、たとえば、図7に示す層間膜24等にも、
この発明を適用することができる。
【0052】また、上述の実施形態においては、半導体
装置として、MOSFET20を備えた半導体装置を例
に説明したが、本発明が適用される半導体装置はこれに
限定されるものではない。本発明は、たとえば、バイポ
ーラ型トランジスタを備えた半導体装置、抵抗素子を備
えた半導体装置、キャパシタを備えた半導体装置、メモ
リ素子を備えた半導体装置、強誘電体を含む素子を備え
た半導体装置など、半導体装置一般に適用されるもので
ある。
【図面の簡単な説明】
【図1】この発明の一実施形態によるプラズマCVD法
を用いてパッシベーション膜28を形成する際の成膜条
件の一例を示すテーブルである。
【図2】プラズマCVD装置2を使用した場合におけ
る、シラン(SiH4)とアンモニア(NH3)の流量比
(SiH4/NH3)と、生成されるSiN膜(パッシベー
ション膜28)の屈折率との関係を示すグラフである。
【図3】生成されたSiN膜の屈折率と、当該SiN膜に
含まれる水素濃度との関係を示すグラフである。
【図4】生成されたSiN膜の屈折率と、当該SiN膜に
含まれる固定電荷密度との関係を示すグラフである。
【図5】生成されたSiN膜の屈折率と、当該SiN膜に
含まれるトラップ準位密度との関係を示すグラフであ
る。
【図6】半導体装置の信頼性テストにおける、ストレス
時間とデバイスの故障率との関係を、当該半導体装置に
用いられたSiN膜の屈折率をパラメータとして表現し
たグラフである。
【図7】この発明の一実施形態によるプラズマCVD法
を用いて製造される半導体装置の一例を示す図面であ
る。
【図8】この発明の一実施形態によるプラズマCVD法
を実施するためのプラズマCVD装置の構成の一例を示
す図面である。
【図9】従来のプラズマCVD法によるシリコン窒化膜
の成膜条件の一例を示す図面である。
【符号の説明】
20・・・・・MOSFET 26・・・・・アルミ配線 28・・・・・パッシベーション膜

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】プラズマを利用した気相成長法によりシリ
    コン窒化物を含む絶縁膜を形成する、半導体装置の製造
    方法であって、 形成された絶縁膜の屈折率が実質的に1.95以下とな
    るよう、当該気相成長法に用いる各原料ガスの流量比を
    調整したこと、 を特徴とする半導体装置の製造方法。
  2. 【請求項2】プラズマを利用した気相成長法によりシリ
    コン窒化物を含む絶縁膜を形成する、半導体装置の製造
    方法であって、 形成された絶縁膜に含まれるシリコン・水素結合を構成
    する水素の濃度が実質的に5×1021個/cm3以下と
    なるよう、当該気相成長法に用いる各原料ガスの流量比
    を調整したこと、 を特徴とする半導体装置の製造方法。
JP10263853A 1998-09-18 1998-09-18 半導体装置の製造方法 Pending JP2000100811A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10263853A JP2000100811A (ja) 1998-09-18 1998-09-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10263853A JP2000100811A (ja) 1998-09-18 1998-09-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000100811A true JP2000100811A (ja) 2000-04-07
JP2000100811A5 JP2000100811A5 (ja) 2005-08-25

Family

ID=17395148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10263853A Pending JP2000100811A (ja) 1998-09-18 1998-09-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2000100811A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443908B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 플라즈마 화학기상증착장치 및 이를 이용한나이트라이드막 형성방법
JP2005534181A (ja) * 2002-07-19 2005-11-10 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
US7208235B2 (en) 2002-01-31 2007-04-24 Nippon Sheet Glass Company, Limited Method for forming transparent thin film, transparent thin film formed by the method, and transparent substrate with transparent thin film
JP2008166518A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置
JP2009076874A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオードおよびその製造方法
US7674728B2 (en) 2004-09-03 2010-03-09 Asm America, Inc. Deposition from liquid sources
JP2010056100A (ja) * 2008-08-26 2010-03-11 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
US7718518B2 (en) 2005-12-16 2010-05-18 Asm International N.V. Low temperature doped silicon layer formation
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
JP2012151443A (ja) * 2011-01-19 2012-08-09 Samsung Electronics Co Ltd 薄膜トランジスター表示板およびその製造方法
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置
JP2017183202A (ja) * 2016-03-31 2017-10-05 株式会社Joled 有機el表示パネル

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443908B1 (ko) * 2001-10-25 2004-08-09 삼성전자주식회사 플라즈마 화학기상증착장치 및 이를 이용한나이트라이드막 형성방법
US7208235B2 (en) 2002-01-31 2007-04-24 Nippon Sheet Glass Company, Limited Method for forming transparent thin film, transparent thin film formed by the method, and transparent substrate with transparent thin film
US9847355B2 (en) 2002-05-17 2017-12-19 Semiconductor Energy Laboratory Co., Ltd. Silicon nitride film, and semiconductor device
JP2015128174A (ja) * 2002-05-17 2015-07-09 株式会社半導体エネルギー研究所 半導体装置
JP2010283357A (ja) * 2002-07-19 2010-12-16 Asm America Inc 超高品質シリコン含有化合物層の形成方法
JP2005534181A (ja) * 2002-07-19 2005-11-10 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
US7964513B2 (en) 2002-07-19 2011-06-21 Asm America, Inc. Method to form ultra high quality silicon-containing compound layers
US7674728B2 (en) 2004-09-03 2010-03-09 Asm America, Inc. Deposition from liquid sources
US7921805B2 (en) 2004-09-03 2011-04-12 Asm America, Inc. Deposition from liquid sources
US7718518B2 (en) 2005-12-16 2010-05-18 Asm International N.V. Low temperature doped silicon layer formation
US7691757B2 (en) 2006-06-22 2010-04-06 Asm International N.V. Deposition of complex nitride films
JP2008166518A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置
JP2009076874A (ja) * 2007-08-31 2009-04-09 Sumitomo Electric Ind Ltd ショットキーバリアダイオードおよびその製造方法
JP2010056100A (ja) * 2008-08-26 2010-03-11 Sumitomo Electric Ind Ltd ショットキーバリアダイオード
US7833906B2 (en) 2008-12-11 2010-11-16 Asm International N.V. Titanium silicon nitride deposition
JP2012151443A (ja) * 2011-01-19 2012-08-09 Samsung Electronics Co Ltd 薄膜トランジスター表示板およびその製造方法
JP2017183202A (ja) * 2016-03-31 2017-10-05 株式会社Joled 有機el表示パネル

Similar Documents

Publication Publication Date Title
KR101732187B1 (ko) 플라즈마 강화된 화학기상 증착법에 의해 규소-질소 결합을 갖는 등각성 유전체 막을 형성하는 방법
US9023737B2 (en) Method for forming conformal, homogeneous dielectric film by cyclic deposition and heat treatment
US8142862B2 (en) Method of forming conformal dielectric film having Si-N bonds by PECVD
US7253123B2 (en) Method for producing gate stack sidewall spacers
US20100184302A1 (en) Method of Forming Conformal Dielectric Film Having Si-N Bonds by PECVD
US20090111284A1 (en) Method for silicon based dielectric chemical vapor deposition
US20040129204A1 (en) Chemical vapor deposition using organometallic precursors
JP2000100811A (ja) 半導体装置の製造方法
JP2005210076A (ja) 窒化珪素膜の成膜方法及びこの方法を使用する半導体装置の製造方法
JP2008508721A (ja) タングステンシリサイド薄層の堆積とゲート金属の組込み
AU748409B2 (en) Method for forming film
JP2005310927A (ja) 紫外線照射による高品質シリコン窒化膜の成膜方法
Hsieh et al. Characteristics of low‐temperature and low‐energy plasma‐enhanced chemical vapor deposited SiO2
JP3698885B2 (ja) 強誘電体膜を用いた装置の製造方法
JPH05279838A (ja) 窒化ケイ素層生成プロセス及び半導体デバイス
JPH0831825A (ja) 半導体装置の製造方法
JPH06163523A (ja) 半導体装置の製造方法
US10559459B2 (en) Method for producing silicon nitride film and silicon nitride film
JPH09260372A (ja) 半導体装置の絶縁膜の形成方法
JP2005302892A (ja) 半導体装置及びその製造方法
JP7057041B1 (ja) 窒化珪素膜の形成方法
JPH09129625A (ja) 半導体素子の層間絶縁膜形成方法
JP3211302B2 (ja) 窒化シリコン膜
JP3245779B2 (ja) 窒化シリコン膜の成膜方法
KR19990006042A (ko) 반도체 소자의 캐패시터 제조방법

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070226