JPH0831825A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0831825A JPH0831825A JP6182899A JP18289994A JPH0831825A JP H0831825 A JPH0831825 A JP H0831825A JP 6182899 A JP6182899 A JP 6182899A JP 18289994 A JP18289994 A JP 18289994A JP H0831825 A JPH0831825 A JP H0831825A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- sin film
- film
- manufacturing
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 10
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 7
- 239000007789 gas Substances 0.000 claims description 33
- 150000001875 compounds Chemical class 0.000 claims description 20
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 9
- 239000002994 raw material Substances 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 7
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 claims description 5
- 239000011737 fluorine Substances 0.000 claims description 5
- 238000001179 sorption measurement Methods 0.000 claims description 5
- 238000000034 method Methods 0.000 claims description 4
- 229910008045 Si-Si Inorganic materials 0.000 claims description 3
- 229910006411 Si—Si Inorganic materials 0.000 claims description 3
- 229910008284 Si—F Inorganic materials 0.000 claims description 2
- 230000007797 corrosion Effects 0.000 abstract description 13
- 238000005260 corrosion Methods 0.000 abstract description 13
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000005755 formation reaction Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000013067 intermediate product Substances 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/314—Inorganic layers
- H01L21/318—Inorganic layers composed of nitrides
- H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】 ＳｉＮ膜の段差被覆性が優れており且つＳｉ
Ｎ膜に伴う寄生容量に起因する動作遅延が少ない半導体
装置を製造する。 【構成】 少なくとも窒素及び弗素を含有する有機Ｓｉ
化合物を原料としてＳｉＮ膜１４を形成する。窒素を含
有する有機Ｓｉ化合物を原料としており、ＳｉＮ膜１４
の形成時に中間生成物が高分子化し易くて流動性を有す
るので、段差被覆性の優れたＳｉＮ膜１４を形成するこ
とができる。しかも、有機Ｓｉ化合物が弗素を含有して
おり、形成したＳｉＮ膜１４に弗素が取り込まれてその
誘電率が低下するので、寄生容量に起因する動作遅延を
低減させることができる。
Ｎ膜に伴う寄生容量に起因する動作遅延が少ない半導体
装置を製造する。 【構成】 少なくとも窒素及び弗素を含有する有機Ｓｉ
化合物を原料としてＳｉＮ膜１４を形成する。窒素を含
有する有機Ｓｉ化合物を原料としており、ＳｉＮ膜１４
の形成時に中間生成物が高分子化し易くて流動性を有す
るので、段差被覆性の優れたＳｉＮ膜１４を形成するこ
とができる。しかも、有機Ｓｉ化合物が弗素を含有して
おり、形成したＳｉＮ膜１４に弗素が取り込まれてその
誘電率が低下するので、寄生容量に起因する動作遅延を
低減させることができる。
Description
【０００１】
【産業上の利用分野】本願の発明は、最終表面保護膜や
層間絶縁膜等としてＳｉＮ膜を有する半導体装置の製造
方法に関するものである。
層間絶縁膜等としてＳｉＮ膜を有する半導体装置の製造
方法に関するものである。
【０００２】
【従来の技術】ＳｉＮ膜は、膜質が緻密で耐湿性が優れ
ているので、半導体装置のパッシベーション膜つまり最
終表面保護膜や層間絶縁膜等として用いられている。ま
た、ＳｉＮ膜は、形成済のＡｌ配線等に損傷を与えない
様に、ＳｉＨ4 ＋ＮＨ3 またはＳｉＨ4 ＋Ｎ2 を原料ガ
スとするプラズマＣＶＤ法によって形成される場合が最
も多い。
ているので、半導体装置のパッシベーション膜つまり最
終表面保護膜や層間絶縁膜等として用いられている。ま
た、ＳｉＮ膜は、形成済のＡｌ配線等に損傷を与えない
様に、ＳｉＨ4 ＋ＮＨ3 またはＳｉＨ4 ＋Ｎ2 を原料ガ
スとするプラズマＣＶＤ法によって形成される場合が最
も多い。
【０００３】図３は、パッシベーション膜としてＳｉＮ
膜を有する半導体装置の製造方法の一従来例を示してい
る。この一従来例では、図３（ａ）に示す様に、Ｓｉ基
板等である半導体基板１１上にＳｉＯ2 膜等である層間
絶縁膜１２を形成し、この層間絶縁膜１２上でＡｌ配線
１３をパターニングする。次に、上述のプラズマＣＶＤ
法によって、図３（ｂ）に示す様に、ＳｉＮ膜１４を形
成し、このＳｉＮ膜１４でＡｌ配線１３等を覆う。
膜を有する半導体装置の製造方法の一従来例を示してい
る。この一従来例では、図３（ａ）に示す様に、Ｓｉ基
板等である半導体基板１１上にＳｉＯ2 膜等である層間
絶縁膜１２を形成し、この層間絶縁膜１２上でＡｌ配線
１３をパターニングする。次に、上述のプラズマＣＶＤ
法によって、図３（ｂ）に示す様に、ＳｉＮ膜１４を形
成し、このＳｉＮ膜１４でＡｌ配線１３等を覆う。
【０００４】しかし、半導体装置の高集積化に伴ってＡ
ｌ配線１３のパターンが微細化されると、上述の一従来
例では、図３（ｂ）に示した様に、ＳｉＮ膜１４の段差
被覆性が劣化し、Ａｌ配線１３間のＳｉＮ膜１４中にボ
イドが形成されたりして、信頼性の高い半導体装置を製
造することができなかった。
ｌ配線１３のパターンが微細化されると、上述の一従来
例では、図３（ｂ）に示した様に、ＳｉＮ膜１４の段差
被覆性が劣化し、Ａｌ配線１３間のＳｉＮ膜１４中にボ
イドが形成されたりして、信頼性の高い半導体装置を製
造することができなかった。
【０００５】そこで、プラズマＣＶＤ装置の平行平板電
極のうちで、半導体基板が載置される電極に低周波電圧
を印加し、もう一方の電極には高周波電圧を印加し、Ｓ
ｉＮ膜の堆積時に低エネルギのイオン衝撃を増加させ、
このイオン衝撃によるスパッタ効果によって、ＳｉＮ膜
の段差被覆性を改善することが考えられた。しかし、こ
の改善によっても、ＳｉＮ膜の段差被覆性が若干向上す
る程度で、コンフォーマルなＳｉＮ膜を形成するまでに
は至っていない。
極のうちで、半導体基板が載置される電極に低周波電圧
を印加し、もう一方の電極には高周波電圧を印加し、Ｓ
ｉＮ膜の堆積時に低エネルギのイオン衝撃を増加させ、
このイオン衝撃によるスパッタ効果によって、ＳｉＮ膜
の段差被覆性を改善することが考えられた。しかし、こ
の改善によっても、ＳｉＮ膜の段差被覆性が若干向上す
る程度で、コンフォーマルなＳｉＮ膜を形成するまでに
は至っていない。
【０００６】そのため、ＳｉＨ4 系の原料ガスの代わり
に、窒素を含有する有機Ｓｉ化合物を原料ガスとするプ
ラズマＣＶＤ法が考えられた。窒素を含有する有機Ｓｉ
化合物を用いると、ＳｉＮ膜の形成時に中間生成物が高
分子化し易くて流動性を有するので、段差被覆性の優れ
たＳｉＮ膜を形成することができる。
に、窒素を含有する有機Ｓｉ化合物を原料ガスとするプ
ラズマＣＶＤ法が考えられた。窒素を含有する有機Ｓｉ
化合物を用いると、ＳｉＮ膜の形成時に中間生成物が高
分子化し易くて流動性を有するので、段差被覆性の優れ
たＳｉＮ膜を形成することができる。
【０００７】
【発明が解決しようとする課題】ところが、窒素を含有
する有機Ｓｉ化合物を原料ガスとするプラズマＣＶＤ法
によって段差被覆性の優れたＳｉＮ膜を形成しても、Ｓ
ｉＮ膜は誘電率が高い。このため、ＳｉＮ膜を層間絶縁
膜として用いると、寄生容量に起因する動作遅延が大き
くて、動作の高速な半導体装置を製造することが困難で
あった。
する有機Ｓｉ化合物を原料ガスとするプラズマＣＶＤ法
によって段差被覆性の優れたＳｉＮ膜を形成しても、Ｓ
ｉＮ膜は誘電率が高い。このため、ＳｉＮ膜を層間絶縁
膜として用いると、寄生容量に起因する動作遅延が大き
くて、動作の高速な半導体装置を製造することが困難で
あった。
【０００８】
【課題を解決するための手段】請求項１の半導体装置の
製造方法は、少なくとも窒素及び弗素を含有する有機Ｓ
ｉ化合物を原料としてＳｉＮ膜１４を形成することを特
徴としている。
製造方法は、少なくとも窒素及び弗素を含有する有機Ｓ
ｉ化合物を原料としてＳｉＮ膜１４を形成することを特
徴としている。
【０００９】請求項２の半導体装置の製造方法は、請求
項１の半導体装置の製造方法において、前記有機Ｓｉ化
合物がＳｉ−Ｆ結合、Ｓｉ−Ｎ−Ｆ結合またはＳｉ−Ｃ
−Ｆ結合のうちの少なくとも何れかを有する化合物であ
ることを特徴としている。
項１の半導体装置の製造方法において、前記有機Ｓｉ化
合物がＳｉ−Ｆ結合、Ｓｉ−Ｎ−Ｆ結合またはＳｉ−Ｃ
−Ｆ結合のうちの少なくとも何れかを有する化合物であ
ることを特徴としている。
【００１０】請求項３の半導体装置の製造方法は、請求
項１または２の半導体装置の製造方法において、前記有
機Ｓｉ化合物がＳｉ−Ｓｉ結合を有する化合物であるこ
とを特徴としている。
項１または２の半導体装置の製造方法において、前記有
機Ｓｉ化合物がＳｉ−Ｓｉ結合を有する化合物であるこ
とを特徴としている。
【００１１】請求項４の半導体装置の製造方法は、請求
項１〜３の何れかの半導体装置の製造方法において、前
記有機Ｓｉ化合物を原料ガスとするプラズマＣＶＤ法に
よって前記ＳｉＮ膜１４を形成することを特徴としてい
る。
項１〜３の何れかの半導体装置の製造方法において、前
記有機Ｓｉ化合物を原料ガスとするプラズマＣＶＤ法に
よって前記ＳｉＮ膜１４を形成することを特徴としてい
る。
【００１２】請求項５の半導体装置の製造方法は、請求
項４の半導体装置の製造方法において、前記ＳｉＮ膜１
４を形成すべき基体１１上への前記原料ガスの吸着とプ
ラズマ処理とを繰り返すことを特徴としている。
項４の半導体装置の製造方法において、前記ＳｉＮ膜１
４を形成すべき基体１１上への前記原料ガスの吸着とプ
ラズマ処理とを繰り返すことを特徴としている。
【００１３】
【作用】請求項１の半導体装置の製造方法では、窒素を
含有する有機Ｓｉ化合物を原料としてＳｉＮ膜１４を形
成しており、ＳｉＮ膜１４の形成時に中間生成物が高分
子化し易くて流動性を有するので、段差被覆性の優れた
ＳｉＮ膜１４を形成することができる。しかも、有機Ｓ
ｉ化合物が弗素を含有しており、形成したＳｉＮ膜１４
に弗素が取り込まれてその誘電率が低下するので、寄生
容量に起因する動作遅延を低減させることができる。
含有する有機Ｓｉ化合物を原料としてＳｉＮ膜１４を形
成しており、ＳｉＮ膜１４の形成時に中間生成物が高分
子化し易くて流動性を有するので、段差被覆性の優れた
ＳｉＮ膜１４を形成することができる。しかも、有機Ｓ
ｉ化合物が弗素を含有しており、形成したＳｉＮ膜１４
に弗素が取り込まれてその誘電率が低下するので、寄生
容量に起因する動作遅延を低減させることができる。
【００１４】請求項２の半導体装置の製造方法では、Ｃ
2 Ｆ6 等が有機Ｓｉ化合物に単に添加されている場合に
比べて、形成したＳｉＮ膜１４に弗素が安定に取り込ま
れて、吸湿性の少ないＳｉＮ膜を形成することができ
る。
2 Ｆ6 等が有機Ｓｉ化合物に単に添加されている場合に
比べて、形成したＳｉＮ膜１４に弗素が安定に取り込ま
れて、吸湿性の少ないＳｉＮ膜を形成することができ
る。
【００１５】請求項３の半導体装置の製造方法では、Ｓ
ｉ−Ｈ結合等に比べてＳｉ−Ｓｉ結合は結合エネルギが
低くて容易に解離するので、Ｓｉ−Ｈ結合等を有する原
料を用いる場合に比べて、ＳｉＮ膜１４を形成するため
の前駆体が多量に生成され、ＳｉＮ膜１４を高速で形成
することができる。
ｉ−Ｈ結合等に比べてＳｉ−Ｓｉ結合は結合エネルギが
低くて容易に解離するので、Ｓｉ−Ｈ結合等を有する原
料を用いる場合に比べて、ＳｉＮ膜１４を形成するため
の前駆体が多量に生成され、ＳｉＮ膜１４を高速で形成
することができる。
【００１６】請求項４の半導体装置の製造方法では、プ
ラズマＣＶＤ法を用いており、低温でＳｉＮ膜１４を形
成することができるので、形成済のＡｌ配線１３等に損
傷を与えない。
ラズマＣＶＤ法を用いており、低温でＳｉＮ膜１４を形
成することができるので、形成済のＡｌ配線１３等に損
傷を与えない。
【００１７】請求項５の半導体装置の製造方法では、原
料ガスを供給しつつプラズマ処理を行う場合に比べて、
原料ガスのうちの未反応物を効果的に除去することがで
きる。
料ガスを供給しつつプラズマ処理を行う場合に比べて、
原料ガスのうちの未反応物を効果的に除去することがで
きる。
【００１８】
【実施例】以下、パッシベーション膜としてＳｉＮ膜を
有する半導体装置の製造に適用した本願の発明の第１〜
第６実施例を、図１、２を参照しながら説明する。な
お、実施例のうちで図３に示した一従来例と対応する構
成部分には、図３と同一の符号を付してある。
有する半導体装置の製造に適用した本願の発明の第１〜
第６実施例を、図１、２を参照しながら説明する。な
お、実施例のうちで図３に示した一従来例と対応する構
成部分には、図３と同一の符号を付してある。
【００１９】実施例の説明に先立って、第１〜第６実施
例でＳｉＮ膜を形成するために使用する平行平板型プラ
ズマＣＶＤ装置について説明する。このＣＶＤ装置で
は、図２に示す様に、反応室１５内の平行平板電極のう
ちで半導体基板１１が載置され且つ接地される下部電極
１６が、ヒータ１７で昇温される。
例でＳｉＮ膜を形成するために使用する平行平板型プラ
ズマＣＶＤ装置について説明する。このＣＶＤ装置で
は、図２に示す様に、反応室１５内の平行平板電極のう
ちで半導体基板１１が載置され且つ接地される下部電極
１６が、ヒータ１７で昇温される。
【００２０】また、高周波電圧が印加される上部電極２
１がシャワー電極になっており、図２中に矢印で示す様
に、ＳｉＮ膜を形成するための原料ガス及びプラズマ処
理用のガスを反応室１５内へ均一に分散させるために、
上部電極２１とガス導入管２２との間にガス分散板２３
が設けられている。
１がシャワー電極になっており、図２中に矢印で示す様
に、ＳｉＮ膜を形成するための原料ガス及びプラズマ処
理用のガスを反応室１５内へ均一に分散させるために、
上部電極２１とガス導入管２２との間にガス分散板２３
が設けられている。
【００２１】次に、第１実施例を説明する。第１実施例
も、図１（ａ）に示す様に、Ａｌ配線１３をパターニン
グするまでは、図３に示した一従来例と実質的に同様の
工程を実行する。しかし、この第１実施例では、その
後、図２に示したＣＶＤ装置を用いて、下記の条件で、
図１（ｂ）に示す様にＳｉＮ膜１４を形成した。
も、図１（ａ）に示す様に、Ａｌ配線１３をパターニン
グするまでは、図３に示した一従来例と実質的に同様の
工程を実行する。しかし、この第１実施例では、その
後、図２に示したＣＶＤ装置を用いて、下記の条件で、
図１（ｂ）に示す様にＳｉＮ膜１４を形成した。
【００２２】 〔（ＣＨ3 ）2 Ｎ〕2 ＳｉＦ2 ガス流量：１００ｓｃｃｍ 圧力 ：１２００Ｐａ 半導体基板の温度 ：４００℃ 平行平板電極間の距離 ：１０ｍｍ
【００２３】その後、Ｎ2 で濃度３％に希釈したＨ2 で
あるフォーミングガス中で、下記の条件で、ＳｉＮ膜１
４をアニールした。 フォーミングガス流量：８リットル／分 アニール時間 ：６０分 圧力 ：大気圧 アニール温度 ：４００℃
あるフォーミングガス中で、下記の条件で、ＳｉＮ膜１
４をアニールした。 フォーミングガス流量：８リットル／分 アニール時間 ：６０分 圧力 ：大気圧 アニール温度 ：４００℃
【００２４】そして、塩酸溶液中で下記の条件で腐食試
験を行ったが、Ａｌ配線１３の腐食は見られなかった。
従って、図１（ｂ）に示した様に、Ａｌ配線１３の段差
部もＳｉＮ膜１４によって十分に覆われていることが分
かる。 塩酸溶液の濃度：５％ 試験時間 ：５分 塩酸溶液の温度：２５℃
験を行ったが、Ａｌ配線１３の腐食は見られなかった。
従って、図１（ｂ）に示した様に、Ａｌ配線１３の段差
部もＳｉＮ膜１４によって十分に覆われていることが分
かる。 塩酸溶液の濃度：５％ 試験時間 ：５分 塩酸溶液の温度：２５℃
【００２５】次に、第２実施例を説明する。第２実施例
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。なお、ＳｉＮ膜１４中の窒素の含有率を制御するた
めに、原料ガスにＮＨ3 を添加してある。ＳｉＮ膜１４
を形成した後、第１実施例と同様の条件で腐食試験を行
ったが、この第２実施例でも、Ａｌ配線１３の腐食は見
られなかった。
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。なお、ＳｉＮ膜１４中の窒素の含有率を制御するた
めに、原料ガスにＮＨ3 を添加してある。ＳｉＮ膜１４
を形成した後、第１実施例と同様の条件で腐食試験を行
ったが、この第２実施例でも、Ａｌ配線１３の腐食は見
られなかった。
【００２６】 Ｓｉ（ＮＦ2 ）4 ガス流量：１００ｓｃｃｍ ＮＨ3 ガス流量 ：１００ｓｃｃｍ 高周波電力 ：３５０Ｗ 圧力 ：１２００Ｐａ 半導体基板の温度 ：２００℃ 平行平板電極間の距離 ：１０ｍｍ
【００２７】次に、第３実施例を説明する。第３実施例
も、ＳｉＮ膜１４の形成工程を除いて、上述の第１実施
例と実質的に同様の工程を実行する。即ち、この第３実
施例では、下記の夫々の条件による原料ガスの吸着とプ
ラズマ処理によるＳｉＮ膜１４の形成反応とを１０回ず
つ繰り返した。ＳｉＮ膜１４を形成した後、第１実施例
と同様の条件で腐食試験を行ったが、この第３実施例で
も、Ａｌ配線１３の腐食は見られなかった。
も、ＳｉＮ膜１４の形成工程を除いて、上述の第１実施
例と実質的に同様の工程を実行する。即ち、この第３実
施例では、下記の夫々の条件による原料ガスの吸着とプ
ラズマ処理によるＳｉＮ膜１４の形成反応とを１０回ず
つ繰り返した。ＳｉＮ膜１４を形成した後、第１実施例
と同様の条件で腐食試験を行ったが、この第３実施例で
も、Ａｌ配線１３の腐食は見られなかった。
【００２８】原料ガスの吸着 Ｓｉ〔Ｎ（ＣＦ3 ）2 〕4 ガス流量：１００ｓｃｃｍ 圧力 ：１２００Ｐａ 半導体基板の温度 ：１００℃ 平行平板電極間の距離 ：１０ｍｍ 吸着時間 ：５分
【００２９】プラズマ処理 ＮＨ3 ガス流量 ：５０ｓｃｃｍ 高周波電力 ：３５０Ｗ 圧力 ：１２００Ｐａ 半導体基板の温度 ：４００℃ 平行平板電極間の距離：１０ｍｍ 処理時間 ：５分
【００３０】次に、第４実施例を説明する。第４実施例
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。ＳｉＮ膜１４を形成した後、第１実施例と同様の条
件で腐食試験を行ったが、この第４実施例でも、Ａｌ配
線１３の腐食は見られなかった。
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。ＳｉＮ膜１４を形成した後、第１実施例と同様の条
件で腐食試験を行ったが、この第４実施例でも、Ａｌ配
線１３の腐食は見られなかった。
【００３１】 〔（ＣＨ3 ）2 Ｎ〕4 Ｓｉ2 Ｆ2 ガス流量：１００ｓｃｃｍ 圧力 ：１２００Ｐａ 半導体基板の温度 ：４００℃ 平行平板電極間の距離 ：１０ｍｍ
【００３２】次に、第５実施例を説明する。第５実施例
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。なお、ＳｉＮ膜１４中の窒素の含有率を制御するた
めに、原料ガスにＮＨ3 を添加してある。ＳｉＮ膜１４
を形成した後、第１実施例と同様の条件で腐食試験を行
ったが、この第５実施例でも、Ａｌ配線１３の腐食は見
られなかった。
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。なお、ＳｉＮ膜１４中の窒素の含有率を制御するた
めに、原料ガスにＮＨ3 を添加してある。ＳｉＮ膜１４
を形成した後、第１実施例と同様の条件で腐食試験を行
ったが、この第５実施例でも、Ａｌ配線１３の腐食は見
られなかった。
【００３３】 [(ＣＨ3 ) 2 Ｎ] 2 Ｓｉ2 （ＯＣ2 Ｈ5 ）2 Ｆ2 ガス流量：１００ｓｃｃｍ ＮＨ3 ガス流量 ：５０ｓｃｃｍ 高周波電力 ：３５０Ｗ 圧力 ：１２００Ｐａ 半導体基板の温度 ：２００℃ 平行平板電極間の距離 ：１０ｍｍ
【００３４】次に、第６実施例を説明する。第６実施例
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。なお、ＳｉＮ膜１４中の窒素の含有率を制御するた
めに、原料ガスにＮ2 を添加してある。ＳｉＮ膜１４を
形成した後、第１実施例と同様の条件で腐食試験を行っ
たが、この第６実施例でも、Ａｌ配線１３の腐食は見ら
れなかった。
も、ＳｉＮ膜１４の形成を下記の条件で行うことを除い
て、上述の第１実施例と実質的に同様の工程を実行す
る。なお、ＳｉＮ膜１４中の窒素の含有率を制御するた
めに、原料ガスにＮ2 を添加してある。ＳｉＮ膜１４を
形成した後、第１実施例と同様の条件で腐食試験を行っ
たが、この第６実施例でも、Ａｌ配線１３の腐食は見ら
れなかった。
【００３５】 （ＮＦ2 ）6 Ｓｉ2 ガス流量：１００ｓｃｃｍ Ｎ2 ガス流量 ：１００ｓｃｃｍ 高周波電力 ：３５０Ｗ 圧力 ：１２００Ｐａ 半導体基板の温度 ：２００℃ 平行平板電極間の距離 ：１０ｍｍ
【００３６】
【発明の効果】請求項１の半導体装置の製造方法では、
段差被覆性の優れたＳｉＮ膜を形成することができるの
で、信頼性の高い半導体装置を製造することができる。
しかも、寄生容量に起因する動作遅延を低減させること
ができるので、動作の高速な半導体装置を製造すること
ができる。
段差被覆性の優れたＳｉＮ膜を形成することができるの
で、信頼性の高い半導体装置を製造することができる。
しかも、寄生容量に起因する動作遅延を低減させること
ができるので、動作の高速な半導体装置を製造すること
ができる。
【００３７】請求項２の半導体装置の製造方法では、Ｃ
2 Ｆ6 等が有機Ｓｉ化合物に単に添加されている場合に
比べて、吸湿性の少ないＳｉＮ膜を形成することができ
るので、更に信頼性の高い半導体装置を製造することが
できる。
2 Ｆ6 等が有機Ｓｉ化合物に単に添加されている場合に
比べて、吸湿性の少ないＳｉＮ膜を形成することができ
るので、更に信頼性の高い半導体装置を製造することが
できる。
【００３８】請求項３の半導体装置の製造方法では、Ｓ
ｉ−Ｈ結合等を有する原料を用いる場合に比べて、Ｓｉ
Ｎ膜を高速で形成することができるので、高いスループ
ットで半導体装置を製造することができる。
ｉ−Ｈ結合等を有する原料を用いる場合に比べて、Ｓｉ
Ｎ膜を高速で形成することができるので、高いスループ
ットで半導体装置を製造することができる。
【００３９】請求項４の半導体装置の製造方法では、形
成済のＡｌ配線等に損傷を与えないので、高い歩留りで
半導体装置を製造することができる。
成済のＡｌ配線等に損傷を与えないので、高い歩留りで
半導体装置を製造することができる。
【００４０】請求項５の半導体装置の製造方法では、原
料ガスを供給しつつプラズマ処理を行う場合に比べて、
原料ガスのうちの未反応物を効果的に除去することがで
きるので、更に高い歩留りで半導体装置を製造すること
ができる。
料ガスを供給しつつプラズマ処理を行う場合に比べて、
原料ガスのうちの未反応物を効果的に除去することがで
きるので、更に高い歩留りで半導体装置を製造すること
ができる。
【図１】本願の発明の第１〜第６実施例を工程順に示す
側断面図である。
側断面図である。
【図２】第１〜第６実施例で使用するＣＶＤ装置の概念
図である。
図である。
【図３】本願の発明の一従来例を工程順に示す側断面図
である。
である。
１１ 半導体基板 １４ ＳｉＮ膜
Claims (5)
- 【請求項１】 少なくとも窒素及び弗素を含有する有機
Ｓｉ化合物を原料としてＳｉＮ膜を形成することを特徴
とする半導体装置の製造方法。 - 【請求項２】 前記有機Ｓｉ化合物がＳｉ−Ｆ結合、Ｓ
ｉ−Ｎ−Ｆ結合またはＳｉ−Ｃ−Ｆ結合のうちの少なく
とも何れかを有する化合物であることを特徴とする請求
項１記載の半導体装置の製造方法。 - 【請求項３】 前記有機Ｓｉ化合物がＳｉ−Ｓｉ結合を
有する化合物であることを特徴とする請求項１または２
記載の半導体装置の製造方法。 - 【請求項４】 前記有機Ｓｉ化合物を原料ガスとするプ
ラズマＣＶＤ法によって前記ＳｉＮ膜を形成することを
特徴とする請求項１〜３の何れか１項に記載の半導体装
置の製造方法。 - 【請求項５】 前記ＳｉＮ膜を形成すべき基体上への前
記原料ガスの吸着とプラズマ処理とを繰り返すことを特
徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18289994A JP3282769B2 (ja) | 1994-07-12 | 1994-07-12 | 半導体装置の製造方法 |
| US08/501,738 US5578530A (en) | 1994-07-12 | 1995-07-12 | Manufacturing method of semiconductor device which includes forming a silicon nitride layer using a Si, N, and F containing compound |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18289994A JP3282769B2 (ja) | 1994-07-12 | 1994-07-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0831825A true JPH0831825A (ja) | 1996-02-02 |
| JP3282769B2 JP3282769B2 (ja) | 2002-05-20 |
Family
ID=16126334
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18289994A Expired - Fee Related JP3282769B2 (ja) | 1994-07-12 | 1994-07-12 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5578530A (ja) |
| JP (1) | JP3282769B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013100262A (ja) * | 2011-09-27 | 2013-05-23 | Air Products & Chemicals Inc | ハロゲン化オルガノアミノシラン前駆体及びそれを含む膜の堆積方法 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566281B1 (en) * | 1997-10-15 | 2003-05-20 | International Business Machines Corporation | Nitrogen-rich barrier layer and structures formed |
| US6605526B1 (en) | 2000-03-16 | 2003-08-12 | International Business Machines Corporation | Wirebond passivation pad connection using heated capillary |
| US7446217B2 (en) * | 2002-11-14 | 2008-11-04 | Advanced Technology Materials, Inc. | Composition and method for low temperature deposition of silicon-containing films |
| US7531679B2 (en) * | 2002-11-14 | 2009-05-12 | Advanced Technology Materials, Inc. | Composition and method for low temperature deposition of silicon-containing films such as films including silicon nitride, silicon dioxide and/or silicon-oxynitride |
| US7208427B2 (en) * | 2003-08-18 | 2007-04-24 | Advanced Technology Materials, Inc. | Precursor compositions and processes for MOCVD of barrier materials in semiconductor manufacturing |
| US7579496B2 (en) * | 2003-10-10 | 2009-08-25 | Advanced Technology Materials, Inc. | Monosilane or disilane derivatives and method for low temperature deposition of silicon-containing films using the same |
| US7601860B2 (en) | 2003-10-10 | 2009-10-13 | Advanced Technology Materials, Inc. | Composition and method for low temperature chemical vapor deposition of silicon-containing films including silicon carbonitride and silicon oxycarbonitride films |
| US20060292859A1 (en) * | 2005-06-27 | 2006-12-28 | Taiwan Semiconductor Manufacturing Co., Ltd. | Damascene process using dielectic layer containing fluorine and nitrogen |
| WO2013177326A1 (en) | 2012-05-25 | 2013-11-28 | Advanced Technology Materials, Inc. | Silicon precursors for low temperature ald of silicon-based thin-films |
| US9397289B2 (en) | 2014-03-05 | 2016-07-19 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of manufacturing the same |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4726963A (en) * | 1985-02-19 | 1988-02-23 | Canon Kabushiki Kaisha | Process for forming deposited film |
| US4720395A (en) * | 1986-08-25 | 1988-01-19 | Anicon, Inc. | Low temperature silicon nitride CVD process |
| US5043224A (en) * | 1988-05-12 | 1991-08-27 | Lehigh University | Chemically enhanced thermal oxidation and nitridation of silicon and products thereof |
| US4992306A (en) * | 1990-02-01 | 1991-02-12 | Air Products Abd Chemicals, Inc. | Deposition of silicon dioxide and silicon oxynitride films using azidosilane sources |
| JP2687966B2 (ja) * | 1990-08-20 | 1997-12-08 | 富士通株式会社 | 半導体装置の製造方法 |
| US5264396A (en) * | 1993-01-14 | 1993-11-23 | Micron Semiconductor, Inc. | Method for enhancing nitridation and oxidation growth by introducing pulsed NF3 |
-
1994
- 1994-07-12 JP JP18289994A patent/JP3282769B2/ja not_active Expired - Fee Related
-
1995
- 1995-07-12 US US08/501,738 patent/US5578530A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013100262A (ja) * | 2011-09-27 | 2013-05-23 | Air Products & Chemicals Inc | ハロゲン化オルガノアミノシラン前駆体及びそれを含む膜の堆積方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5578530A (en) | 1996-11-26 |
| JP3282769B2 (ja) | 2002-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7491660B2 (en) | Method of forming nitride films with high compressive stress for improved PFET device performance | |
| EP1898455B1 (en) | Process for producing an interlayer insulating film | |
| JPH08153784A (ja) | 半導体装置の製造方法 | |
| KR20010064414A (ko) | 반도체장치의 ＴａＯＮ 게이트절연막 형성방법 | |
| KR20080082443A (ko) | 절연물 증착을 사용한 집적 회로 구조 형성 방법 및 절연물갭 필링 기술 | |
| US5217567A (en) | Selective etching process for boron nitride films | |
| US7067414B1 (en) | Low k interlevel dielectric layer fabrication methods | |
| JPH0831825A (ja) | 半導体装置の製造方法 | |
| JP3406250B2 (ja) | 窒化珪素系膜の成膜方法 | |
| JP3336770B2 (ja) | 絶縁膜の形成方法 | |
| EP0481706B1 (en) | Method of producing CVD silicon oxynitride film | |
| KR20040059842A (ko) | 반도체 장치의 콘택트 홀 형성 방법 | |
| US5700736A (en) | Method for making semiconductor device | |
| JPH08203894A (ja) | 半導体装置の製造方法 | |
| US7074698B2 (en) | Method of fabricating semiconductor device using plasma-enhanced CVD | |
| JPH07114203B2 (ja) | 半導体装置の製造方法 | |
| JPH05291415A (ja) | 半導体装置の製造方法 | |
| JPH0817819A (ja) | 半導体装置の製造方法 | |
| EP1460685A1 (en) | Semiconductor device and method of manufacturing the same | |
| KR100532741B1 (ko) | 반도체 소자의 식각 정지막 제조 방법 | |
| JPH08227890A (ja) | 半導体基体の保護絶縁膜形成方法 | |
| JPH06216122A (ja) | 半導体装置の製造方法 | |
| JPH09115901A (ja) | ＳｉＮｘ／ＰＳＧ積層構造の形成方法 | |
| JPH07263553A (ja) | 半導体装置の製造方法 | |
| KR20060038154A (ko) | 응착력이 향상된 반도체 배선 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080301 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090301 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100301 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120301 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |