JP2006253520A - 半導体ダイオード装置及びその製造方法 - Google Patents
半導体ダイオード装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006253520A JP2006253520A JP2005070317A JP2005070317A JP2006253520A JP 2006253520 A JP2006253520 A JP 2006253520A JP 2005070317 A JP2005070317 A JP 2005070317A JP 2005070317 A JP2005070317 A JP 2005070317A JP 2006253520 A JP2006253520 A JP 2006253520A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- passivation film
- film
- schottky
- negative fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 複雑な工程や処理を追加することなく、ショットキーダイオードやpn接合ダイオードの逆方向耐圧を改善する。
【解決手段】 n型半導体であるSiC基板10上に設けられたショットキー電極11を取り囲むように、基板10表面を被覆するパッシベーション膜23の中に負の固定電荷を導入する。これにより、パッシベーション膜23直下に薄い補助空乏層24が形成され、ショットキー金属層11直下の主空乏層14の端部のコーナー部15の曲がりが緩やかになるため電界集中が緩和され、逆方向耐圧が向上する。SiN膜中に負の固定電荷を導入するには、成膜時のSiH4ガスとNH3ガスとの流量比を適切に制御するだけでよいので特に面倒な工程の追加を要しない。
【選択図】 図1
【解決手段】 n型半導体であるSiC基板10上に設けられたショットキー電極11を取り囲むように、基板10表面を被覆するパッシベーション膜23の中に負の固定電荷を導入する。これにより、パッシベーション膜23直下に薄い補助空乏層24が形成され、ショットキー金属層11直下の主空乏層14の端部のコーナー部15の曲がりが緩やかになるため電界集中が緩和され、逆方向耐圧が向上する。SiN膜中に負の固定電荷を導入するには、成膜時のSiH4ガスとNH3ガスとの流量比を適切に制御するだけでよいので特に面倒な工程の追加を要しない。
【選択図】 図1
Description
本発明は、ショットキーダイオードやPN接合ダイオードなどの半導体ダイオード装置及びその製造方法に関する。
シリコンカーバイド(SiC)は非常に安定なIV-IV族半導体であり、シリコン(Si)やガリウム砒素(GaAs)等と比較して禁制帯幅が広く、絶縁破壊電界と熱伝導率が大きいという特徴を持つ。そのため、SiCを利用した半導体デバイスは、高温条件下で動作可能なデバイス、或いは高耐圧・低損失の大電力用デバイス等として注目されている。こうしたデバイスの1つであるSiCを用いたショットキーダイオードは比較的古くから研究されている。現在のところ、SiCショットキーダイオードはディスクリートデバイスとして使用されているが、将来は高集積回路の基本素子となるものと期待されている。
図5は従来のSiCショットキーダイオード1の概略断面構造を示す図である。このショットキーダイオード1では、n型半導体であるSiC基板10の下面に例えばニッケル(Ni)等から成るオーミック電極層12が形成されている。一方、SiC基板10の上面(オーミック電極層12の反対側の面)には例えばチタン(Ti)又はNi等から成るショットキー金属層11が形成されている。なお、ショットキー金属層11に直接ワイヤをボンディングすることが難しい場合には、ショットキー金属層11の上面に薄くアルミニウム(Al)等による電極層を形成し、この金属層にワイヤをボンディングするとよい。このショットキー金属層11の周囲には、SiC基板10の上面を被覆するようにパッシベーション膜13が形成される。パッシベーション膜13は例えばSiN、SiO2等から成る。
上記構造により、n型半導体であるSiC基板10とショットキー金属層11との界面にショットキー接合面が形成され、ショットキー金属層11がアノード電極、オーミック電極層12がカソード電極となる。オーミック電極層12とショットキー金属層11との間に順方向バイアス電圧を印加した場合、ショットキー金属層11からショットキー接合を経てSiC基板10へと電流が流れる。一方、図5に示すように、オーミック電極層12を接地しショットキー金属層11に逆方向バイアス電圧Vrを印加し、この逆バイアス電圧Vrを大きくしてゆくと或る電圧までは殆ど電流が流れないが、或る電圧で以て降伏が起こり急に電流が流れ始める。このときの電圧が逆方向耐圧である。
上記のように逆方向バイアス電圧を印加した状態では、ショットキー接合面の下方に空乏層14が形成されるが、印加される電圧による電界はその空乏層14の端部のコーナー部15に集中する傾向がある。そのため、空乏層14のコーナー部15がその周囲よりも高電界状態となって設計通りの逆方向耐圧が得られなくなったり、リーク電流が増大してしまったりすることがある。
上記のような問題を解決するために、非特許文献1に記載の方法が従来知られている。この方法では、ショットキー電極11の端部にホウ素(B)イオンを注入することにより高抵抗のエッジターミネーションを形成し、これによってショットキー金属層11の端部に電界が集中することを緩和している。しかしながら、上記のこうした方法では一般的なショットキーダイオードの製造プロセスにイオン注入工程を追加しなければならず、製造プロセスが複雑になりその分だけコスト上昇要因となる。また、通常、イオン注入を行った後に活性化熱処理を行う必要があるが、それによって基板の表面が荒れ、特性劣化の原因となる場合がある。また、適当なエッジターミネーションを形成するために活性化熱処理による活性化率を制御する必要があるが、活性化率を安定させるのは難しく特性のばらつきが生じ易い。
伊藤明、他2名、「エクセレント・リバース・ブロッキング・キャラクタリスティックス・オブ・ハイ-ボルテージ・4H-SiC ショットキー・レクティファイアズ・ウィズ・ボロン-インプランテッド・エッジ・ターミネーション(Excellent Reverse Blocking Characteristics of High-Voltage 4H-SiC Schottky Rectifiers with Boron-Implanted Edge Termination)」、アイトリプルイー・エレクトロン・デバイス・レターズ(IEEE ELECTRON DEVICE LETTERS), VOL.17, NO.3, March 1996, p.139-141
本発明は上記課題を解決するためになされたものであり、その主な目的は、イオン注入のような面倒な工程を追加することなく、単純な製造プロセスで以て逆方向耐圧を改善することができる半導体ダイオード装置、及びその製造方法を提供することにある。
上記課題を解決するために成された本発明は、n型又はp型半導体基板の表面上又は表面付近の一部に、ショットキー接合面を形成するための金属層又はpn接合面を形成するための半導体層を設けるとともに、前記半導体基板の表面上にパッシベーション膜を形成して成る半導体ダイオード装置において、
前記パッシベーション膜のうち少なくとも前記金属層又は半導体層を取り囲む部分に、前記半導体基板のキャリアと同極性の固定電荷を持たせたことを特徴としている。
前記パッシベーション膜のうち少なくとも前記金属層又は半導体層を取り囲む部分に、前記半導体基板のキャリアと同極性の固定電荷を持たせたことを特徴としている。
ここで、この半導体ダイオード装置がショットキーダイオードである場合には、n型又はp型半導体基板の表面上の一部に金属層を形成してショットキー接合面を形成する。また、この半導体ダイオード装置がpn接合ダイオードである場合には、n型又はp型半導体基板の表面付近の一部に、その半導体とは反対のつまりp型又はn型半導体層を設けてpn接合面を形成する。
また、本発明に係る半導体ダイオード装置では、半導体基板がn型半導体である場合にはパッシベーション膜には負の固定電荷を持たせ、半導体基板がp型半導体である場合にはパッシベーション膜には正の固定電荷を持たせる。
なお、上記「半導体基板」はウエハ自体であってもよいが、一般的にはこうしたウエハの上にCVD法等によりウエハと同一の伝導型(p型又はn型)のエピタキシャル単結晶層を形成し、その層の表面にショットキー接合面を形成したりその層の表面近くにpn接合面を形成したりするから、その場合には上記「半導体基板」はエピタキシャル単結晶層を含むものとする。
本発明に係る半導体ダイオード装置では、固定電荷を有するパッシベーション膜の下方の基板表面近傍おいて、この電荷と同極性であるキャリアが反発して表面から離れる方向に移動するため、表面近傍に一種の空乏層(以下、本明細書ではこの空乏層を補助空乏層といい、逆方向バイアス電圧によってショットキー電極層又は半導体層の下方に形成される空乏層を主空乏層と呼んで区別する)が主空乏層と連続するように形成される。通常、補助空乏層の厚さは主空乏層よりも薄いが、補助空乏層が存在することにより主空乏層の端部のコーナー部の曲率半径は相対的に大きくなる。それにより、そのコーナー部への電界集中が緩和され、逆方向耐圧が向上するとともに、逆方向バイアス電圧印加時のリーク電流も低減させることができる。
本発明の具体的な一実施態様として、半導体基板をn型SiC基板として、その表面に金属層を形成したショットキーダイオード装置であって、パッシベーション膜に負の固定電荷を持たせた構成とすることができる。この構成によれば、絶縁破壊電界、耐熱性、熱伝導性、低損失性等が優れた大電力パワー用に好適なSiCショットキーダイオードの逆方向耐圧を改善することができる。
本発明に係る半導体ダイオード装置においてパッシベーション膜は、固定電荷を導入することが可能でありさえすれば、従来から使用されている各種の材料を使用することができる。例えば、SiO2、SiN等の無機材料のほか、ポリイミド等の有機材料でもよい。
特に上記のようなSiCショットキーダイオードにおいては、パッシベーション膜として負の固定電荷を導入したSiN膜を含むものとすることができる。ここでSiN膜とする理由は、安定的な負の固定電荷を導入し易いからである。但し、本来のパッシベーション膜としての安定性という点ではSiO2膜のほうが良好である。そこで、負の固定電荷を導入したSiN膜と固定電荷を有しないSiO2膜とを組み合わせてもよい。例えば、素子を形成した半導体ウエハのダイシング時に露出するエッジの部分には、SiN膜が直接露出しないようにSiO2膜で被覆する構造とするとよい。
また、上記構成において、パッシベーション膜の中に導入する負の固定電荷は、その界面電荷密度が5×1011〜1×1013 [cm-2]の範囲であるものとすることができる。この程度の電荷密度であれば後述する手法で比較的容易に実現することができ、しかも主空乏層のコーナー部の電界集中緩和の効果も十分に得られる。
また、本発明に係る半導体ダイオード装置の製造方法は、上記構成のSiCショットキーダイオードを製造する方法であり、SiN膜であるパッシベーション膜を形成する際に、成膜条件の一つであるシラン(SiH4)ガスとアンモニア(NH3)ガスとの混合比又は流量比を制御することにより負の固定電荷を持たせることを特徴としている。
これによれば、パッシベーション膜の成膜条件を適切に設定するだけで上記発明に係る半導体ダイオード装置を製造することができるので、従来のようにイオン注入のような特別な工程を追加する必要がなく、製造コストの増加を抑えることができる。また、イオン注入後の活性化熱処理も行う必要がないので表面の荒れも生じない。
まず、本発明に係る半導体ダイオード装置の構造について例を挙げて説明する。
[実施例1]
図1は本発明の一実施例(実施例1という)であるショットキーダイオード1の概略断面構造を示す図である。既に説明した図5の構造と同一部分については同一符号を付して説明を省略する。
[実施例1]
図1は本発明の一実施例(実施例1という)であるショットキーダイオード1の概略断面構造を示す図である。既に説明した図5の構造と同一部分については同一符号を付して説明を省略する。
実施例1によるショットキーダイオード1の構造上の特徴は、本発明における半導体基板としてのSiC基板10の表面を被覆しているSiNであるパッシベーション膜23の内部、特にSiC基板10との界面に近い部分に、負の固定電荷23aが導入されていることである。この負の固定電荷23aはパッシベーション膜23中で移動し得ない電荷であるため、パッシベーション膜23としての性能、つまり絶縁性や不活性性などを何ら損なうものではない。
SiC基板10中のキャリアは電子であるから、パッシベーション膜23中の上記固定電荷23aとは電気的極性が同じである。したがって、SiC基板10の表面(界面)直下では、パッシベーション膜23中の負の固定電荷23aに対する電気的な反発によってキャリアである電子は表面から離れる方向つまり下方に移動する。そのため、SiC基板10表面下方には図1に示すように補助空乏層24が形成される。ここでは、ショットキー金属層11の直下に形成される主空乏層14の厚さをd1、補助空乏層24の厚さをd2としている。
補助空乏層24は主空乏層14を取り囲み、且つ連続している。補助空乏層24は主空乏層14よりも薄いため、両空乏層14、24の厚さd1、d2の相違により段差d3が生じるが、この段差d3は主空乏層14の厚さd1よりも小さい。それ故に、主空乏層14の端部のコーナー部15の曲率半径は図5に示した従来の構造に比較して大きくなる。即ち、コーナー部15の丸みは緩やかになるため、逆方向バイアス電圧が印加された際にこの部分への電界集中は緩和される。それによってここでの降伏は生じにくくなり、逆方向耐圧を向上させることができる。
[実施例2]
図2は本発明の他の実施例(実施例2という)によるショットキーダイオード1の概略断面構造を示す図である。上記実施例1ではパッシベーション膜23を全てSiN膜としたが、パッシベーション膜としてはSiNよりもSiO2のほうが安定性が高い。そこで、この実施例2では、パッシベーション膜を、ショットキー金属層11の周囲のみを負の固定電荷23aを導入したSiN膜23で囲み、その周囲及び上部をSiO2膜25で被覆するという組み合わせ構造としている。図2に示すようにSiC基板10をダイシングした場合、そのエッジはSiO2膜25に被覆されていてSiN膜23は露出しない。そのため、実施例1の構造よりも信頼性に優れる。
図2は本発明の他の実施例(実施例2という)によるショットキーダイオード1の概略断面構造を示す図である。上記実施例1ではパッシベーション膜23を全てSiN膜としたが、パッシベーション膜としてはSiNよりもSiO2のほうが安定性が高い。そこで、この実施例2では、パッシベーション膜を、ショットキー金属層11の周囲のみを負の固定電荷23aを導入したSiN膜23で囲み、その周囲及び上部をSiO2膜25で被覆するという組み合わせ構造としている。図2に示すようにSiC基板10をダイシングした場合、そのエッジはSiO2膜25に被覆されていてSiN膜23は露出しない。そのため、実施例1の構造よりも信頼性に優れる。
SiC基板10の表面に形成される補助空乏層24はショットーキー金属層11の周囲のみに形成されるが、主空乏層14のコーナー部15の曲率半径が大きくなることは実施例1と同じであるので、同様の電界集中緩和効果が得られ、逆方向耐圧が向上しリーク電流は減少する。
[実施例3]
図3は本発明の他の実施例(実施例3という)によるショットキーダイオード1の概略断面構造を示す図である。この実施例3ではパッシベーション膜として、負の固定電荷23aを導入したSiN膜23を上下から固定電荷を有さないSiO2膜25a、25bで挟み込んでいる。SiC基板10と接触しているSiO2膜25aは非常に薄いため、SiN膜23中の固定電荷23aはSiC基板10の表面内部に十分に電界を及ぼし補助空乏層24を形成する。したがって、こうした構造でも実施例1とほぼ同様の効果を奏する。即ち、負の固定電荷を持つ膜層は必ずしもSiC基板10と接していなくてもよい。但し、SiC基板10表面との距離が離れるほどSiC基板10内部での電界が弱くなるから、補助空乏層24が薄くなって効果が減じる。したがって、可能である限り、SiC基板10の表面近くに固定電荷を導入するとよい。
図3は本発明の他の実施例(実施例3という)によるショットキーダイオード1の概略断面構造を示す図である。この実施例3ではパッシベーション膜として、負の固定電荷23aを導入したSiN膜23を上下から固定電荷を有さないSiO2膜25a、25bで挟み込んでいる。SiC基板10と接触しているSiO2膜25aは非常に薄いため、SiN膜23中の固定電荷23aはSiC基板10の表面内部に十分に電界を及ぼし補助空乏層24を形成する。したがって、こうした構造でも実施例1とほぼ同様の効果を奏する。即ち、負の固定電荷を持つ膜層は必ずしもSiC基板10と接していなくてもよい。但し、SiC基板10表面との距離が離れるほどSiC基板10内部での電界が弱くなるから、補助空乏層24が薄くなって効果が減じる。したがって、可能である限り、SiC基板10の表面近くに固定電荷を導入するとよい。
なお、上記実施例はいずれもn型半導体であるSiC基板を使用したショットキーダイオードであるが、半導体の伝導型とパッシベーション膜に導入する固定電荷の極性とを共に入れ替えても構わない。また、ショットキーダイオードでなくpn接合ダイオードにも本発明を適用可能であることも容易に想到し得る。また、基板がSiCでなく、SiやGaAs等、他の半導体であってもよいことも明らかである。さらに、パッシベーション膜は固定的に正又は負の固定電荷を導入可能であれば、SiNでなく、SiO2、或いはポリイミドなどの有機材料でもよい。
次に、図1に示す構造のSiCショットキーダイオードの製造方法の一例について説明する。上記ショットキーダイオードを製造するために従来のプロセスと異なるのは、パッシベーション膜23の成膜条件のみである。例えば、プラズマCVD法によりSiN膜を形成する場合、原料ガスとしてシラン(SiH4)ガスとアンモニア(NH3)ガスの2種を用いるが、そのガスの混合比(流量比)を適切に設定することによりSiN膜に負の固定電荷を持たせることができる。
SiN膜中への負の固定電荷の導入条件を調べるために、次のような実験を行った。即ち、温度:300℃、圧力:80Pa、高周波電力:40Wの成膜条件下で、SiH4ガスとNH3ガスとの流量比を変化させてSiN膜を形成し、Alをゲート電極とするMIS(Metal-Insulator-Semiconductor)キャパシタを作製した。そして、このMISキャパシタの容量−電圧(C−V)特性を測定することで界面の固定電荷を評価した。図4にその測定結果を示す。
SiH4ガス/NH3ガス流量を50/40[sccm]とした場合には、C−V曲線が点線で示す理論曲線よりも正電圧側(図4中で右方向)にシフトしている。これは、SiN膜中に負の固定電荷が発生していることを示している。このとき、C−V曲線のシフト量を電荷量に換算すると、1.3×1012[cm-2]の電荷密度となる。一方、SiH4ガス/NH3ガス流量を50/80[sccm]とした場合、つまりNH3ガス流量を増加させた場合には、C−V曲線が理論曲線よりも負電圧側(図4中で左方向)にシフトしている。これは、SiN膜中に正の固定電荷が発生していることを示している。この結果によれば、プラズマCVD法でSiN膜を形成する際の成膜条件、具体的にはSiH4ガス/NH3ガスの流量を適切に制御することで、SiN膜中に所望の電荷密度の負の(又は正の)固定電荷を導入できることが分かる。
上記製造方法の例では、パッシベーション膜を形成する際の成膜条件を適宜に制御することでSiN膜中に負の固定電荷を導入することができ、それ以外に特別な付加工程を必要としない。したがって、製造プロセス自体は従来のショットキーダイオードの製造手順と基本的には変わらず製造コストも殆ど同じで済む。
なお、上述したのはSiN膜中に負又は正の固定電荷を導入する方法であって、膜の材料によって電荷導入の方法は適宜に変更する。例えばSiO2膜では、プラズマCVD法又は熱CVD法等で堆積させたSiO2を水蒸気雰囲気中で熱処理することにより、負の固定電荷を膜中に導入することができる。
1…ショットキーダイオード
10…SiC基板
11…ショットキー金属層
12…オーミック電極層
14…主空乏層
15…主空乏層端部のコーナー部
23…パッシベーション膜(SiN膜)
23a…負の固定電荷
24…補助空乏層
25…SiO2膜
10…SiC基板
11…ショットキー金属層
12…オーミック電極層
14…主空乏層
15…主空乏層端部のコーナー部
23…パッシベーション膜(SiN膜)
23a…負の固定電荷
24…補助空乏層
25…SiO2膜
Claims (6)
- n型又はp型半導体基板の表面上又は表面付近の一部に、ショットキー接合面を形成するための金属層又はpn接合面を形成するための半導体層を設けるとともに、前記半導体基板の表面上にパッシベーション膜を形成して成る半導体ダイオード装置において、
前記パッシベーション膜のうち少なくとも前記金属層又は半導体層を取り囲む部分に、前記半導体基板のキャリアと同極性の固定電荷を持たせたことを特徴とする半導体ダイオード装置。 - 前記半導体基板をn型SiC基板として、その表面に金属層を形成したショットキーダイオード装置であって、前記パッシベーション膜に負の固定電荷を持たせたことを特徴とする請求項1に記載の半導体ダイオード装置。
- 前記パッシベーション膜は負の固定電荷を導入したSiN膜を含むことを特徴とする請求項2に記載の半導体ダイオード装置。
- 前記パッシベーション膜の中に導入する負の固定電荷は、その界面電荷密度が5×1011〜1×1013 [cm-2]の範囲であることを特徴とする請求項3に記載の半導体ダイオード装置。
- 請求項3又は4に記載の半導体ダイオード装置の製造方法であって、SiN膜である前記パッシベーション膜を形成する際に、成膜条件の一つであるシラン(SiH4)ガスとアンモニア(NH3)ガスとの混合比又は流量比を制御することにより負の固定電荷を持たせるようにしたことを特徴とする半導体ダイオード装置の製造方法。
- 前記パッシベーション膜の成膜を熱CVD法又はプラズマCVD法のいずれかにより行うことを特徴とする請求項5に記載の半導体ダイオード装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005070317A JP2006253520A (ja) | 2005-03-14 | 2005-03-14 | 半導体ダイオード装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005070317A JP2006253520A (ja) | 2005-03-14 | 2005-03-14 | 半導体ダイオード装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006253520A true JP2006253520A (ja) | 2006-09-21 |
Family
ID=37093658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005070317A Pending JP2006253520A (ja) | 2005-03-14 | 2005-03-14 | 半導体ダイオード装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006253520A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111253A (ja) * | 2014-12-09 | 2016-06-20 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
-
2005
- 2005-03-14 JP JP2005070317A patent/JP2006253520A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016111253A (ja) * | 2014-12-09 | 2016-06-20 | 豊田合成株式会社 | 半導体装置およびその製造方法 |
US10026808B2 (en) | 2014-12-09 | 2018-07-17 | Toyoda Gosei Co., Ltd. | Semiconductor device including insulating film that includes negatively charged microcrystal |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Zhang et al. | A> 3 kV/2.94 m $\Omega\cdot $ cm 2 and Low Leakage Current With Low Turn-On Voltage Lateral GaN Schottky Barrier Diode on Silicon Substrate With Anode Engineering Technique | |
JP5254037B2 (ja) | 高電圧炭化ケイ素半導体デバイスのための環境的に堅固なパッシベーション構造 | |
JP5126733B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
WO2015143158A1 (en) | Vertical nitride semiconductor device | |
JP2009158528A (ja) | 半導体装置 | |
US9576791B2 (en) | Semiconductor devices including semiconductor structures and methods of fabricating the same | |
JP2003318413A (ja) | 高耐圧炭化珪素ダイオードおよびその製造方法 | |
TW201822305A (zh) | 半導體元件、半導體基底及其形成方法 | |
JPH10511812A (ja) | パッシベーション層を有する半導体デバイス | |
US20220208977A1 (en) | Silicon carbide-based electronic device and method of manufacturing the same | |
US20150021666A1 (en) | Transistor having partially or wholly replaced substrate and method of making the same | |
JP2014241350A (ja) | 電界効果トランジスタおよびその製造方法 | |
US20090050899A1 (en) | High-output diamond semiconductor element | |
JP5445899B2 (ja) | ショットキーバリアダイオード | |
JP2014110310A (ja) | 窒化物系化合物半導体装置およびその製造方法 | |
JP2006253521A (ja) | 半導体ダイオード装置及びその製造方法 | |
JP2016062910A (ja) | 半導体装置 | |
JP6485299B2 (ja) | 半導体装置およびその製造方法ならびに電力変換装置 | |
JP2009076874A (ja) | ショットキーバリアダイオードおよびその製造方法 | |
JP2018082056A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2017017145A (ja) | 半導体装置 | |
JP2013232578A (ja) | ショットキーバリアダイオード | |
US20130264583A1 (en) | Power semiconductor device and method for manufacturing same | |
JPWO2004112150A1 (ja) | 電界効果トランジスタ | |
JP2016134411A (ja) | 半導体素子および半導体素子の製造方法 |