JPH10511812A - パッシベーション層を有する半導体デバイス - Google Patents

パッシベーション層を有する半導体デバイス

Info

Publication number
JPH10511812A
JPH10511812A JP8520906A JP52090696A JPH10511812A JP H10511812 A JPH10511812 A JP H10511812A JP 8520906 A JP8520906 A JP 8520906A JP 52090696 A JP52090696 A JP 52090696A JP H10511812 A JPH10511812 A JP H10511812A
Authority
JP
Japan
Prior art keywords
layer
sic
electric field
passivation layer
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8520906A
Other languages
English (en)
Inventor
アイ. ハリス,クリストファー
オー. コンスタンチノフ,アンドレイ
ヤンツェン,エリク
Original Assignee
エービービー リサーチ リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エービービー リサーチ リミテッド filed Critical エービービー リサーチ リミテッド
Publication of JPH10511812A publication Critical patent/JPH10511812A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608Silicon carbide
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3185Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 半導体デバイスは、少なくとも1つのSiC半導体層(1−3)と、前記SiC層の端面(19)の少なくとも一部分上に設けられてこの端面部分をパッシベーションするための層(6)とを含んでいる。少なくともSiC層の前記端面部分に最も近い前記パッシベーション層の部分は第1の結晶性材料でできており、そして前記パッシベーション層は第2の材料でできた部分を含み、第2の材料でできた前記部分はそれを構成する結晶性合金の主成分あるいは唯一の成分としてAlNを含んでいる。

Description

【発明の詳細な説明】 パッシベーション層を有する半導体デバイス 発明の技術分野と従来技術 本発明は、少なくとも1つのSiC半導体層を含み、さらに前記SiC層の端 面の少なくとも一部分の上にこの端面部分をパッシベーションするように設けら れた層を含む半導体デバイスに関する。 例えば、各種のタイプのダイオード、トランジスタ、およびサイリスタ等、す べての種類の半導体デバイスが含まれる。 そのようなデバイスは、特にSiと比較してSiCの優れた特性、すなわち、 極限的な条件下で正しく動作するSiCの能力から利益を得ることができる用途 に特に用いられる。SiCは価電子帯と伝導帯との間の広いバンドギャップに起 因する高い熱的安定度を有するため、そのような材料から作られるデバイスは高 温、すなわち、1000Kまでの温度で動作することができる。更に、それは高 い熱伝導性を有するため、SiCデバイスは高密度に配置することができる。S iCはまた、Siよりも5倍も大きなブレークダウン電界を持ち、そのためそれ はデバイスの阻止状態において高電圧が発生するような条件下で動作する大電力 デバイス用の材料として適している。 デバイスの端面のパッシベーションはいくつかの異なる理由のために行われ、 いくつかの異なる手段を用いて行われる。デバイスの端面にパッシベーション層 を設けることの1つの理由は、デバイスの1つまたは複数の半導体層を保護して 、特に半導体層に対して損傷を与えるかもしれない湿気およびイオンマイグレー ションを防止するためである。パッシベーション層はまた、機械的な影響および 汚れから半導体層を保護する。パッシベーション層の別の仕事は半導体層の表面 領域を安定化することであって、それは更に、半導体層のバルク部分の性質を安 定化する効果を持つ。特に、パッシベーション層は雰囲気からデバイスの半導体 層を電気的に遮蔽しなければならない。そうすることによって、デバイスの阻止 状態において電界が高くなるデバイス領域にパッシベーション層が設けられた場 合 には、デバイスからの電界が周辺のデバイスや装置に有害な影響を与えることが なくなり、また何と言っても、半導体層と空気との間の界面において火花の発生 がなくなって、デバイスの阻止状態においてブレークダウンが発生しないように なる。 本発明は特に、半導体材料としてSiCを用いる場合に適したパッシベーショ ンを得る問題に関心があり、それによって特に、高温および高いブレークダウン 電界に耐えるSiCの特性を活用することができるようにするものである。 SiO2は熱酸化によって容易に生成することができるため、これまでパッシ ベーション層としてしばしば用いられてきたが、それはSiCデバイスに使用す るのには適していない。SiO2は、SiCパワーデバイスの応用において要求 される高いブレークダウン電圧に耐えることができず、そのようなパッシベーシ ョン層は前記のような非常に高い電圧で部分的に破壊されるであろうし、更にそ のようなデバイスが適切なパッシベーションを欠いていれば、ブレークダウン電 圧の低下ばかりでなく、デバイス中電界の不可逆的な破壊モードまでもがもたら されることになろう。更に、SiO2は非常に高い電圧を保持するのに十分な厚 さにまで成長させることができず、かつSiCと比べて低い誘電率しか持たない 。SiO2は更に、高温で安定でなく、SiC半導体層とSiO2層との界面は3 00℃よりも高い温度で不安定であることが知られている。これらの欠点はまた 、SiOやSi34等、パッシベーションに用いられる他の従来の誘電体にも存 在する。 そのようなデバイスの阻止状態において高電圧に耐える能力は、異なる勾配を 有するベベル(bevel)された端面等、デバイスの端部において電界の集中を防 止するような形状上の細工によって改善することもできる。更に、デバイスの阻 止状態において電界が高くなるデバイス領域にパッシベーション層として半絶縁 性の材料を設けることによって、デバイスの阻止状態において弱いリーク電流が 流れるのを許容して、それによって上記領域の電界を平滑化することができるこ とも知られている。 更に、SiCデバイス用のパッシベーション層として用いられてきたすべての 従来のパッシベーション層は、SiCとパッシベーション層との間の界面に、界 面における乱れに起因する比較的高密度のトラップを生ずるであろう。この結果 、不安定なデバイス表面領域および前記領域でのデバイス機能の低い安定性およ び信頼性が生じて、パッシベーション層の他の部分よりも低いブレークダウン電 界を有する電界ピークあるいはスポットにつながる。そのような不安定性は、デ バイスの阻止状態において許容される最も高い電圧に関する上限を、もし界面領 域がデバイスのバルク領域と同程度に均一かつ安定に構築されていれば可能であ ったであろうものよりも大幅に下げて設定することを余儀なくさせる。 発明の概要 本発明の目的は、導入部分で規定された半導体デバイスを提供することであっ て、そのデバイスはSiCの物理的限界近くのブレークダウン電界に耐えること を可能とし、SiCデバイスが動作するであろう温度範囲において熱的に安定で あるパッシベーションを有している。 この目的は、本発明によれば、少なくともSiC層の前記端面に最も近い前記 パッシベーション層の部分を第1の結晶性材料で作ることによって、かつそのパ ッシベーション層が結晶性のAlNをその材料を構成する結晶性合金の唯一の成 分あるいは主成分として含む第2の材料でできた部分を含むようにすることによ って達成できる。 前記第2の材料を構成する唯一の成分あるいは主成分として結晶性のAlNを パッシベーション層の一部分に使用することによって、このパッシベーション層 は高いブレークダウン電界に耐えることができ、かつ高い熱的安定性を有するよ うになる。AlNはSiCとほぼ同じ誘電率を有し、SiCよりも高い電界に耐 えることができる。更に、AlNはSiCデバイス動作の可能な温度範囲内で熱 的に安定であり、更に重要なことに、SiCと本質的に同じ熱膨張係数を持って いる。少なくともSiC層の端面部分に最も近いパッシベーション層の部分が結 晶性の材料でできているという事実は、そのようなデバイスが高いブレークダウ ン電圧に耐える能力に対して非常に重要な寄与をする。SiC半導体層に隣接す るパッシベーション層のために結晶性の材料を使用することによって、乱れ、お よびそれによるそれらの間の界面におけるトラップ密度は、既知のパッシベーシ ョン材料を使用した場合に比べて大幅に減少する。従って、パッシベーション層 と半導体層との間の界面はほとんど”バルク的な特性”を得ることができて、そ のため、界面あるいは前記界面に最も近いパッシベーション層部分中における電 界には大きな変動がなくなり、このパッシベーション層部分は電界に耐える能力 を均一に有するようになって、そのために、パッシベーション中の不均一さに起 因する電気的ブレークダウンの発生の危険を冒すことなしに、デバイスの阻止状 態においてより高い電界が許容されるようになる。 本発明の1つの好適実施例に従えば、パッシベーション層の前記第1の材料は SiCに対して本質的に格子整合しており、またSiCと本質的に同じ熱膨張係 数を有しており、そのことによって、SiC層に隣接して前記第1の材料の厚く て機械的に安定な層を成長させることができることの他に、上で述べた利点を備 えた非常に低いトラップ密度を達成することが可能になる。 本発明の別の1つの好適実施例に従えば、前記第1の結晶性材料は前記第2の 材料であり、すなわち前記材料を構成する唯一の成分あるいは主成分として結晶 性のAlNを含む材料がSiC層の前記端面部分に最も近く配置される。AlN は2H構造を持ち、与えられた方位のもとですべてのSiC多形、立方および六 方系のいずれとも整合し、わずかに0.7%という不一致度で良好な格子整合性 を有する。 本発明の別の1つの好適実施例に従えば、前記第2の層はAlx(1-x)Nであ る。AlN中へBを取り込むことによって第2の材料をSiCに対して完全に格 子整合させることが可能になる。このことは前記第1の結晶性材料が前記第2の 材料である場合に非常に有利である。そのような場合、Bの含有量が4%の時に 理論的に完全な格子の一致が得られる。Bの含有はまたバンドギャップおよびブ レークダウン電圧も増加させて、材料を酸化に対してより抵抗性高いものとする 。より良い格子整合性のおかげで、より厚いパッシベーション層が成長させるこ とができる。ホウ素含有量はパッシベーション層の内部で勾配をもたせることが できて、それによってSiCとの界面では4%付近として完全な格子整合を得て 、ついで界面から遠ざかる方向で徐々に減少させることによってそれの酸化に対 する耐性を向上させることができる。 本発明の更に別の1つの好適実施例に従えば、前記パッシベーション層が、少 なくともデバイスの阻止状態において電界が高くなるデバイス領域に設けられて 、かつそれが少なくとも2つの互いに重畳するサブレーヤーを含んでおり、それ らのうちの一方が前記第2の材料でできており、他方が半絶縁性材料を含んでい て、そこへの弱いリーク電流の流入を許容することで、デバイスの阻止状態にお ける前記領域中の電界を平滑化するようになっている。これらの特徴は、上で規 定された第2の材料の高いブレークダウン電界および安定性と、さもなければ前 記領域に集中するであろう電界を平滑化する半絶縁性材料の層の能力とのおかげ で、高い電界に耐えることを可能とする。 本発明の更に別の好適実施例に従えば、SiC層上に設けられたサブレーヤー 、すなわち前記第1の結晶性材料が半絶縁性材料でできており、更に、前記第2 の材料でできたサブレーヤーが前記半絶縁性材料の上に配置されている。本発明 のこの実施例は、それの別の好適実施例と同じように、前記第2の材料でできた サブレーヤーがSiC層の上に設けられ、半絶縁性材料でできた層が前記第2の 材料層の上に配置されているのであるが、高いブレークダウン電界をもたらす。 前記第1の結晶性材料が前記第2の材料であり、パッシベーション層が少なく ともデバイスの阻止状態において電界が高くなるデバイス領域に設けられた本発 明の別の好適実施例に従えば、前記第2の材料が低濃度にN形ドープされてSi C層と前記第2の材料層との間の界面に自由な電荷キャリアとして電子を供給す るようになっており、それによってデバイスが阻止状態にある時に、前記領域の 電界を平滑化する弱い電流の流れを前記界面の場所に作り出すようになっている 。SiC層とパッシベーション層との間の界面において少なくとも材料の主成分 としてAlNを使用し、それをドナーでドープすることによって、AlNとSi Cとの間の伝導帯のバンドオフセットを利用して、そこにおける半絶縁性層によ って与えられるのと同じ電界平滑化特性で以て、自由な電荷キャリアとしての電 子を前記界面に得ることができる。AlNは約6.2eVのバンドギャップを有 しているがこれはSiCのすべての多形よりもかなり大きい。SiCは2.3と 3.3eVとの間のバンドギャップを有する。AlNはすべてのSiC多形に対 して、伝導帯および価電子帯のどちらにおいてもエネルギーバンドのオフセット を有しており、AlNをドナーでドープした場合には、これがAlNからSiC への界 面において、伝導帯の電子が”流れ落ちる”結果を生むことになろう。それらの 自由電子は電圧によって影響されて、前記界面に沿って移動して、問題の領域に おける電界を平滑化する。 本発明の別の実施例によれば、そこではAlN層は代わりにアクセプターを低 濃度にドープされており、それに対応して正のホールが自由な電荷キャリアとし て前記界面に供給されて、問題の領域における電界を平滑化する。この場合には 、AlNとSiCとの間の価電子帯バンドオフセットが利用される。 本発明のこれ以外の特長や好適な特徴は以下の説明およびその他の従属項から 明かであろう。 図面の簡単な説明 添付図面を参照しながら、例として引用した本発明の好適実施例について詳細 な説明を以下に行う。 図面においては、 第1図は、本発明に従ってパッシベーションされたSiC半導体ダイオードの 模式図である。 第2図は、第1図に従うデバイスの一部分の拡大図であって、そこではデバイ スの阻止状態において電界が高くなっている。 第3図は、第2図に示された部分の界面部分の更なる拡大図であって、SiC 層およびSiC層に最も近い前記第2の材料で作られたパッシベーションサブレ ーヤー中の価電子帯および伝導帯の延長部を示しており、更に、前記第2の材料 が低濃度のドナーでドープされた場合に何が起こるかを示している。 第4図および第5図は第3図と同様に、それぞれ本発明の第2および第3の実 施例に従うデバイス中のパッシベーションサブレーヤーの配置を示す図である。 発明の好適実施例の詳細な説明 第1図は、本発明が適用されるデバイスの例を非限定的に示しており、SiC の3つの半導体層、すなわちP形の高濃度にドープされた第1の層1、低濃度に ドープされたN形の第2の層2、および高濃度にドープされたN形の第3の層3 を備えた半導体ダイオードを示している。これらの3つの層は上述の順序で重な り合っている。本デバイスはまた、前記第1の層上に配置されてダイオードのア ノードを構成するオーミックな金属コンタクト4と、前記第3の半導体層と接触 するように配置されてダイオードのカソードを構成する第2のオーミックな金属 コンタクト5とを有する。このデバイスはカプセル封止されて、デバイスの端部 19は、2つのコンタクト4および5を除いてデバイス全体を覆うパッシベーシ ョン層6によってパッシベーションされている。このデバイスは既知の成長技術 およびエッチング技術によって作製することができる。従来のように、このデバ イスは、P形層に接触する金属コンタクト4へ正電圧が供給された時に導通し、 またそのコンタクトへ第2のコンタクト5の電位に対して負の電圧が供給された 時に阻止状態になる。このデバイスが阻止状態にある時は、前記第1の層と第2 の層との間のPN接合7へ電界が集中して、パッシベーションの必要性はその領 域で最も高くなり、それによってデバイスがブレークダウンせずにできる限り高 電圧に耐えることができるようにしなければならない。 第2図は、パッシベーション層がどのように2つの重畳したサブレーヤー8お よび9を含んでいて、それらのうちの半導体端に近い方が単結晶材料、本実施例 の場合はAlNでできていることを示している。AlNは既にSiC上へ高品質 に成長している。AlN層はまた少濃度の1種またはいくつかの種類の他の3B 族の窒化物あるいはSiCを含むことができる。AlNを主成分とする結晶性層 8はSiC層1、2、3上へ、サブレーヤー8と半導体層との間の界面10が本 質的になんら乱れがなく、そのことによって非常に低いトラップ密度を有するよ うに成長させられる。AlNは非常に高いブレークダウン電界を有し、AlNに 損傷を与えることなしに非常に高い電界に耐えることができるので、この場合は 、まず半導体端面上へ電界の大部分を取り込むように比較的薄いAlN層を設け た後で、AlN層8の上へ残りの電界を取り込むように、それへの損傷なしには そのような高い電界に耐えられない材料の別のサブレーヤーを配置することがで きる。この層9はAlN層よりもずっと厚く作ることができ、ポリイミド等の有 機材料や任意のアモルファス絶縁層等、任意の適切な絶縁性の材料で作ることが できる。こうして、層9はそこにあって電界の一部を取り込み、ブレークダウン が発生するのを防止するが、それの主な目的はその外部表面における電界を、外 部の装置やデバイスがそれによって影響されないようなレベルにまで低減するこ と である。 第3図は、第2図のサブレーヤー8をドナーで低濃度にドープすることによっ てなにが起こるかを示している。窒化アルミニウムと炭化シリコンとの間での伝 導帯レベルEcのオフセットのために、サブレーヤー8に供給された電子11は 前記界面10に隣接するSiCの伝導帯へエネルギー的に流れ落ちる。従って、 このようにして前記界面には電子のかたちで自由電荷キャリアが提供される。こ のことは、界面が半絶縁性層として働いて、デバイスの阻止方向に電圧が印加さ れた時に前記界面に沿って弱いリーク電流が流れることを意味する。このことは 、表面空乏層を第1図の矢印12の方向に広げることによって電界が平滑化され ることを意味する。従って、このことは、このデバイスがブレークダウンが発生 する前に、より高い阻止電圧に耐えることができることを意味する。しかし、リ ーク電流は原則的には好ましいものでなく、従って限られた範囲に制限すべきも のであるため、層8は非常に低いレベルにドープすることが重要である。 これに対応する現象は、AlN層8をアクセプターでドープして、AlNとS iCとの間の価電子帯のエネルギーレベルEvに関するバンドオフセットを利用 して界面10に自由電荷キャリアとして正のホールを得ることによっても実現で きる。 第4図は、3つの重畳するサブレーヤー13、14、および15を含むパッシ ベーション層を備えた、本発明による実施例を示す。半導体層2上に設けられた サブレーヤー13は結晶性の半絶縁性材料、すなわち高抵抗率を有する材料でで きているが、それはデバイスの阻止状態において弱いリーク電流がそこへ流入す ることを許容して、第3図に関して上述したのと同じように電界を平滑化する。 サブレーヤー13の材料の結晶的性質により、界面10におけるトラップ密度は 低くなり、そのため、界面における安定性は高くなる。半絶縁性層13の上の配 置されたサブレーヤー14は前記第2の材料、すなわち結晶性のAlNあるいは AlNを主成分とする結晶性合金でできている。このサブレーヤーは電界の大部 分を取り込むように意図されている。最後に、サブレーヤー15は第2図の実施 例のサブレーヤー9に対応する。 第5図は、本発明の別の実施例を示しているが、そこではパッシベーション層 が3つの重畳するサブレーヤー16、17、および18を含み、それらのうちで 半導体層2の上に設けられたサブレーヤー16は第2図の層8と同じ目的を持つ 前記第2の材料でできているが、ドープはされていない。その上に設けられたサ ブレーヤー17は半絶縁性材料でできており、それは必ずしも結晶性である必要 はなく、この層はデバイスの阻止状態においてそこへ弱いリーク電流が流入する ことを許容して、それによって電界が高くなっている領域で電界を平滑化する。 外側のサブレーヤー18は第4図のサブレーヤー15および第2図のサブレーヤ ー9に対応している。 本発明は、上述の好適実施例に決して限定されるものではもちろんなく、当業 者にはそれの修正に関して数多くの可能性が明かであろう。 導入部で述べたように、本発明はパッシベーションを必要とするすべての型の 半導体デバイス、更にはソース付近で電界が高くなり、そこにおいて高いブレー クダウン電界を保持しなければならないユニポーラー半導体デバイスに適用でき る。 図面に示された各種の層の縦横比は実際のものとは関係がなく、図示の便宜上 選ばれたものであって、全く異なっていても構わない。パッシベーション層をS iC層よりもずっと薄く示したが、これらの層はほぼ同程度の厚さであってもよ いし、あるいはSiC層のほうがパッシベーション層よりも薄くあっても構わな い。更に、電界の任意の部分を取り込むために他の層を設ける必要がないように 第2の材料を十分厚く、SiC半導体層の上へ直接成長させることも可能である が、実際には多分それにも拘らず第2の材料の層の外側にラバー被覆や同等な層 が設けられるのが常である。各種の層の厚さの選択は実際には問題のデバイスが 動作を意図している条件や前記層を作製する手順(複雑さの程度、製造時間等) に依存する。 第2の材料は、AlNを主成分とし、他の成分として3B族の窒化物およびS iCの一方あるいは組み合わせを含む合金でよい。というのは、これらの相異な る成分は完全に混ざり合うことができるからである。しかしながら、AlNが主 成分でなければならない。というのも、それの高電界に耐えられる能力というの が飛び抜けており、かつSiCに対する格子整合が優れているからで、このこと は第2の材料をデバイスのSiC層に隣接して配置する場合に重要である。 第2の材料としてAlx(1-x)Nを使用することが非常に有利であることが判 明した。それはAlN中のBの含有量が増えるとバンドギャップが増大し、材料 のブレークダウン電圧が増大するからである。更に、Bを含有することにより材 料をより酸化に耐性のあるものとする。非常に重要なことは更に、格子整合が改 善できて、Bを4%含むことで理論的に完全な格子の一致が達成できるというこ とである。より優れた格子整合により、より厚い層を成長させることが可能とな る。ホウ素の含有量はSiC層との界面において完全な格子整合を得るように約 4%であることが有利であり、そこから遠ざかる方向において増大してパッシベ ーション層の酸化耐性を増大させることが有利である。 もちろん、デバイスの異なる表面を異なるパッシベーション層で以て覆い、パ ッシベーション層の性質をデバイスの異なる領域で支配的な条件に適合させるよ うにすることは可能である。更に、デバイスの領域を本発明によるパッシベーシ ョンなしに残しておくことも本発明の範囲に含まれる。 各種のデバイス層の材料に関するすべての定義は、SiCに関する限り意図的 なドーピングと共に不可避な不純物も含むものであることはもちろんのことであ る。 定義された層は、すべての型の空間的な広がりおよび形状を含むように幅広く 解釈されるべきである。 結晶性という用語は、より大きな領域に亘って三次元的に良好な格子の周期性 を意味し、例えば典型的な多結晶構造は排除される。
【手続補正書】特許法第184条の8第1項 【提出日】1997年2月6日 【補正内容】 請求の範囲 1.少なくとも1つのSiC半導体層(1−3)と、前記SiC層の端面(1 9)の一部分の上にこの端面部分をパッシベーションするために設けられた層( 6)とを含む半導体デバイスであって、 前記SiC層の前記端面部分に最も近い前記パッシベーション層の少なくとも 部分(8、13、16)が第1の結晶性材料でできており、前記パッシベーショ ン層が第2の材料でできた部分(8、14、16)を含み、前記第2の材料がそ れを構成する結晶性合金の主成分あるいは唯一の成分として結晶性AlNを含ん でいることを特徴とする半導体デバイス。 2.請求項第1項によるデバイスであって、 前記第1の材料が、SiCに対して本質的に格子整合しており、SiCと本質 的に同じ熱膨張係数を有していることを特徴とするデバイス。 3.請求項第1項または第2項によるデバイスであって、 前記第2の材料が前記合金によって構成されており、それのAlN以外のその 他の1つまたは複数の成分が1)3B族の窒化物、2)複数種類の3B族の窒化 物の組み合わせ、3)SiC、4)3B族の窒化物とSiCの組み合わせ、又は 5)複数種類の3B族の窒化物とSiCの組み合わせ、であることを特徴とする デバイス。 4.請求項第1項または第2項によるデバイスであって、 前記第2の材料が唯一の成分として結晶性のAlNを含んでいることを特徴と するデバイス。 5.請求項第1項ないし第4項のうちの任意の項によるデバイスであって、 前記第1の結晶性材料が前記第2の材料であることを特徴とするデバイス。 6.請求項第3項および第5項によるデバイスであって、 前記第2の材料がAlx(1-x)Nであることを特徴とするデバイス。 7.請求項第6項によるデバイスであって、 xが0.92−0.98、好ましくは0.96付近にあることを特徴とするデ バイス。 8.請求項第7項によるデバイスであって、 前記第2の材料中のB含有量がSiC層との界面において4%付近であって、 そこから遠ざかる方向に徐々に増大するようになっていることを特徴とするデバ イス。 9.請求項第1項ないし第8項のうちの任意の項によるデバイスであって、前 記パッシベーション層(6)が、少なくとも前記デバイスが阻止状態において電 界が高くなる前記デバイスの領域に設けられており、 前記パッシベーション層が少なくとも2つの重畳するサブレーヤーを含み、そ れらのうちの一方(14、16)が前記第2の材料でできており、他方(13、 17)が半絶縁性材料でできていて前記デバイスの前記阻止状態においてそこへ 弱いリーク電流が流入ことを許容し、それによって前記領域において電界を平滑 化するようになっていることを特徴とするデバイス。 10.請求項第9項によるデバイスであって、 前記SiC層(1−3)の上に設けられた前記サブレーヤーが半絶縁性材料で できた1つ(13)であって、さらに前記第2の材料でできた前記サブレーヤー (14)がその半導体絶縁性材料層の上に配置されていることを特徴とするデバ イス。 11.請求項第9項によるデバイスであって、 前記第2の材料でできた前記サブレーヤー(16)が前記SiC層(1−3) の上の設けられており、さらに前記半絶縁性材料でできた前記層(17)が前記 第2の材料層の上に配置されていることを特徴とするデバイス。 12.請求項第5項によるデバイスであって、前記パッシベーション層(6) が、少なくともデバイスの阻止状態において電界が高くなる前記デバイスの領域 に設けられており、 前記第2の材料が低濃度にN形ドープされて、前記SiC層(1−3)と前記 第2の材料でできた前記層(8)との間の前記界面に自由な電荷キャリアとして 電子を供給するようになっており、それによって前記デバイスの前記阻止状態に おいて前記界面に弱い電流を作りだし、それによって前記領域における電界を平 滑化するようになっていることを特徴とするデバイス。 13.請求項第5項によるデバイスであって、前記パッシベーション層が、少 なくとも前記デバイスの阻止状態において電界が高くなる前記デバイスの領域に 設けられており、 前記第2の材料が低濃度にP形ドープされて、前記SiC層(1−3)と前記 第2の材料の前記層との間の前記界面に自由な電荷キャリアとして正のホールを 提供するようになっており、それによって前記デバイスの前記阻止状態において 前記界面に弱い電流を作りだし、それによって前記領域における電界を平滑化す るようになっていることを特徴とするデバイス。 14.請求項第1項ないし第13項のうちの任意の項によるデバイスであって 、それが少なくとも2つの隣接するSiC半導体層(1、2)を含み、そのうち の一方がN形に、他方がP形にドープされており、 前記第1の材料の前記パッシベーション層部分が、前記2つのSiC層間の前 記PN接合の前記SiC層の前記端面上に設けられてその両側の端面のパッシベ ーションを行っていることを特徴とするデバイス。 15.請求項第1項ないし第14項のうちの任意の項によるデバイスであって 、 前記パッシベーション層(16)が少なくとも2つの重畳するサブレーヤーを 含み、それらのうちの一方(8、14、16)が前記第2の材料でできており、 そして他方の外側のサブレーヤー(9、15、18)が絶縁性の別の材料ででき ていることを特徴とするデバイス。 16.請求項第15項によるデバイスであって、 前記外側のサブレーヤー(9、15、18)が、前記第2の材料の前記層(8 、14、16)よりも本質的に厚く作られていることを特徴とするデバイス。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/861

Claims (1)

  1. 【特許請求の範囲】 1.少なくとも1つのSiC半導体層(1−3)と、前記SiC層の端面(1 9)の一部分の上にこの端面部分をパッシベーションするために設けられた層( 6)とを含む半導体デバイスであって、 前記SiC層の前記端面部分に最も近い前記パッシベーション層の少なくとも 部分(8、13、16)が第1の結晶性材料でできており、前記パッシベーショ ン層が第2の材料でできた部分(8、14、16)を含み、前記第2の材料がそ れを構成する結晶性合金の主成分あるいは唯一の成分として結晶性AlNを含ん でいることを特徴とする半導体デバイス。 2.請求項第1項によるデバイスであって、 前記第1の材料が、SiCに対して本質的に格子整合しており、SiCと本質 的に同じ熱膨張係数を有していることを特徴とするデバイス。 3.請求項第1項または第2項によるデバイスであって、 前記第2の材料が前記合金によって構成されており、それのAlN以外のその 他の1つまたは複数の成分が3B族の窒化物およびSiCのうちの一方または組 み合わせであることを特徴とするデバイス。 4.請求項第1項または第2項によるデバイスであって、 前記第2の材料が唯一の成分として結晶性のAlNを含んでいることを特徴と するデバイス。 5.請求項第1項ないし第4項のうちの任意の項によるデバイスであって、 前記第1の結晶性材料が前記第2の材料であることを特徴とするデバイス。 6.請求項第3項および第5項によるデバイスであって、 前記第2の材料がAlx(1-x)Nであることを特徴とするデバイス。 7.請求項第6項によるデバイスであって、 xが0.92−0.98、好ましくは0.96付近にあることを特徴とするデ バイス。 8.請求項第7項によるデバイスであって、 前記第2の材料中のB含有量がSiC層との界面において4%付近であって、 そこから遠ざかる方向に徐々に増大するようになっていることを特徴とするデバ イス。 9.請求項第1項ないし第8項のうちの任意の項によるデバイスであって、前 記パッシベーション層(6)が、少なくとも前記デバイスが阻止状態において電 界が高くなる前記デバイスの領域に設けられており、 前記パッシベーション層が少なくとも2つの重畳するサブレーヤーを含み、そ れらのうちの一方(14、16)が前記第2の材料でできており、他方(13、 17)が半絶縁性材料でできていて前記デバイスの前記阻止状態においてそこへ 弱いリーク電流が流入ことを許容し、それによって前記領域において電界を平滑 化するようになっていることを特徴とするデバイス。 10.請求項第9項によるデバイスであって、 前記SiC層(1−3)の上に設けられた前記サブレーヤーが半絶縁性材料で できた1つ(13)であって、さらに前記第2の材料でできた前記サブレーヤー (14)がその半導体絶縁性材料層の上に配置されていることを特徴とするデバ イス。 11.請求項第9項によるデバイスであって、 前記第2の材料でできた前記サブレーヤー(16)が前記SiC層(1−3) の上の設けられており、さらに前記半絶縁性材料でできた前記層(17)が前記 第2の材料層の上に配置されていることを特徴とするデバイス。 12.請求項第5項によるデバイスであって、前記パッシベーション層(6) が、少なくともデバイスの阻止状態において電界が高くなる前記デバイスの領域 に設けられており、 前記第2の材料が低濃度にN形ドープされて、前記SiC層(1−3)と前記 第2の材料でできた前記層(8)との間の前記界面に自由な電荷キャリアとして 電子を供給するようになっており、それによって前記デバイスの前記阻止状態に おいて前記界面に弱い電流を作りだし、それによって前記領域における電界を平 滑化するようになっていることを特徴とするデバイス。 13.請求項第5項によるデバイスであって、前記パッシベーション層が、少 なくとも前記デバイスの阻止状態において電界が高くなる前記デバイスの領域に 設けられており、 前記第2の材料が低濃度にP形ドープされて、前記SiC層(1−3)と前記 第2の材料の前記層との間の前記界面に自由な電荷キャリアとして正のホールを 提供するようになっており、それによって前記デバイスの前記阻止状態において 前記界面に弱い電流を作りだし、それによって前記領域における電界を平滑化す るようになっていることを特徴とするデバイス。 14.請求項第1項ないし第13項のうちの任意の項によるデバイスであって 、それが少なくとも2つの隣接するSiC半導体層(1、2)を含み、そのうち の一方がN形に、他方がP形にドープされており、 前記第1の材料の前記パッシベーション層部分が、前記2つのSiC層間の前 記PN接合の前記SiC層の前記端面上に設けられてその両側の端面のパッシベ ーションを行っていることを特徴とするデバイス。 15.請求項第1項ないし第14項のうちの任意の項によるデバイスであって 、 前記パッシベーション層(16)が少なくとも2つの重畳するサブレーヤーを 含み、それらのうちの一方(8、14、16)が前記第2の材料でできており、 そして他方の外側のサブレーヤー(9、15、18)が絶縁性の別の材料ででき ていることを特徴とするデバイス。 16.請求項第15項によるデバイスであって、 前記外側のサブレーヤー(9、15、18)が、前記第2の材料の前記層(8 、14、16)よりも本質的に厚く作られていることを特徴とするデバイス。
JP8520906A 1995-01-03 1995-12-29 パッシベーション層を有する半導体デバイス Pending JPH10511812A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
SE9500013A SE9500013D0 (sv) 1995-01-03 1995-01-03 Semiconductor device having a passivation layer
SE9500013-9 1995-01-03
PCT/SE1995/001596 WO1996021246A1 (en) 1995-01-03 1995-12-29 Semiconductor device having a passivation layer

Publications (1)

Publication Number Publication Date
JPH10511812A true JPH10511812A (ja) 1998-11-10

Family

ID=20396734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8520906A Pending JPH10511812A (ja) 1995-01-03 1995-12-29 パッシベーション層を有する半導体デバイス

Country Status (5)

Country Link
US (1) US5650638A (ja)
EP (1) EP0801816A1 (ja)
JP (1) JPH10511812A (ja)
SE (1) SE9500013D0 (ja)
WO (1) WO1996021246A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261296A (ja) * 2001-03-06 2002-09-13 Mitsubishi Electric Corp 半導体素子
JP2002289880A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 半導体デバイス
JP2004506312A (ja) * 1999-09-13 2004-02-26 アクレオ アーベー 半導体素子のための保護層
JP2012028644A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置
JP2013062518A (ja) * 2006-01-12 2013-04-04 Cree Inc 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5967795A (en) * 1995-08-30 1999-10-19 Asea Brown Boveri Ab SiC semiconductor device comprising a pn junction with a voltage absorbing edge
US5763905A (en) * 1996-07-09 1998-06-09 Abb Research Ltd. Semiconductor device having a passivation layer
TW508470B (en) * 1997-05-09 2002-11-01 Hitachi Ltd Liquid crystal display device
US5932894A (en) * 1997-06-26 1999-08-03 Abb Research Ltd. SiC semiconductor device comprising a pn junction
SE9904710L (sv) * 1999-12-22 2001-06-23 Abb Ab Halvledaranordning
US6599796B2 (en) * 2001-06-29 2003-07-29 Hewlett-Packard Development Company, L.P. Apparatus and fabrication process to reduce crosstalk in pirm memory array
AU2004291942C1 (en) * 2003-11-18 2010-04-08 Halliburton Energy Services, Inc. High temperature environment tool system and method
US7525122B2 (en) * 2005-06-29 2009-04-28 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US7598576B2 (en) * 2005-06-29 2009-10-06 Cree, Inc. Environmentally robust passivation structures for high-voltage silicon carbide semiconductor devices
US7855401B2 (en) * 2005-06-29 2010-12-21 Cree, Inc. Passivation of wide band-gap based semiconductor devices with hydrogen-free sputtered nitrides
US9812338B2 (en) 2013-03-14 2017-11-07 Cree, Inc. Encapsulation of advanced devices using novel PECVD and ALD schemes
US9991399B2 (en) 2012-10-04 2018-06-05 Cree, Inc. Passivation structure for semiconductor devices
US8994073B2 (en) 2012-10-04 2015-03-31 Cree, Inc. Hydrogen mitigation schemes in the passivation of advanced devices

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3629011A (en) * 1967-09-11 1971-12-21 Matsushita Electric Ind Co Ltd Method for diffusing an impurity substance into silicon carbide
US4297783A (en) * 1979-01-30 1981-11-03 Bell Telephone Laboratories, Incorporated Method of fabricating GaAs devices utilizing a semi-insulating layer of AlGaAs in combination with an overlying masking layer
GB2071411B (en) * 1980-03-07 1983-12-21 Philips Electronic Associated Passivating p-n junction devices
DD221598A1 (de) * 1983-12-30 1985-04-24 Adw Ddr Inst Optik Passivierungsschicht fuer halbleiterbauelemente auf gaas-basis
US4656101A (en) * 1984-11-07 1987-04-07 Semiconductor Energy Laboratory Co., Ltd. Electronic device with a protective film
US4824789B1 (en) * 1986-10-10 1996-08-13 Minnesota Mining & Mfg Gas sensor
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
US4824798A (en) * 1987-11-05 1989-04-25 Xerox Corporation Method of introducing impurity species into a semiconductor structure from a deposited source
US5061972A (en) * 1988-12-14 1991-10-29 Cree Research, Inc. Fast recovery high temperature rectifying diode formed in silicon carbide
JP2650744B2 (ja) * 1988-12-28 1997-09-03 シャープ株式会社 発光ダイオード
JPH0766971B2 (ja) * 1989-06-07 1995-07-19 シャープ株式会社 炭化珪素半導体装置
US5183684A (en) * 1989-11-20 1993-02-02 Dow Corning Corporation Single and multilayer coatings containing aluminum nitride
DE4323814A1 (de) * 1992-09-25 1994-03-31 Siemens Ag MIS-Feldeffekttransistor
US5449925A (en) * 1994-05-04 1995-09-12 North Carolina State University Voltage breakdown resistant monocrystalline silicon carbide semiconductor devices
US5399883A (en) * 1994-05-04 1995-03-21 North Carolina State University At Raleigh High voltage silicon carbide MESFETs and methods of fabricating same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004506312A (ja) * 1999-09-13 2004-02-26 アクレオ アーベー 半導体素子のための保護層
JP2002261296A (ja) * 2001-03-06 2002-09-13 Mitsubishi Electric Corp 半導体素子
JP4731706B2 (ja) * 2001-03-06 2011-07-27 三菱電機株式会社 半導体素子
JP2002289880A (ja) * 2001-03-28 2002-10-04 Mitsubishi Electric Corp 半導体デバイス
US9515135B2 (en) 2003-01-15 2016-12-06 Cree, Inc. Edge termination structures for silicon carbide devices
JP2013062518A (ja) * 2006-01-12 2013-04-04 Cree Inc 炭化ケイ素デバイス用のエッジ終端構造およびエッジ終端構造を含む炭化ケイ素デバイスの製造方法
JP2012028644A (ja) * 2010-07-26 2012-02-09 Sumitomo Electric Device Innovations Inc 半導体装置

Also Published As

Publication number Publication date
US5650638A (en) 1997-07-22
WO1996021246A1 (en) 1996-07-11
EP0801816A1 (en) 1997-10-22
SE9500013D0 (sv) 1995-01-03

Similar Documents

Publication Publication Date Title
JPH10511812A (ja) パッシベーション層を有する半導体デバイス
US5763905A (en) Semiconductor device having a passivation layer
US6673662B2 (en) Epitaxial edge termination for silicon carbide Schottky devices and methods of fabricating silicon carbide devices incorporating same
AU2007248544B2 (en) Semiconductor device with surge current protection and method of making the same
JP5011069B2 (ja) 小さな寄生抵抗を有する低電圧ダイオードおよび製造方法
US11081598B2 (en) Trench MOS Schottky diode
JP3201410B2 (ja) 炭化珪素ショットキーダイオード及びその製造方法
TWI418028B (zh) 具有台面邊界終端的垂直接面場效電晶體及其製造方法
US20090057685A1 (en) Bipolar device and fabrication method thereof
US9171914B2 (en) Semiconductor device
JP2856847B2 (ja) 不活性化層を備える半導体デバイス
US6670705B1 (en) Protective layer for a semiconductor device
JP2003318413A (ja) 高耐圧炭化珪素ダイオードおよびその製造方法
US20230017518A1 (en) Semiconductor device
US4200877A (en) Temperature-compensated voltage reference diode with intermediate polycrystalline layer
WO1998037584A1 (en) Solid state power-control device using group iii nitrides
US6583485B2 (en) Schottky diode
US6670688B2 (en) Semiconductor device including at least one schottky metal layer surrounding PN junction
JP2008117979A (ja) ショットキバリアダイオード
JP3960837B2 (ja) 半導体装置およびその製法
US8525229B2 (en) Semiconductor device
US9647058B2 (en) Diode
US10170561B1 (en) Diamond semiconductor device
JPH08316470A (ja) 電力用半導体素子
US10734483B2 (en) Semiconductor device