JP2004506312A - 半導体素子のための保護層 - Google Patents

半導体素子のための保護層 Download PDF

Info

Publication number
JP2004506312A
JP2004506312A JP2001524151A JP2001524151A JP2004506312A JP 2004506312 A JP2004506312 A JP 2004506312A JP 2001524151 A JP2001524151 A JP 2001524151A JP 2001524151 A JP2001524151 A JP 2001524151A JP 2004506312 A JP2004506312 A JP 2004506312A
Authority
JP
Japan
Prior art keywords
layer
protective layer
semiconductor
sublayer
nanocrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001524151A
Other languages
English (en)
Inventor
バコウスキ,ミエテク
ハリス,クリストファー
スミット,ヤン
Original Assignee
アクレオ アーベー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アクレオ アーベー filed Critical アクレオ アーベー
Publication of JP2004506312A publication Critical patent/JP2004506312A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00Nanotechnology for materials or surface science, e.g. nanocomposites
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291Oxides or nitrides or carbides, e.g. ceramics, glass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157Partial encapsulation or coating
    • H01L23/3185Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Composite Materials (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

半導体素子は、少なくとも一つの第1の半導体層(1〜4)と、この素子を保護するための、前記第1の層の少なくとも表面部分に形成された第2の層(8)とを含んでいる。この保護層は、前記第1の層を形成する第1の材料よりも大きい価電子帯・伝導帯間のエネルギーギャップを有する第2の材料で作られている。この第2の材料は、少なくとも前記保護層の一部において、100nm未満のサイズと1×1010Ωcmを超える常温抵抗率とを有する結晶粒からなるナノ結晶およびアモルファス構造を持っている。

Description

【0001】
(技術分野)
本発明は、少なくとも一つの第1の半導体層と、半導体素子を保護するために第1の層の少なくとも表面部分に形成された第2の層とを含む半導体素子であって、前記保護層は前記第1の層を形成する第1の材料よりも大きな価電子帯・伝導帯間エネルギーギャップを有する第2の材料からなることを特徴とする半導体素子に関するものでる。
【0002】
(背景技術)
例えば、様々なタイプのダイオード、トランジスタ、サイリスタといったすべてのタイプの半導体素子が含まれる。ここで「半導体素子」は、非常に広く解釈すべきであり、この表現が通常意味するものだけでなく、集積回路とマルチチップ・モジュール(MCM)にも及んでいる。更に「protecting(保護する)」は、高い電界、水分、機械的損傷、化学反応などに対する保護といった種々のタイプの保護を含んでおり、この用語が一般に使われるような「insulating(絶縁する)」と「passivating(パッシベーション(絶縁保護)を行う)」と「protecting(保護する)」とを含む。
【0003】
(発明の開示)
したがって本発明は、半導体素子のパッシベーション(絶縁保護)や、このような素子のいずれの一般的な動作温度にも限定されないが、本発明は以下、本発明を制限する方法ではなく、本発明を明らかにするために、高温で作動するのに適応した半導体素子をパッシベート(絶縁保護)するときに起こる問題に関して特に入念に論じられる。
【0004】
半導体素子のパッシベーションは、様々な理由から、様々な用途のためにあり、また信頼度の高い素子動作のために決定的に重要である。これは、同じ、または異なる絶縁材料の1層または数層から構成できる。パッシベーションの第一の機能は、電子素子または光電子素子の性能特性を安定化し、改善することである。もう一つの機能は、周囲環境から素子を不動態被膜として絶縁保護すること、特に半導体層を損傷する可能性のある水分とイオン・マイグレーションを防止することである。これを達成するために、良好なパッシベーション材料に対していくつかの要求が同時に課せられる。パッシベーションは、半導体表面領域自体に加えられる他の措置と共に素子の表面領域を安定化することが多い。この他の措置は、半導体表面領域のドーピングを制御することによって、また時に半導体表面、またはその形状の構造的化学的性質を制御することによって、電界と電流漏れとを制御し低減するために使われる様々な手法に関する。これは、素子の作動時に素子の表面領域に生成される電界を緩和し低減することに寄与すべきである。効率的な拡散バリアを与えることによって、水分やイオン種が表面に到達するのを防止すべきである。半導体層に隣接する前記第2の層と半導体層との間の化学的結合は、それ自身の界面電荷を導入すべきでなく、また絶縁体は移動電荷と分極効果を有するべきでない。可能であれば、パッシベーションは、周囲環境における静電放電によって生成される電界と電荷とから素子を遮蔽すべきである。パッシベーション層はまた、素子表面の機械的保護も備えるべきである。
【0005】
これをすべて行うために、パッシベーション層の材料は、高い抵抗率および高い絶縁耐力とともに、浅いレベル、深いレベルの界面、およびバルク・トラップの低いトラップ密度とを有するべきである。浅い中心部は、ドーピング・レベルとしてその層の抵抗率を低減し得るし、深い中心部は、パッシベーション層の準永久的帯電を発生させる可能性がある。
【0006】
保護層、あるいはパッシベーション層、あるいは絶縁層に課せられた要求は、高温度動作を意図する半導体素子において特に厳しいものがある。このような層は、基板(半導体層)に対して良好な接着性を有するべきであり、また構造的に基板に対して適合すべきである。パッシベーション層の性質は、動作温度範囲内で温度依存性をできるだけ小さくすべきである。この層は特に、高温で高い抵抗率と高い絶縁耐力とを維持すべきである。半導体における応力の蓄積を防止するためには、半導体層の材料とパッシベーション層の材料の熱膨張係数が略一致していることが必要とされる。そうでなければ保護層はまた、温度が変化したとき半導体層を「手放す」可能性があり、また少なくとも半導体層から部分的に剥がれる可能性がある。パッシベーション層はまた、素子の全作動範囲内で機械的、熱的、化学的に安定であるべきである。更にパッシベーション層は、良好な熱伝導率を持つべきである。もしこのようなパッシベーション層が環境の影響に対して高い耐性を持っていれば、密閉パッケージングに対する要求を軽減することによりカプセル化問題を大いに単純化する可能性を開くことができる。
【0007】
このようなパッシベーション層は低い処理温度で製造して、堆積プロセス時にイオン、光子または電子といった粒子の低いエネルギーだけを半導体層に衝突させることが好ましい。
【0008】
更に本発明は、前記第1の材料としてすべてのタイプの半導体材料の半導体素子に向けられているが、特に本発明は、高い温度と高い絶縁破壊電界とに耐えるSiCの性質が利用できるように、このような半導体材料としてSiCに適応したパッシベーションを得ることに向けられている。SiCの半導体素子をパッシベートするために、CVD(化学蒸着)によって生成された窒化シリコン層と組み合わせた、または二酸化シリコンの厚い層と組み合わせた熱二酸化シリコンを使用することが知られている。しかし、二酸化シリコンは、炭化シリコンのパッシベーション材料としては、特に高温では満足なものではない。これには、二つの理由がある。一つは、二酸化シリコンと炭化シリコンの絶縁破壊電界との間の比率が比較的低いことであり、これは両材料の誘電率間の関係と相まって、炭化シリコン内の電界が最大値に近いときに二酸化シリコン内の電界を最高品質二酸化シリコンの臨界絶縁破壊電界の約1/2にまで低くするのである。第2の理由は、炭化シリコンと二酸化シリコンとの間のエネルギー・バリアが比較的小さいことであり、これは電荷注入の確率を増加させるのである。これら両因子は、組み合わされて、高温での二酸化シリコンの絶縁耐力と信頼性とを劇的に減少させる。更にSiC上で成長した二酸化シリコンは、除去されなかった炭素によって汚染され、その構造は恐らく、その形成時に酸化物を残した、例えばCO、COのような揮発性の炭素化合物によって乱される。
【0009】
実質的に単結晶構造を有する実質的単結晶AIN(PCT/SE95/01596)といった二酸化シリコン以外の材料もまた、SiC素子をパッシベートするために提案されている。しかしながらこれらの材料には、界面における格子整合がほぼ完全とは言えない場合に、応力の蓄積という危険が生じる。
【0010】
本発明の目的は、序論で定義したような半導体素子であり、その素子において、前述のような層に課せられた要求を大いに満足させながら、既知のこのような層よりも良好な仕方で前記保護層がその機能を遂行する半導体素子を提供することである。
【0011】
この目的は、本発明にしたがって、前記第2の材料が前記保護層の少なくとも一部分に100nm未満の大きさと常温における抵抗率が1×1010Ωcmを超える結晶粒からなるナノ結晶およびアモルファス構造を有するこのような半導体素子を提供することによって達成される。
【0012】
前記第2の材料のナノ結晶およびアモルファス構造は、弱い接着力の原因である機械的応力の発生と、帯電現象や不安定性を引き起こす電子界面準位の高い集中の発生と、例えば、微小亀裂を引き起こす機械的熱的応力に対する抵抗力の減少とを防止する前記第1の半導体層への保護層の構造的調整を容易にする。更にナノ結晶およびアモルファス構造は、各層の性質に対する結晶構造内の重大な構造的欠陥を構成する粒界の影響を減少させる。前記ナノ結晶およびアモルファス構造のもう一つの利点は、この構造が、例えば、25℃の反応性パルスプラズマ(RPP)方法、または500℃未満の高周波プラズマ方法(RFP)といった、単結晶よりも遙かに低いプロセス温度で得られるということである。両プラズマ方法は、同じ成長・堆積プロセスにおいて組み合わせることもできる。このプロセスの重要な特性は、特定のプロセス条件と、最も望ましい効果を得るために必要なすべての前洗浄と前エッチングのための現位置での基板準備手順とである。
【0013】
本発明の他の目的は、種々の温度で、特にSiCの可能な動作温度(最高900℃)といった高温で熱的に安定し、SiCの物理的限界に近い絶縁破壊電界(1〜2MV/cm)に耐えられる保護層を有する、序論で定義した半導体素子を提供することである。
【0014】
この目的は、本発明にしたがって、前記第2の材料が前記保護層の少なくとも一部分にナノ結晶および/またはアモルファス構造を有する素子であるのに対し、ナノ結晶構造は100nm未満の大きさを有する結晶粒から構成されると定義され、前記第2の材料は下記の化合物、AIN、GaN、CN、BN、NCD(ナノ結晶ダイアモンド)のグループのいずれかのメンバー(構成要素)の一つまたは組合せであることとを特徴とする素子を提供することにより達成される。
【0015】
保護層のためのこのような第2の材料は、SiC表面への高温での良好な接着力と良好な機械的性質と良好な絶縁耐力とを意味する。この材料はまた、低温方式の前記堆積手法(RPPおよびRFP)により生成できる。したがって半導体材料に対するこの第2の材料の構造調整は、前述の多くの問題の原因であるこれら2層間の機械的応力の発生を防止するアモルファスおよび/またはナノ結晶構造によって容易にされる。
【0016】
本発明の好適な実施例によれば、前記第1の材料は、少なくとも200℃の温度で電気的に安定であることによって、少なくとも200℃の半導体素子の動作温度を可能にするように適応している。特に前記第2の材料のナノ結晶および/またはアモルファス構造の性質は、半導体材料と前記第2の材料との間の僅かに異なる熱膨張係数のせいで、より高温で接着力が弱くなるという問題を防止するので、このような高温動作の用途に良く適合している。
【0017】
本発明の他の好適な実施例によれば、前記第2の材料はSiCである。本発明は、高い温度と高い電界とに耐えられるSiCの性質が利用できるアプリケーションで前記第2の層の材料の性質が特に有利なので、半導体材料としてSiCを有する半導体素子に特に適している。
【0018】
本発明の他の好適な実施例によれば、前記保護層は、少なくとも二つのサブレイヤ、すなわち前記第1の半導体層との界面を形成する薄い多結晶または単結晶の第1のサブレイヤと、その上の遙かに厚いナノ結晶および/またはアモルファスの第2のサブレイヤとからなる。「薄い」はここでは、数原子層の厚さを意味することが好ましい。保護層の他の層よりも高い結晶品質を有するこのような薄層は、前記半導体材料と前記の薄いサブレイヤとの間に使われる材料で極めて良好な格子整合が得られるときに重要であり、またこのような材料の薄層は、保護層のバルク内にナノ結晶および/またはアモルファス構造を生じさせる低いプロセス温度による堆積手法が使用された場合でも、このような材料に関して自動的に生成される。
【0019】
より高い結晶品質(または結晶性)を有するこのような薄層は、SiC、AIN、CN、BNまたはダイアモンドであり得る。
【0020】
本発明の他の好適な実施例によれば、前記保護層は、少なくとも二つのサブレイヤ、すなわち前記第1の半導体層との界面を形成する薄いアモルファスの第1のサブレイヤと、その上の遙かに厚いナノ結晶および/またはアモルファスの第2のサブレイヤとからなる。「薄い」はここでは、数原子層の厚さを意味することが好ましい。
【0021】
このような薄いアモルファス層は、下記の化合物、最も単純な場合に二酸化シリコンまたはオキシ窒化シリコンまたは窒化シリコンであるSiO、SiO、SiON、SiNからなる、またはこれらの組合せからなると説明できる構造的構成を持っている。
【0022】
本発明の他の好適な実施例によれば、前記保護層は、少なくとも二つのサブレイヤ、すなわち前記第1の半導体層との界面を形成する薄い単結晶またはアモルファスの第1のサブレイヤと、その上の遙かに厚いナノ結晶および/またはアモルファスの第2のサブレイヤとからなる。「薄い」はここでは、1〜15nmの厚さを意味することが好ましい。SiCのバンドギャップよりも高いバンドギャップを有するこのような薄層は、SiC層と第2のサブレイヤとの間に電荷キャリアのためのトンネル・バリアを構成している。この第1のサブレイヤの機能は、界面準位の低密度を特徴とする、SiCに対する良好で安定な界面を提供することである。これに対して第2のサブレイヤの機能は、バリアを通り抜ける電荷キャリアを輸送除去するか中和することである。電荷が第1のサブレイヤを通り抜けるせいで、第2のサブレイヤはこの層が厚くてそれを通り抜ける輸送が伝導によって行われる場合に起こるような仕方では、第1のサブレイヤと相互に作用し合わない。これは、第1のサブレイヤ内に電荷トラップ(捕捉)が存在しないことと、パッシベーションの電荷状態が主として第2のサブレイヤによって制御されることとを意味する。
【0023】
このような薄い第1のサブレイヤは、SiO、SiC、AIN、BN、CNまたは(C)ダイアモンド、または例えばAI、Ta、TiO、TiO、MgOのような金属酸化物であり得る。
【0024】
本発明の好適な実施例によれば、前記保護層の主要部分は、ナノ結晶および/またはアモルファス構造を有する。したがって実質的には保護層全体は、純粋にアモルファスか、純粋にナノ結晶か、あるいはそれらの組合せであって、これは素子全体の、特にマルチチップ・モジュールと集積回路のエンキャプシュレーション(気密封止)としての使用によく適合している。したがってこのような保護層は、高温動作を意図する素子の場合、また半導体素子と電極配線の両者に対して破壊的な悪い環境との組合せの場合に、特に重要となる環境から、このような素子と電子回路のアクティブパーツを効果的に遮蔽できる。
【0025】
本発明の他の好適な実施例によれば、前記素子は、素子の阻止状態に電圧を保持するように適応した接合部を有し、また前記保護層は、pn接合でもよいがショットキー接合でもよい前記接合部をパッシベート(絶縁保護)するように適応している。これは、これらの材料内に生成される電界が、非常に高い電界に耐えるSiCとの組合せで使用されるときにこれら材料の臨界電界より著しく低いので、前述の化合物のグループとの組合せの場合に、特に有利である。界面準位の低密度は、高い電界用にこのような接合部を効率的にパッシベート(絶縁保護)する可能性に寄与する。
【0026】
本発明の更なる利点と有利な特徴は、下記の説明とその他の従属請求項とから明らかになる。
【0027】
付属図面の参照により、例として引用された本発明の好適な実施例の詳細な説明は下記の通りである。
【0028】
(発明を実施するための最良の形態)
図1は、本発明が適用される素子の非限定的な例によって、SiCの4つの半導体層、すなわち第1の極めて高度にドープされたP型層1と、第2の高度にドープされたP型層2と、第3の軽度にドープされたN型層3と、第4の高度にドープされたN型層4とを有する半導体ダイオードを示す。これらの4層は、上記の順序に重ねられている。この素子はまた、最初に述べた層の上に配置され、ダイオードの陽極を形成するオーミック・メタル・コンタクト5と、層4と接触して配置され、このダイオードの陰極を形成する第2のオーミック・メタル・コンタクトとを有する。これらの層1、4はそれぞれ、メタル・コンタクト5、6への良好なコンタクトを作るために使用される。このダイオードは、カプセル化されており、二つの層2、3の間のpn接合部7は、二つのコンタクト5、6を除いて素子全体をカバーする保護層8によってパッシベートされている。この素子は、既知の成長・エッチング手法によって製造できる。従来の仕方でこの素子は、P型層に接触しているメタル・コンタクト5に正の電圧が印加されたとき導通状態になり、第2のコンタクト6の電位に関してそのコンタクトに負の電圧が印加されたとき阻止状態になる。素子の阻止状態で、電界は、pn接合部7に集中され、またパッシベーションの要件は、この素子が如何なる絶縁破壊もせずに可能な限り高い電圧に耐えることを可能にするために、その領域で最も高いであろう。
【0029】
この素子の半導体層1〜4はこの場合、SiCで作られている。保護層8は、毒性のない材料源を使用する反応性パルスプラズマ方法(RPP)(25℃)または高周波プラズマ方法(RFP)(<500℃)といった低プロセス温度でプラズマ支援化学蒸着手法を使用することによって、SiC層の周辺表面に蒸着される。下記の化合物:AIN、GaN、CN、BN、NCD(ナノ結晶ダイアモンド)、または例えばAI、Ta、TiO、TiO、MgOのような金属酸化物のグループの何れかのメンバー(構成要素)の一つまたはそれらの組合せである材料のアモルファスおよび/またはナノ結晶層8は、この仕方で形成される。それからこのグループのメンバーは、その価電子帯と導電帯との間のエネルギーギャップが半導体材料、この場合SiCのエネルギーギャップよりも実質的に大きくなるように、選択されることが必要である。プラズマ堆積方法が、良好な接着力と良好な電子的性質とを特徴とする、パッシベーション層と基板との間の最良の可能な界面を確保するための堆積パラメータの幅広い選択と、洗浄・エッチングを通してのインサイチュウ(原位置での)基板準備とを可能にしていることを指摘することは最も重要である。これは、良好な誘電体特性と化学的特性とを有する誘電体層を成長させることが困難であると知られているSiCやGaAsのような2元素基板の場合に、特に重要である。
【0030】
図2は、二つのサブレイヤ、すなわち半導体層との界面を形成し、ほんの数原子層の厚さを有する第1の極めて薄い層9と、層8の保護層の役目を担い、数ミクロンの厚さを持つ、第1の層9の上のはるかに厚い第2のサブレイヤ10とから、どの様に保護層8が構成されるかを示す。サブレイヤ9は、前述の低プロセス温度を使用するときに、SiCへの極めて良好な整合を有する格子を形成する能力を持つAINといった材料を堆積するときに自動的に形成される。この材料は、単結晶型の2H構造を持っており、所定の配向下でSiCポリタイプ、立方晶系と六方晶系両者のすべてのタイプと整合し、またこれはミスフィットがほんの0.7%という良好な格子整合を持っている。しかしながら界面から更に遠く離れてナノ結晶または殆どアモルファスの構造が形成されるが、これに対してナノ結晶は、100nm未満のサイズを持った結晶粒から構成されると定義される。更に保護層8の材料の常温における抵抗率は、1×1010Ωcmを超える。保護層8の主要部分のアモルファスおよび/またはナノ結晶構造は、結晶性または多結晶性の材料と比較して好適な結果をもたらす。このナノ結晶および/またはアモルファス構造は、弱い接着力の原因である機械的応力の発生と、帯電現象や不安定性を引き起こす電子界面準位の高い集中の発生と、例えば微小亀裂を引き起こす機械的熱的応力に対する抵抗力の減少とを防止する前記半導体層への保護層8の構造的調整を容易にする。更にナノ結晶および/またはアモルファス構造は、粒界から構成される結晶構造内に存在する重大な構造的欠陥の集中を減少させる。これらの特徴は、高温環境内、素子自体が高温を発生させるほど素子の電力損失が高い時、高いスイッチング周波数、高いエネルギーが取り扱われる時、もしくは素子の阻止状態における高い電圧などの極端な条件が多い場合の半導体素子の使用に保護層8を適合させる。
【0031】
図3は、半導体層2とパッシベーション層8との間の界面11における電界で何が起こっているかを示す。二つの矢印12、13は、電界が界面で変化することおよび、この変化が二つの層の誘電率の違いによって起こることとを示している。
【0032】
下記の関係は有効である:
ε×E=ε×E
【0033】
これは、それぞれが10と4という誘電率を有する炭化シリコンとSiOとの組合せに関して、SiC層内の電界が2MV/cm(最大値またはSiCに近い)時にSiOの層8内の電界が5MV/cm、すなわち最高品質SiOの臨界絶縁破壊電界の半分になるであろうということを意味する。しかしながら例えば、AINは8という誘電率を持っているので、その中の電界はSiC内の所定の電界においてより低くなる。
【0034】
したがって保護層のナノ結晶および/またはアモルファス構造は、低トラップ密度を有する半導体層との界面を形成するが、保護層に関してその結晶外観上、SiCとは多く異なる格子定数を有する材料が保護層に選択された場合でも、半導体内の応力の蓄積を防止することが出来る。これは、半導体素子とマルチチップ・モジュールと集積回路と前記MCM内に含まれるセンサーとを厳しい環境条件の影響から保護し、またこれらの素子、回路またはモジュールに近い電子装置を高い電界の影響から保護し、放電等の発生を防止するために、これらの半導体素子とマルチチップ・モジュールと集積回路とをカプセル化することに材料(前述のリスト参照)の使用をよく適合させることが出来る。
【0035】
図4a、4bは、価電子帯14と伝導帯15とがどの様にして、SiCの第1の半導体層3から、SiCよりも大きい価電子帯・伝導帯間エネルギーギャップを有する材料の第1のサブレイヤ9を通って第2のサブレイヤ10にまで伸びるかを示している。この第1のサブレイヤ9は、1〜15nmの厚さを持つことが好ましい。かなりの大きさを有する電界が保護層と半導体層との間の界面に印加されたときに、層9、10によって形成されたこのような保護層が半導体層3からその中に注入された電荷キャリアをどの様に取り扱うことが出来るかが示されており、二つの理想化されたシナリオが示されている。図4aでは、どの様にして、電子6の集中が前記界面の近くに形成されるか、またこれらの電子が第2のサブレイヤ10の伝導帯内に貫入できるかが示されている。これらの電子は続いて、再結合(深いトラッピング・レベルの関与による)によって、消滅させられるか、あるいは輸送除去される。これらの電子が保護層に打ち込まれないで結果的に厳しい問題になるということは極めて重要である。図4bは、どの様にして電子が第2のサブレイヤ内のトラッピング・レベル内に貫入できるか、またそれに続いてこれらの電子がホッピング伝導と呼ばれる伝導メカニズムによって輸送除去されるかを示す。これら両方の場合、通常は実質的に半導体層3との界面に平行な保護層内の電荷キャリアは、素子のコンタクトに輸送除去され、これはリーク電流という結果を招くが、もし保護層の抵抗率が十分に高くされていれば、これは低いレベルに維持できる。
【0036】
本発明は、どのような方法においても、上述の好適な実施例に限定されることはなく、付属の請求項に記載の本発明の基本思想から逸脱することなく、その修正に対して多くの可能性があることは、当業者において明らかである。
【0037】
半導体材料は例えば、本発明による保護層がSiの温度範囲特性内で、すなわち常温から250℃までの範囲内で良好に機能し、安定であるSiといった、SiC以外のものであってもよい。
【0038】
本開示における様々な材料の明確な限定がまた、それら材料のドーピングの可能性と不可欠の不純物の混入とを含むことも無論である。
【0039】
パッシベーション層の形成方法の構成部分は、プロセス条件の特定の選択と、最善の望ましい効果を得るために必要なすべての前洗浄および前エッチングのインサイチュウ(原位置での)基板準備とである。堆積方法の一般的な利点は、プロセスの低い温度と、可能な基板の幅広い選択と、欠陥の低密度を特徴とする基板と堆積層との間の界面と、毒性の無い反応物源と、低コストとである。
【0040】
第1の材料はまた、GaAsまたはSiGe(シリコン・ゲルマニウムまたはゲルマニウムをドープしたシリコン)でもよい。本発明は、今までこの材料のための良好なパッシベーションが存在しなかったので、基板材料としてのSiGeに特に関心がある。
【図面の簡単な説明】
【図1】
本発明の半導体素子の極めて概略的な断面図。
【図2】
図1に示した素子のpn接合部の表面における一部分の拡大図。
【図3】
本発明の態様を説明するために使用される、電界が前記界面でどの様に変化するかを示す図1に示したタイプの素子の半導体層と保護層との間の界面の概略図。
【図4】
図4aおよび図4bは、本発明の素子における第1の層から薄い第1のサブレイヤを通って第2のサブレイヤへ行く価電子帯と伝導帯との延長の概略グラフ。

Claims (31)

  1. 少なくとも一つの第1の半導体層(1〜4)と、半導体素子を保護するために前記第1の層の少なくとも表面部分に形成された第2の層(8)を含み、前記保護層が前記第1の層を形成する第1の材料よりも大きい価電子帯・伝導帯間エネルギーギャップを有する第2の材料からなる半導体素子であって、
    前記第2の材料は、前記保護層の少なくとも一部分において、100nm未満の大きさと常温における抵抗率が1×1010Ωcmを超える結晶粒からなるナノ結晶およびアモルファス構造を有することを特徴とする半導体素子。
  2. 少なくとも一つの第1の半導体層(1〜4)と、半導体素子を保護するために前記第1の層の少なくとも表面部分に形成された第2の層(8)を含み、前記保護層が前記第1の層を形成する第1の材料よりも大きい価電子帯・伝導帯間エネルギーギャップを有する第2の材料からなる半導体素子であって、
    前記第2の材料は、前記保護層の少なくとも一部分において、ナノ結晶および/またはアモルファス構造を有していて、ナノ結晶構造は100nm未満の大きさを有する結晶粒から構成されると定義されており、また前記第2の材料は、下記の化合物、AIN、GaN、CN、BNおよびNCD(ナノ結晶ダイアモンド)、または、例えば、AI、Ta、TiO、TiO、MgO、P、Bまたは、これらの化合物の混合物などのような金属酸化物のグループのいずれかの要素の一つまたはそれらの組合せであることを特徴とする半導体素子。
  3. 前記第1の材料は少なくとも200℃で電気的に安定することによって、少なくとも200℃での半導体素子の動作温度を可能にするように適応していることを特徴とする請求項1または2に記載の半導体素子。
  4. 前記第1の材料はSiCであることを特徴とする、請求項1から3のいずれか1項に記載の素子。
  5. 前記第1の層(1〜4)は実質的に単結晶構造を持っていることを特徴とする請求項1から4のいずれか1項に記載の素子。
  6. 前記保護層(8)は、少なくとも二つのサブレイヤ、すなわち前記第1の半導体層との界面を形成する薄い多結晶または単結晶またはアモルファスの第1のサブレイヤ(9)と、この層の上の、はるかに厚いナノ結晶、単結晶および/またはアモルファスの第2のサブレイヤ(10)とからなることを特徴とする請求項1から5のいずれかに1項に記載の素子。
  7. 前記第1のサブレイヤは実質的に単結晶であることを特徴とする請求項6に記載の素子。
  8. 前記第1のサブレイヤは実質的に多結晶であることを特徴とする請求項6に記載の素子。
  9. 前記第1のサブレイヤは実質的にアモルファスであることを特徴とする請求項6に記載の素子。
  10. 前記第1のサブレイヤ(9)は数原子層の厚さを有することを特徴とする請求項6、7、8または9に記載の素子。
  11. 前記第1のサブレイヤ(9)はSiO、SiC、AlN、BN、CNまたはダイアモンドであることを特徴とする請求項6から10のいずれかに記載の素子。
  12. 前記第1のサブレイヤ(9)はSiO、SiO、SiN、SiONのいずれか、またはこれらの化合物のいずれかの混合物であることを特徴とする請求項6から10のいずれかに記載の素子。
  13. 前記第1のサブレイヤ(9)は例えば、AI、Ta、TiO、TiO、MgO、P、Bのいずれか、またはこれらの化合物のいずれかの混合物のような金属酸化物であることを特徴とする請求項6から10のいずれかに記載の素子。
  14. 前記第2のサブレイヤ(10)はSiC、AIN、BN、CNまたはダイアモンドであることを特徴とする請求項6から10のいずれかに記載の素子。
  15. 前記第2のサブレイヤ(10)はSiO、SiO、SiN、SiONのいずれか、またはこれらの化合物の混合物のいずれかであることを特徴とする請求項6から10のいずれかに記載の素子。
  16. 前記第2のサブレイヤ(10)は例えば、AI、Ta、TiO、TiO、MgO、P、Bのいずれか、またはこれらの化合物の混合物のいずれかのような金属酸化物であることを特徴とする請求項6から10のいずれかに記載の素子。
  17. 前記第1のサブレイヤ(9)は1〜15nmの厚さを有することを特徴とする請求項6から16のいずれかに記載の素子。
  18. 保護層(8)の厚さが1μmを超えることを特徴とする請求項1から17のいずれか1項に記載の素子。
  19. 保護層(8)の主要部分がナノ結晶および/またはアモルファス構造を有していることを特徴とする請求項1から18のいずれか1項に記載の素子。
  20. 保護層(8)の主要部分がナノ結晶構造を有していることを特徴とする請求項1から19のいずれか1項に記載の素子。
  21. 前記第1の半導体層(1〜4)との界面(11)を形成する前記保護層(8)の少なくとも一部分はナノ結晶構造を持っていることを特徴とする請求項1から5および18のいずれかに記載の素子。
  22. 保護層(8)の主要部分がアモルファス構造を有していることを特徴とする請求項1から19および21のいずれか1項に記載の素子。
  23. 前記第1の半導体層(1〜4)との界面(11)を形成する前記保護層(8)の少なくとも一部分はアモルファス構造を有していることを特徴とする請求項1から5、18および21のいずれかに記載の素子。
  24. 前記素子は素子の阻止状態に電圧を保持するように適応した接合部(7)を有しており、前記保護層(8)は前記接合部をパッシベート(絶縁保護)するように適応していることを特徴とする前記請求項のいずれかに記載の素子。
  25. 前記接合部はpn接合(7)であることを特徴とする請求項19に記載の素子。
  26. 前記保護層(8)は環境に関して素子のすべてのアクティブパーツを封止するためにこれらすべてのアクティブパーツを覆うことを特徴とする前記請求項のいずれかに記載の素子。
  27. マルチチップ・モジュール(MCM)からなり、保護層(8)は前記モジュールカプセル化をするのに適応していることを特徴とする請求項1から26のいずれか1項に記載の素子。
  28. 第2の層(8)の前記少なくとも一部分における第2の材料の粒子サイズが10nm未満であることを特徴とする請求項1から27のいずれか1項に記載の素子。
  29. 前記第1の材料はSiであることを特徴とする請求項1から28のいずれか1項に記載の素子。
  30. 前記第1の材料はGaAsであることを特徴とする請求項1から28のいずれか1項に記載の素子。
  31. 前記第1の材料はSiGeであることを特徴とする請求項1から28のいずれか1項に記載の素子。
JP2001524151A 1999-09-13 2000-03-15 半導体素子のための保護層 Pending JP2004506312A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
SE9903242A SE9903242D0 (sv) 1999-09-13 1999-09-13 A semiconductor device
PCT/SE2000/000505 WO2001020672A1 (en) 1999-09-13 2000-03-15 Protective layer for a semiconductor device

Publications (1)

Publication Number Publication Date
JP2004506312A true JP2004506312A (ja) 2004-02-26

Family

ID=20416953

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001524151A Pending JP2004506312A (ja) 1999-09-13 2000-03-15 半導体素子のための保護層

Country Status (10)

Country Link
US (1) US6670705B1 (ja)
EP (1) EP1214740A1 (ja)
JP (1) JP2004506312A (ja)
KR (1) KR100732259B1 (ja)
CN (1) CN1373902A (ja)
AU (1) AU3852900A (ja)
CA (1) CA2384784A1 (ja)
HK (1) HK1049065A1 (ja)
SE (1) SE9903242D0 (ja)
WO (1) WO2001020672A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294772A (ja) * 2004-04-06 2005-10-20 Renesas Technology Corp 半導体装置
JP2008533750A (ja) * 2005-03-21 2008-08-21 アジレント・テクノロジーズ・インク 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法
JP2019176177A (ja) * 2011-09-26 2019-10-10 株式会社半導体エネルギー研究所 半導体装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2860101B1 (fr) * 2003-09-22 2005-10-21 Commissariat Energie Atomique Protection de la surface du sic par une couche de gan
DE102004015403A1 (de) * 2004-03-26 2005-11-03 Infineon Technologies Ag Verwendung nanoskaliger Partikel zur Erzeugung kratzfester Schutzschichten auf Halbleiterchips
TWI393226B (zh) * 2004-11-04 2013-04-11 Taiwan Semiconductor Mfg 基於奈米管之填充物
US8445383B2 (en) * 2007-09-05 2013-05-21 The United States Of America, As Represented By The Secretary Of The Navy Transparent nanocrystalline diamond contacts to wide bandgap semiconductor devices
US20100304512A1 (en) * 2007-11-30 2010-12-02 University Of Toledo System for Diagnosis and Treatment of Photovoltaic and Other Semiconductor Devices
WO2009120974A2 (en) * 2008-03-28 2009-10-01 University Of Toledo System for selectively filling pin holes, weak shunts and/or scribe lines in photovoltaic devices and photovoltaic cells made thereby
US20100147369A1 (en) * 2008-12-12 2010-06-17 Chien-Min Sung Solar cell having nanodiamond quantum wells
DE102009002129A1 (de) 2009-04-02 2010-10-28 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Hartstoffbeschichtete Körper und Verfahren zur Herstellung hartstoffbeschichteter Körper
US8637360B2 (en) * 2010-04-23 2014-01-28 Intersil Americas Inc. Power devices with integrated protection devices: structures and methods
EP2492239B1 (en) 2011-02-22 2020-08-26 Sciosense B.V. Integrated circuit with sensor and method of manufacturing such an integrated circuit
JP2013026265A (ja) * 2011-07-15 2013-02-04 Sony Corp プラズマ処理方法、プラズマ処理装置、及び、半導体装置の製造方法
CN102555328A (zh) * 2011-12-23 2012-07-11 大连兆阳软件科技有限公司 一种电脑屏幕保护膜
KR102054721B1 (ko) * 2016-12-20 2019-12-12 주식회사 티씨케이 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
KR20180071695A (ko) * 2016-12-20 2018-06-28 주식회사 티씨케이 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법
CN108906974B (zh) * 2017-07-27 2020-04-14 北京华宇创新钽铌科技有限公司 钽喷丝头微孔冲孔过程中的薄膜润滑方法
CN110152710B (zh) * 2019-05-30 2021-11-12 云南民族大学 一种高稳定性TiO2纳米带-RGO-多孔氮化碳复合光催化剂及其制备方法
KR102181728B1 (ko) * 2019-12-05 2020-11-24 주식회사 티씨케이 층간 경계를 덮는 증착층을 포함하는 반도체 제조용 부품 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10511812A (ja) * 1995-01-03 1998-11-10 エービービー リサーチ リミテッド パッシベーション層を有する半導体デバイス
JPH11508963A (ja) * 1995-06-07 1999-08-03 アドバンスト・リフラクトリー・テクノロジーズ・インコーポレイテッド 電気的に調節可能な被覆

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4968644A (en) * 1986-06-16 1990-11-06 At&T Bell Laboratories Method for fabricating devices and devices formed thereby
US5036373A (en) 1989-06-01 1991-07-30 Semiconductor Energy Laboratory Co., Ltd. Electric device with grains and an insulating layer
JPH0536373A (ja) * 1991-07-26 1993-02-12 Canon Inc 二次イオン質量分析法における絶縁性試料表面の正電荷補正方法
JP2869835B2 (ja) * 1992-05-18 1999-03-10 東京エレクトロン株式会社 処理装置
US5354717A (en) * 1993-07-29 1994-10-11 Motorola, Inc. Method for making a substrate structure with improved heat dissipation
US5766979A (en) * 1996-11-08 1998-06-16 W. L. Gore & Associates, Inc. Wafer level contact sheet and method of assembly

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10511812A (ja) * 1995-01-03 1998-11-10 エービービー リサーチ リミテッド パッシベーション層を有する半導体デバイス
JPH11508963A (ja) * 1995-06-07 1999-08-03 アドバンスト・リフラクトリー・テクノロジーズ・インコーポレイテッド 電気的に調節可能な被覆

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005294772A (ja) * 2004-04-06 2005-10-20 Renesas Technology Corp 半導体装置
JP2008533750A (ja) * 2005-03-21 2008-08-21 アジレント・テクノロジーズ・インク 多層の不動態皮膜及び、その不動態皮膜を組み込まれた装置の形成方法
JP2019176177A (ja) * 2011-09-26 2019-10-10 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
CN1373902A (zh) 2002-10-09
HK1049065A1 (zh) 2003-04-25
KR20020044140A (ko) 2002-06-14
CA2384784A1 (en) 2001-03-22
EP1214740A1 (en) 2002-06-19
US6670705B1 (en) 2003-12-30
WO2001020672A1 (en) 2001-03-22
AU3852900A (en) 2001-04-17
KR100732259B1 (ko) 2007-06-25
SE9903242D0 (sv) 1999-09-13

Similar Documents

Publication Publication Date Title
JP2004506312A (ja) 半導体素子のための保護層
KR102403038B1 (ko) 가공된 기판과 통합된 전자 전력 디바이스
JP7576128B2 (ja) 加工基板上の集積デバイスのためのシステムおよび方法
US10734486B2 (en) Lateral high electron mobility transistor with integrated clamp diode
US9171914B2 (en) Semiconductor device
CN102714219A (zh) 反侧设计的iii-氮化物器件
US5650638A (en) Semiconductor device having a passivation layer
KR20190133232A (ko) 수직 질화 갈륨 질화물 쇼트키 다이오드
KR20220150908A (ko) 스퍼터링된 마그네슘 소스를 이용한 질화갈륨 물질에서의 마그네슘 확산 방법 및 시스템
CN114122127B (zh) 一种设置组合钝化介质的氮化物hemt器件及制备方法
CN115966604A (zh) 一种半导体器件结构及其制备方法
Quah et al. Forthcoming gallium nitride based power devices in prompting the development of high power applications
CN115274865B (zh) 肖特基二极管
CN117476763B (zh) 一种具有低漏电的e-hemt及制备方法
US20230084128A1 (en) Silicon carbide substrate and method of manufacturing the same
TWI852917B (zh) 用於工程基板上的整合裝置之方法
JP2001308348A (ja) 半導体サージ防護素子及びその製造方法、並びにそれを用いた電子回路
Chuah et al. Barrier height enhanced GaN Schottky diodes using a thin AlN surface layer
TW202431381A (zh) 用於工程基板上的整合裝置之系統及方法
Rutkowski et al. RF magnetron sputtering deposition of CdTe passivation on HgCdTe
JP2006253520A (ja) 半導体ダイオード装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316