JPH0770540B2 - ヘテロ接合バイポ−ラトランジスタ - Google Patents
ヘテロ接合バイポ−ラトランジスタInfo
- Publication number
- JPH0770540B2 JPH0770540B2 JP5974386A JP5974386A JPH0770540B2 JP H0770540 B2 JPH0770540 B2 JP H0770540B2 JP 5974386 A JP5974386 A JP 5974386A JP 5974386 A JP5974386 A JP 5974386A JP H0770540 B2 JPH0770540 B2 JP H0770540B2
- Authority
- JP
- Japan
- Prior art keywords
- sic
- layer
- emitter
- bipolar transistor
- wide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔概要〕 珪素（Si）等の在来の半導体層でコレクタ層とベース層
を形成し、その上に該半導体層より禁制帯幅（ギャッ
プ）の大きい（Eg＝2.2eV）β−炭化珪素（β−SiC、ま
たは3C−SiC）層を形成し、この層をエミッタとしたワ
イドギャップエミッタのヘテロ接合バイポーラトランジ
スタ（HBT）を提起し、高速、高電力用素子として用い
る。
を形成し、その上に該半導体層より禁制帯幅（ギャッ
プ）の大きい（Eg＝2.2eV）β−炭化珪素（β−SiC、ま
たは3C−SiC）層を形成し、この層をエミッタとしたワ
イドギャップエミッタのヘテロ接合バイポーラトランジ
スタ（HBT）を提起し、高速、高電力用素子として用い
る。
本発明は半導体性能指標の高いβ−SiCをワイドギャッ
プエミッタとして用いたHBTに関する。
プエミッタとして用いたHBTに関する。
次期高速バイポーラ大規模集積回路（VLSI）用素子とし
てHBTが検討されている。
てHBTが検討されている。
HBTは通常のホモ接合バイポーラトランジスタに比べ、
エミッタを高濃度にドープしなくてもエミッタ注入効率
を十分大きくできる。
エミッタを高濃度にドープしなくてもエミッタ注入効率
を十分大きくできる。
通常のHBTは混晶半導体を用い、各層の混晶比を変える
ことにより、ギャップを制御して形成しているが、従来
の珪素（Si）素子のエミッタをワイドギャップの物質で
形成したワイドギャップエミッタトランジスタがある。
ことにより、ギャップを制御して形成しているが、従来
の珪素（Si）素子のエミッタをワイドギャップの物質で
形成したワイドギャップエミッタトランジスタがある。
ワイドギャップエミッタの主な利点は、エミッタ注入効
率を上げ、ベース抵抗を下げることができることであ
る。
率を上げ、ベース抵抗を下げることができることであ
る。
従来のワイドギャップエミッタの物質として、例えばア
ルミニウムガリウム砒素（AlGaAs）、ガリウム砒素（Ga
As）等を用いた。
ルミニウムガリウム砒素（AlGaAs）、ガリウム砒素（Ga
As）等を用いた。
この場合の問題点は、ワイドギャップエミッタ物質の最
高使用温度がSiより低く、従って大電力用トランジスタ
には適さなかった。
高使用温度がSiより低く、従って大電力用トランジスタ
には適さなかった。
上記問題点の解決は、一導電型半導体層（１）上に、他
導電型半導体層（２）、一導電型β−炭化珪素層（３）
を順次成長してなり、一導電型半導体層（１）をコレク
タ領域、他導電型半導体層（２）をベース領域、一導電
型β−炭化珪素層（３）をエミッタ領域とする本発明に
よるHBTにより達成される。
導電型半導体層（２）、一導電型β−炭化珪素層（３）
を順次成長してなり、一導電型半導体層（１）をコレク
タ領域、他導電型半導体層（２）をベース領域、一導電
型β−炭化珪素層（３）をエミッタ領域とする本発明に
よるHBTにより達成される。
本発明はワイドギャップエミッタ層としてβ−SiCを用
い、素子特性を改善する。
い、素子特性を改善する。
SiCは六方晶系等のα−SiCと、立方晶系のβ−SiCとが
あるが、ワイドギャップエミッタ層形成にはSiと同一晶
系のβ−SiCを用いる。
あるが、ワイドギャップエミッタ層形成にはSiと同一晶
系のβ−SiCを用いる。
SiCの結晶成長は、一般に高温成長を必要とし困難であ
るが、本発明者により単結晶SiCを1000℃程度で、約200
Paの減圧下で気相成長する技術を開発した。
るが、本発明者により単結晶SiCを1000℃程度で、約200
Paの減圧下で気相成長する技術を開発した。
また、本発明者により単結晶SiCのホール（Hall）易動
度はSiと同程度、あるいはそれ以上の値をもち、また、
SiC/Siヘテロ接合の整流比が大きく、拡散電流は主とし
て接合を流れることを実験的に確かめた。
度はSiと同程度、あるいはそれ以上の値をもち、また、
SiC/Siヘテロ接合の整流比が大きく、拡散電流は主とし
て接合を流れることを実験的に確かめた。
これらの結果より、単結晶β−SiCエミッタバイポーラ
トランジスタは高いエミッタ効率をもち、換言すれば低
ベース抵抗をもち、VLSI用の高速バイポーラトランジス
タとして適していることが分かった。
トランジスタは高いエミッタ効率をもち、換言すれば低
ベース抵抗をもち、VLSI用の高速バイポーラトランジス
タとして適していることが分かった。
第５図はSiCワイドエミッタバイポーラトランジスタの
エネルギバンド構造図である。
エネルギバンド構造図である。
図において、EC、EV、EFはそれぞれ伝導帯の下端、価電
子帯の上端、フェルミ準位を示し、黒丸で示される電子
と白丸で示される正孔の流れを矢印で表す。
子帯の上端、フェルミ準位を示し、黒丸で示される電子
と白丸で示される正孔の流れを矢印で表す。
エミッタ領域がワイドギャップであるため生ずる障壁に
より、正孔のエミッタへの注入が起こり難い様子を模式
的に矢印で示している。
より、正孔のエミッタへの注入が起こり難い様子を模式
的に矢印で示している。
その結果、ベース電流を低下させ、エミッタの注入効率
が増加する。
が増加する。
つぎに、参考のためにβ−SiCの電気的諸特性を、Si、
ガリウム砒素（GaAs）と比較してつぎに示す。
ガリウム砒素（GaAs）と比較してつぎに示す。
いま、 飽和電子速度：VS(cm s-1) 破壊電界強度：EC(V cm-1) 誘電率 ：ε 熱伝導率 ：λ(Wcm-2゜C-1) ジョンソン指標（高周波大電力指標） ：ZJ(V2s-2) キース指標（小型化指標） ：ZK(Ws-1゜C-1) （ここに、ジョンソン指標ZJ、キース指標ZKは半導体性
能指標で、上記の元を有する）とすると、つぎのように
なる。
能指標で、上記の元を有する）とすると、つぎのように
なる。
上表に示されるように、β−SiCはSi、GaAsより、ZJ、Z
Kともに１〜３桁優れていることが分かる。
Kともに１〜３桁優れていることが分かる。
第１図は本発明の一実施例によるβ−SiCワイドギャッ
プエミッタバイポーラトランジスタの構造を示す断面図
である。
プエミッタバイポーラトランジスタの構造を示す断面図
である。
図はnpnトランジスタの例を示す。
図において、４はｎ型珪素（ｎ−Si）基板で、ここに深
さ１μｍのn+型コレクタコンタクト領域５をイオン注入
により形成する。
さ１μｍのn+型コレクタコンタクト領域５をイオン注入
により形成する。
イオン注入条件は、砒素イオン（As+）を用い、エネル
ギ120KeV、ドーズ量1017cm-2である。
ギ120KeV、ドーズ量1017cm-2である。
この上に、一導電型半導体層として厚さ１μｍ、抵抗率
１Ωcmのｎ−Si層１を成長する（コレクタ領域）。
１Ωcmのｎ−Si層１を成長する（コレクタ領域）。
ｎ−Si層１の表面に、他導電型半導体層としてイオン注
入により厚さ1000Åのｐ型珪素（ｐ−Si）層２を形成す
る（ベース領域）。
入により厚さ1000Åのｐ型珪素（ｐ−Si）層２を形成す
る（ベース領域）。
イオン注入条件は、硼素イオン（B+）を用い、エネルギ
40KeV、ドーズ量1013cm-2である。
40KeV、ドーズ量1013cm-2である。
つぎに、ｎ−Si層２の上に厚さ4000Åの二酸化珪素（Si
O2）層６を被着し、エミッタ窓７を開口する。
O2）層６を被着し、エミッタ窓７を開口する。
つぎに、減圧化学気相成長（LPCVD）法により、基板全
面に厚さ2000Åのβ−SiC層を成長し、イオン注入によ
り、β−SiC層にドープしてｎ型にする。
面に厚さ2000Åのβ−SiC層を成長し、イオン注入によ
り、β−SiC層にドープしてｎ型にする。
つぎに、通常のリングラフィによりパターニングしてエ
ミッタ窓７を覆って一導電型β−SiC層としてｎ型β−S
iC層３を形成する（エミッタ領域）。
ミッタ窓７を覆って一導電型β−SiC層としてｎ型β−S
iC層３を形成する（エミッタ領域）。
β−SiCのCVD条件は、ソースガスとして三塩化シラン
（SiHCl3）とプロパン（C3H6）、キャリアガスとして水
素（H2）を用い、これらを200Paに減圧し、1000℃で熱
分解して行う。
（SiHCl3）とプロパン（C3H6）、キャリアガスとして水
素（H2）を用い、これらを200Paに減圧し、1000℃で熱
分解して行う。
イオン注入条件は、As+を用い、エネルギ120KeV、ドー
ズ量1016cm-2である。
ズ量1016cm-2である。
最後に、エミッタコンタクト層として、多結晶珪素（ポ
リSi）層をβ−SiC層３を覆って成長し、パターニング
してポリSi層８を形成する。
リSi）層をβ−SiC層３を覆って成長し、パターニング
してポリSi層８を形成する。
つぎに、本発明人によるβ−SiCの特性の測定結果を第
２〜４図に示す。
２〜４図に示す。
以下に記載のアニールはいずれもドライ窒素中で30分行
う。
う。
第２図はドーズ量をパラメータとしてβ−SiCの抵抗率
とアニール温度の関係図である。
とアニール温度の関係図である。
同一ドーズ量に対してアニール温度が高いほど抵抗率は
減少し、結晶性は悪くなる。
減少し、結晶性は悪くなる。
第３図はアニール温度をパラメータとしてβ−SiCのホ
ール易動度とキャリア濃度の関係図である。
ール易動度とキャリア濃度の関係図である。
アニール温度が1000℃において、キャリア濃度が1017cm
-3で、ホール易動度は約450cm2V-1s-1と高い値が得られ
た。
-3で、ホール易動度は約450cm2V-1s-1と高い値が得られ
た。
図中、破線でSi単結晶の場合を示す。
第４図はAsのドーズ量をパラメータとしてβ−SiCのホ
ール易動度とアニール温度の関係図である。
ール易動度とアニール温度の関係図である。
同一ドーズ量に対してアニール温度が高いほどホール易
動度は減少し、結晶性は悪くなる。
動度は減少し、結晶性は悪くなる。
以上第２〜４図に示される特性のβ−SiCが得られたこ
とにより、これをワイドギャップエミッタとして用いた
バイポーラトランジスタはつぎのような特徴をもつ。
とにより、これをワイドギャップエミッタとして用いた
バイポーラトランジスタはつぎのような特徴をもつ。
（１）ワイドギャップエミッタの作用により、ベース電
流を低下させることが可能。
流を低下させることが可能。
（高入力抵抗のトランジスタが得られる） （１−１）従って、トランジスタのファイン、ファンア
ウトを大きくできる。
ウトを大きくできる。
（１−２）また、ベース電流の低下によりアルミニウム
（Al）配線中を流れる電流密度を低減できる。
（Al）配線中を流れる電流密度を低減できる。
従って、Al層を薄くでき、基板表面の段差が小さくなる
ため、層間絶縁層に対する要求が緩和され、高集積化に
適する。
ため、層間絶縁層に対する要求が緩和され、高集積化に
適する。
（１−３）ベース電極数、形状の制限が緩和される。
（２）エミッタ層のβ−SiCは、ベース層上に低温CVD法
で成長され、かつワイドギャップエミッタであるため比
較的低濃度で形成できるため、ベース層を薄く形成で
き、その分だけトランジスタ作用にあずかるベース内に
注入された少数キャリア（第１図の例では電子）の輸送
効率が改善できる。
で成長され、かつワイドギャップエミッタであるため比
較的低濃度で形成できるため、ベース層を薄く形成で
き、その分だけトランジスタ作用にあずかるベース内に
注入された少数キャリア（第１図の例では電子）の輸送
効率が改善できる。
以上詳細に説明したようにβ−SiCは、 （１）β−SiCのキャリアの易動度はSiと同程度、また
はそれ以上の値をもつ。
はそれ以上の値をもつ。
（２）β−SiC/Si接合の整流比は大きく、リーク電流が
小さい。
小さい。
いとう性質を有し、ワイドギャップエミッタとして実用
上十分使用できることが分かった。
上十分使用できることが分かった。
さらに、本発明のワイドギャップエミッタバイポーラト
ランジスタは、β−SiCの最高使用温度が約500℃と高い
ため、トランジスタの使用温度はSiのそれによってきま
り、従来のワイドギャップエミッタバイポーラトランジ
スタに比し、高電力用として適している。
ランジスタは、β−SiCの最高使用温度が約500℃と高い
ため、トランジスタの使用温度はSiのそれによってきま
り、従来のワイドギャップエミッタバイポーラトランジ
スタに比し、高電力用として適している。
第１図は本発明の一実施例によるβ−SiCワイドギャッ
プエミッタバイポーラトランジスタの構造を示す断面
図、 第２図はドーズ量をパラメータとしてβ−SiCの抵抗率
とアニール温度の関係図、 第３図はアニール温度をパラメータとしてβ−SiCのホ
ール（Hall）易動度とキャリア濃度の関係図、 第４図はAsのドーズ量をパラメータとしてβ−SiCのホ
ール易動度とアニール温度の関係図、 第５図はSiCワイドギャップエミッタバイポーラトラン
ジスタのエネルギバンド構造図である。 図において、 １は一導電型半導体層でｎ−Si層（コレクタ領域）、２
は他導電型半導体層でｐ−Si層（ベース領域）、３は一
導電型β−SiC層でｎ型β−SiC層（エミッタ領域）、４
はｎ−Si基板、５はn+型コレクタコンタクト領域、６は
SiO2層、７はエミッタ窓、８はポリSi層 である。
プエミッタバイポーラトランジスタの構造を示す断面
図、 第２図はドーズ量をパラメータとしてβ−SiCの抵抗率
とアニール温度の関係図、 第３図はアニール温度をパラメータとしてβ−SiCのホ
ール（Hall）易動度とキャリア濃度の関係図、 第４図はAsのドーズ量をパラメータとしてβ−SiCのホ
ール易動度とアニール温度の関係図、 第５図はSiCワイドギャップエミッタバイポーラトラン
ジスタのエネルギバンド構造図である。 図において、 １は一導電型半導体層でｎ−Si層（コレクタ領域）、２
は他導電型半導体層でｐ−Si層（ベース領域）、３は一
導電型β−SiC層でｎ型β−SiC層（エミッタ領域）、４
はｎ−Si基板、５はn+型コレクタコンタクト領域、６は
SiO2層、７はエミッタ窓、８はポリSi層 である。
Claims (1)
- 【請求項１】一導電型半導体層（１）上に、他導電型半
導体層（２）、一導電型β−炭化珪素層（３）を順次成
長してなり、 一導電型半導体層（１）をコレクタ領域、他導電型半導
体層（２）をベース領域、一導電型β−炭化珪素層
（３）をエミッタ領域とすることを特徴とするヘテロ接
合バイポーラトランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5974386A JPH0770540B2 (ja) | 1986-03-18 | 1986-03-18 | ヘテロ接合バイポ−ラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5974386A JPH0770540B2 (ja) | 1986-03-18 | 1986-03-18 | ヘテロ接合バイポ−ラトランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62216364A JPS62216364A (ja) | 1987-09-22 |
| JPH0770540B2 true JPH0770540B2 (ja) | 1995-07-31 |
Family
ID=13122013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5974386A Expired - Fee Related JPH0770540B2 (ja) | 1986-03-18 | 1986-03-18 | ヘテロ接合バイポ−ラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0770540B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01143261A (ja) * | 1987-11-27 | 1989-06-05 | Nec Corp | 半導体装置 |
| JP2860138B2 (ja) * | 1989-03-29 | 1999-02-24 | キヤノン株式会社 | 半導体装置およびこれを用いた光電変換装置 |
| JP3150376B2 (ja) * | 1991-09-30 | 2001-03-26 | ローム株式会社 | ヘテロ接合バイポーラトランジスタの製法 |
| EP0562549B1 (en) * | 1992-03-24 | 1998-07-01 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor containing silicon carbide |
| JPH0793315B2 (ja) * | 1992-11-27 | 1995-10-09 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| US5777363A (en) * | 1993-11-29 | 1998-07-07 | Texas Instruments Incorporated | Semiconductor device with composite drift region |
| JP5140347B2 (ja) * | 2007-08-29 | 2013-02-06 | 株式会社日立製作所 | バイポーラトランジスタ及びその製造方法 |
-
1986
- 1986-03-18 JP JP5974386A patent/JPH0770540B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62216364A (ja) | 1987-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7378325B2 (en) | Semiconductor device and manufacturing method thereof | |
| US4959702A (en) | Si-GaP-Si heterojunction bipolar transistor (HBT) on Si substrate | |
| Sugii et al. | beta-SiC/Si heterojunction bipolar transistors with high current gain | |
| JP2917532B2 (ja) | 電界効果トランジスタ | |
| JPH08306700A (ja) | 半導体装置及びその製造方法 | |
| Matsushita et al. | A silicon heterojunction transistor | |
| JPH0353563A (ja) | ヘテロ接合バイポーラトランジスタからなる半導体装置とその製造方法 | |
| JPH07176541A (ja) | ヘテロ接合バイポーラトランジスタ | |
| US4009484A (en) | Integrated circuit isolation using gold-doped polysilicon | |
| JPH0770540B2 (ja) | ヘテロ接合バイポ−ラトランジスタ | |
| US4752817A (en) | High performance integrated circuit having modified extrinsic base | |
| JPH06302610A (ja) | 高利得ｍｉｓトランジスタ | |
| Barnoski et al. | Microwave characteristics of ion-implanted bipolar transistors | |
| Vook et al. | Double-diffused graded SiGe-base bipolar transistors | |
| JPS63116465A (ja) | バイポ−ラトランジスタ | |
| EP0278072A2 (en) | Permeable-base transistor | |
| Wang et al. | Amorphous-Si emitter heterojunction UHF power transistors for handy transmitter | |
| Liou et al. | Theoretical prediction of the performance of Si and SiC bipolar transistors operating at high temperatures | |
| Kondo et al. | Characterization of Si layers deposited on (100) Si substrates by plasma CVD and its application to Si HBTs | |
| US4811070A (en) | Heterojunction bipolar transistor with inversion layer base | |
| Tang et al. | SiGe heterojunction bipolar transistors with thin alpha-Si emitters | |
| US5315135A (en) | Semiconductor device having I2 L gate with heterojunction | |
| JPS63202962A (ja) | バイポ−ラトランジスタおよび製造方法 | |
| JPH0556849B2 (ja) | ||
| JP2888652B2 (ja) | 半導体集積回路装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |