JPH01143261A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01143261A JPH01143261A JP30095687A JP30095687A JPH01143261A JP H01143261 A JPH01143261 A JP H01143261A JP 30095687 A JP30095687 A JP 30095687A JP 30095687 A JP30095687 A JP 30095687A JP H01143261 A JPH01143261 A JP H01143261A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- type
- film
- silicon
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 48
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 9
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 abstract description 9
- 229910010271 silicon carbide Inorganic materials 0.000 abstract description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 229920005591 polysilicon Polymers 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000000137 annealing Methods 0.000 abstract description 2
- 230000004888 barrier function Effects 0.000 abstract description 2
- 229910052796 boron Inorganic materials 0.000 abstract description 2
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 2
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 abstract 2
- 239000000463 material Substances 0.000 description 6
- 238000011109 contamination Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- -1 Phosphorous ions Chemical class 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は第一半導体基板上の一部を第二半導体材料を用
いて形成する半導体装置に関する。
いて形成する半導体装置に関する。
従来、第一半導体基板上に、その一部に第二半導体材料
を用いて形成された半導体装置は、装置製造工程中、前
記第二半導体が表面に出る構造となっているため、配線
などの工程において、第−半導体及び第二半導体の、そ
れぞれに適した配線材料や方法を用いて別々に行ってい
た。
を用いて形成された半導体装置は、装置製造工程中、前
記第二半導体が表面に出る構造となっているため、配線
などの工程において、第−半導体及び第二半導体の、そ
れぞれに適した配線材料や方法を用いて別々に行ってい
た。
上述の従来法では、例えば配線工程において、第−半導
体及び第二半導体に対して別々に行わなければならず、
シリコンの半導体装置のように一度の配線工程で良いも
のに比べ、製造工程が複雑になる。また、製造工程中、
第二半導体が表面に出るため、第二半導体による不純物
汚染が問題となり、第二半導体使用後は第一半導体プロ
セスラインを使用できないという欠点があった。
体及び第二半導体に対して別々に行わなければならず、
シリコンの半導体装置のように一度の配線工程で良いも
のに比べ、製造工程が複雑になる。また、製造工程中、
第二半導体が表面に出るため、第二半導体による不純物
汚染が問題となり、第二半導体使用後は第一半導体プロ
セスラインを使用できないという欠点があった。
本発明の目的は上記問題点を解消した半導体装置を提供
することにある。
することにある。
本考案は第一半導体基板上の一部に第二半導体を有する
半導体装置において、前記第二半導体の上面を被覆して
後の工程で形成された層を前記第二半導体から隔離する
第一半導体よりなる膜を有することを特徴とする半導体
装置である。
半導体装置において、前記第二半導体の上面を被覆して
後の工程で形成された層を前記第二半導体から隔離する
第一半導体よりなる膜を有することを特徴とする半導体
装置である。
第二半導体上に基板と同じ第一半導体膜を有することに
より、第二半導体は表面に露出することなく、第二半導
体による不純物汚染を妨げ、第一半導体のプロセスライ
ンを使用でき、第−及び第二半導体それぞれに対し別々
の工程を必要としないので、製造工程を簡略化すること
ができる。
より、第二半導体は表面に露出することなく、第二半導
体による不純物汚染を妨げ、第一半導体のプロセスライ
ンを使用でき、第−及び第二半導体それぞれに対し別々
の工程を必要としないので、製造工程を簡略化すること
ができる。
以下に本発明の実施例を図によって説明する。
第１図は本発明の詳細な説明するためのシリコン系へテ
ロバイポーラの一実施例を示す図である。
ロバイポーラの一実施例を示す図である。
図において、１は比抵抗１０Ωｌのｐ形シリコン基板、
２，３はイオン注入により、リン及びボロンをそれぞれ
１Ｅ１２／ｃｄ、１５０ＫｅＶ及び１Ｅ１４／ｃＪ、３
０ＫｅＶ注入し、アニールして形成したｎ形コレクタ、
及びｐ形ベースである。４はエミッタ形成のための開口
部を形成するための厚さ５０００人の酸化シリコン膜、
５はシリコンよりエネルギーギャップの広いエミッタ材
料であるｎ形の炭化珪素多結晶（ｎ形エミッタ）、６は
炭化珪素多結晶５の全表面を覆っている厚さ１０００人
のポリシリコンによるシリコン膜である。炭化珪素とポ
リシリコンとの界面には、界面の自然酸化膜をミキシン
グし、エレクトロンのバリアを除去するため、リンがイ
オン注入されている。７はパッシベーション酸化膜、８
はアルミ電極である。実施例では、シリコン基板１上の
一部に形成されたｎ形炭化珪素多結晶（ｎ形エミッタ）
５の上をシリコン膜６にて被覆し、後に形成すべき酸化
膜を含む積層を炭化珪素多結晶５を上層から隔離してい
るものである。
２，３はイオン注入により、リン及びボロンをそれぞれ
１Ｅ１２／ｃｄ、１５０ＫｅＶ及び１Ｅ１４／ｃＪ、３
０ＫｅＶ注入し、アニールして形成したｎ形コレクタ、
及びｐ形ベースである。４はエミッタ形成のための開口
部を形成するための厚さ５０００人の酸化シリコン膜、
５はシリコンよりエネルギーギャップの広いエミッタ材
料であるｎ形の炭化珪素多結晶（ｎ形エミッタ）、６は
炭化珪素多結晶５の全表面を覆っている厚さ１０００人
のポリシリコンによるシリコン膜である。炭化珪素とポ
リシリコンとの界面には、界面の自然酸化膜をミキシン
グし、エレクトロンのバリアを除去するため、リンがイ
オン注入されている。７はパッシベーション酸化膜、８
はアルミ電極である。実施例では、シリコン基板１上の
一部に形成されたｎ形炭化珪素多結晶（ｎ形エミッタ）
５の上をシリコン膜６にて被覆し、後に形成すべき酸化
膜を含む積層を炭化珪素多結晶５を上層から隔離してい
るものである。
以上のように、本発明によれば、第一半導体基板上の一
部に第二半導体材料を用いた半導体装置においても、第
一半導体のプロセスを使用してプロセスの簡易化を図る
ことができ、また、第二半導体材料が表面に露出するこ
とがないため、第二半導体による不純物汚染をなくすこ
とができる効果を有する。
部に第二半導体材料を用いた半導体装置においても、第
一半導体のプロセスを使用してプロセスの簡易化を図る
ことができ、また、第二半導体材料が表面に露出するこ
とがないため、第二半導体による不純物汚染をなくすこ
とができる効果を有する。
第１図は本発明の一実施例を示す断面図である。
Claims (1)
- （１）第一半導体基板上の一部に第二半導体を有する半
導体装置において、前記第二半導体の上面を被覆して後
の工程で形成された層を前記第二半導体から隔離する第
一半導体よりなる膜を有することを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30095687A JPH01143261A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30095687A JPH01143261A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01143261A true JPH01143261A (ja) | 1989-06-05 |
Family
ID=17891105
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30095687A Pending JPH01143261A (ja) | 1987-11-27 | 1987-11-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01143261A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536952A (en) * | 1992-03-24 | 1996-07-16 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247120A (ja) * | 1985-08-26 | 1987-02-28 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62216364A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | ヘテロ接合バイポ−ラトランジスタ |
-
1987
- 1987-11-27 JP JP30095687A patent/JPH01143261A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6247120A (ja) * | 1985-08-26 | 1987-02-28 | Toshiba Corp | 半導体装置の製造方法 |
| JPS62216364A (ja) * | 1986-03-18 | 1987-09-22 | Fujitsu Ltd | ヘテロ接合バイポ−ラトランジスタ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5536952A (en) * | 1992-03-24 | 1996-07-16 | Sumitomo Electric Industries, Ltd. | Heterojunction bipolar transistor |
| US5624853A (en) * | 1992-03-24 | 1997-04-29 | Sumitomo Electric Industries, Ltd. | Method for forming heterojunction bipolar transistors |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0355984B2 (ja) | ||
| JPH01143261A (ja) | 半導体装置 | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| JPS5984435A (ja) | 半導体集積回路及びその製造方法 | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| JPH08148504A (ja) | 半導体装置及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JP3327658B2 (ja) | 縦型バイポーラトランジスタの製造方法 | |
| JP3711697B2 (ja) | 半導体装置の製造方法 | |
| JPS632143B2 (ja) | ||
| JP3138356B2 (ja) | Ｉ▲２▼ｌ構造半導体装置及びその製造方法 | |
| JPS63308377A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH1027763A (ja) | 半導体接合の製造方法 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPH05335329A (ja) | 半導体装置及びその製造方法 | |
| JPH05243249A (ja) | バイポーラトランジスタの製造方法 | |
| JPH084106B2 (ja) | 半導体装置の製造方法 | |
| JPH05326898A (ja) | 薄膜ｓｏｉ基板の製法および半導体装置 | |
| JPH0254533A (ja) | 半導体装置およびその製造方法 | |
| JPH0410548A (ja) | 半導体装置の製造方法 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPS5955035A (ja) | 半導体装置の製造方法 | |
| JPH0547776A (ja) | バイポーラトランジスタ及びその製法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 |