JPH1027763A - 半導体接合の製造方法 - Google Patents
半導体接合の製造方法Info
- Publication number
- JPH1027763A JPH1027763A JP17901696A JP17901696A JPH1027763A JP H1027763 A JPH1027763 A JP H1027763A JP 17901696 A JP17901696 A JP 17901696A JP 17901696 A JP17901696 A JP 17901696A JP H1027763 A JPH1027763 A JP H1027763A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- oxide film
- epitaxial layer
- thick
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【課題】 高耐圧ＭＯＳ ＦＥＴ等の厚薄二つのｐｎ接
合を同時に形成することにより生産工程の削減を実現す
る。 【解決手段】 シリコン基板の上に設けたエピタキシャ
ル層の自由面にイオン層を作る工程において、前記エピ
タキシャル層の自由面を覆う酸化膜の薄い部分及び厚い
部分の上から同一注入条件で同時にイオン注入を行う工
程と、続いてアニールを行う工程を設けて、前記エピタ
キシャル層内の前記薄い部分に対向する位置に深いイオ
ン層の接合を、前記厚い部分に対向する位置に浅いイオ
ン層の接合を同時に形成することを特徴とする。
合を同時に形成することにより生産工程の削減を実現す
る。 【解決手段】 シリコン基板の上に設けたエピタキシャ
ル層の自由面にイオン層を作る工程において、前記エピ
タキシャル層の自由面を覆う酸化膜の薄い部分及び厚い
部分の上から同一注入条件で同時にイオン注入を行う工
程と、続いてアニールを行う工程を設けて、前記エピタ
キシャル層内の前記薄い部分に対向する位置に深いイオ
ン層の接合を、前記厚い部分に対向する位置に浅いイオ
ン層の接合を同時に形成することを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体層の表面に
厚い酸化膜と薄い酸化膜が混在する場合にも、イオン注
入と続いてアニールを行うことにより薄いｐｎ接合と厚
いｐｎ接合を同時に形成する方法に関するものである。
厚い酸化膜と薄い酸化膜が混在する場合にも、イオン注
入と続いてアニールを行うことにより薄いｐｎ接合と厚
いｐｎ接合を同時に形成する方法に関するものである。
【０００２】
【従来の技術】例えば、１μｍ程度の厚い酸化膜と０．
１μｍ程度の薄い酸化膜が混在している場合に、厚い酸
化膜の下に薄いｐｎ接合を、薄い酸化膜の下に厚いｐｎ
接合を形成する必要が生じた際には、従来は二つのｐｎ
接合を別々に形成しなければならなかった。
１μｍ程度の薄い酸化膜が混在している場合に、厚い酸
化膜の下に薄いｐｎ接合を、薄い酸化膜の下に厚いｐｎ
接合を形成する必要が生じた際には、従来は二つのｐｎ
接合を別々に形成しなければならなかった。
【０００３】
【発明が解決しようとする課題】本発明の目的は、前記
のような厚薄二つのｐｎ接合を同時に形成することによ
り生産工程の削減を実現することにある。
のような厚薄二つのｐｎ接合を同時に形成することによ
り生産工程の削減を実現することにある。
【０００４】
【課題を解決するための手段】本発明は、シリコン基板
の上に設けたエピタキシャル層の自由面にイオン層を作
る工程において、前記エピタキシャル層の自由面を覆う
酸化膜の厚さを予め所定の薄い部分及び厚い部分に仕上
げその上から同一注入条件で同時にイオン注入を行う工
程と、続いてアニールを行う工程を加えて、前記エピタ
キシャル層内の前記酸化膜の薄い部分に対向する位置に
深いイオン層の接合を、前記酸化膜の厚い部分に対向す
る位置に浅いイオン層の接合を同時に形成することを特
徴とする。
の上に設けたエピタキシャル層の自由面にイオン層を作
る工程において、前記エピタキシャル層の自由面を覆う
酸化膜の厚さを予め所定の薄い部分及び厚い部分に仕上
げその上から同一注入条件で同時にイオン注入を行う工
程と、続いてアニールを行う工程を加えて、前記エピタ
キシャル層内の前記酸化膜の薄い部分に対向する位置に
深いイオン層の接合を、前記酸化膜の厚い部分に対向す
る位置に浅いイオン層の接合を同時に形成することを特
徴とする。
【０００５】
【発明の実施の形態】以下図面を用いて、本発明の半導
体接合の製造方法を説明する。図１は本発明の製造方法
により製作した横型高耐圧ＭＯＳ ＦＥＴの一例を示す
断面図である。１は、ｐ型シリコン基板である。２は、
ｎ型エピタキシャル層である。３は、エピタキシャル層
２の中に形成されたｎ+ドレイン層である。４は、エピ
タキシャル層２の中に形成されたｎ+ソース層である。
５は、ソース電極の下にｎ+ソース層を囲む形で形成さ
れた厚いｐ−ＢＡＳＥ層である。６は、ドレーン層３と
ｐ−ＢＡＳＥ層５の間に形成された薄いｐ層である。７
ａは、厚い酸化膜である。７ｂは、ソース層とｐ−ＢＡ
ＳＥ層の一部を覆う薄い酸化膜である。８は、ドレイン
層と接続されたドレイン電極である。９は、ゲート電極
である。１０は、ソース層と接続されたソース電極であ
る。図２はボロンイオンの注入とアニールの工程を説明
する図である。本図に基づいてイオンの注入とアニール
の行程を説明する。１１は、レジストである。ボロンイ
オンの照射を遮断する部分に堆積させる。１２は、厚い
酸化膜を通してボロンイオンを浅く注入したｐ層であ
る。１３は、薄い酸化膜を通してボロンイオンを深く注
入したｐ層である。尚、図１〜図２に使用した符号は共
通である。
体接合の製造方法を説明する。図１は本発明の製造方法
により製作した横型高耐圧ＭＯＳ ＦＥＴの一例を示す
断面図である。１は、ｐ型シリコン基板である。２は、
ｎ型エピタキシャル層である。３は、エピタキシャル層
２の中に形成されたｎ+ドレイン層である。４は、エピ
タキシャル層２の中に形成されたｎ+ソース層である。
５は、ソース電極の下にｎ+ソース層を囲む形で形成さ
れた厚いｐ−ＢＡＳＥ層である。６は、ドレーン層３と
ｐ−ＢＡＳＥ層５の間に形成された薄いｐ層である。７
ａは、厚い酸化膜である。７ｂは、ソース層とｐ−ＢＡ
ＳＥ層の一部を覆う薄い酸化膜である。８は、ドレイン
層と接続されたドレイン電極である。９は、ゲート電極
である。１０は、ソース層と接続されたソース電極であ
る。図２はボロンイオンの注入とアニールの工程を説明
する図である。本図に基づいてイオンの注入とアニール
の行程を説明する。１１は、レジストである。ボロンイ
オンの照射を遮断する部分に堆積させる。１２は、厚い
酸化膜を通してボロンイオンを浅く注入したｐ層であ
る。１３は、薄い酸化膜を通してボロンイオンを深く注
入したｐ層である。尚、図１〜図２に使用した符号は共
通である。
【０００６】処理行程 図２（ａ）はボロンイオンの注入を説明する図である。
ｐ型シリコン基板１の上にｎ+エピタキシャル層２を、
その上に所定の厚さの厚い酸化膜７ａ及び薄い酸化膜７
ｂ部分を熱酸化の方法等により作る。ボロンイオンを注
入をしない部分はマスキングをしレジスト１１を塗布し
てイオンの注入を遮断する。次にイオンを注入する。図
２（ｂ）は、厚さの薄い酸化膜７ｂの下にはより多くの
イオンが、厚い酸化膜７ａの下にはより少ない注入され
たことを示す図である。次に、ボロンイオンの注入に先
立って酸化膜作成したレジスト１１部分を剥離する。次
いでアニールを行う。図２ｃは、アニール後に図１に示
した所定のイオン層５及び６が形成されたことを示す。
尚ドレイン電極８及びソース電極１０の取り付けに先立
ってその部分の酸化膜は他の工程で取り除いておく。
ｐ型シリコン基板１の上にｎ+エピタキシャル層２を、
その上に所定の厚さの厚い酸化膜７ａ及び薄い酸化膜７
ｂ部分を熱酸化の方法等により作る。ボロンイオンを注
入をしない部分はマスキングをしレジスト１１を塗布し
てイオンの注入を遮断する。次にイオンを注入する。図
２（ｂ）は、厚さの薄い酸化膜７ｂの下にはより多くの
イオンが、厚い酸化膜７ａの下にはより少ない注入され
たことを示す図である。次に、ボロンイオンの注入に先
立って酸化膜作成したレジスト１１部分を剥離する。次
いでアニールを行う。図２ｃは、アニール後に図１に示
した所定のイオン層５及び６が形成されたことを示す。
尚ドレイン電極８及びソース電極１０の取り付けに先立
ってその部分の酸化膜は他の工程で取り除いておく。
【０００７】次に、ボロンイオンの注入及びこのイオン
層を拡散させるためのアニールの条件と形成した拡散層
の一例を記載する。 １）厚い酸化膜（７ａ）越しにイオン注入する場合、 ２）薄い酸化膜（７ｂ）越しにイオン注入する場合、 酸化膜の厚さ ０．１μｍ 注入条件 １）の条件と同じ アニール温度 １）の条件と同じ 表面濃度 ３．１×１０17／ｃｍ3 ｎ層接合迄の深さ ２．９μｍ
層を拡散させるためのアニールの条件と形成した拡散層
の一例を記載する。 １）厚い酸化膜（７ａ）越しにイオン注入する場合、 ２）薄い酸化膜（７ｂ）越しにイオン注入する場合、 酸化膜の厚さ ０．１μｍ 注入条件 １）の条件と同じ アニール温度 １）の条件と同じ 表面濃度 ３．１×１０17／ｃｍ3 ｎ層接合迄の深さ ２．９μｍ
【０００８】上記の工程によりイオン注入して得られた
注入層の深さと濃度の関係の一例は次の図に示す通りで
ある。図３は、厚い酸化膜（７ａ）越しに浅くイオン注
入した場合の特性図を示す。注入イオンのエネルギーが
厚い酸化膜で吸収されエピタキシャル層の中に薄いｐ型
層ができることを示している。ｎ型エピタキシャル層迄
の距離（厚さ）が１．４μｍで表面濃度は３．２×１０
16／ｃｍ3であることを示している。図４は、薄い酸化
膜（７ｂ）越しに深くイオン注入した場合の特性図を示
す。注入イオンのエネルギーが薄い酸化膜で吸収されエ
ピタキシャル層の中に厚いｐ層ができることを示してい
る。ｎ型エピタキシャル層迄の距離（厚さ）が２．９μ
ｍでｐ層の表面濃度は３．１×１０17／ｃｍ3であるこ
とを示している。。注入イオンは薄い酸化膜での吸収は
少なくエピタキシャル層の中に厚く深い接合ができるこ
とを示している。
注入層の深さと濃度の関係の一例は次の図に示す通りで
ある。図３は、厚い酸化膜（７ａ）越しに浅くイオン注
入した場合の特性図を示す。注入イオンのエネルギーが
厚い酸化膜で吸収されエピタキシャル層の中に薄いｐ型
層ができることを示している。ｎ型エピタキシャル層迄
の距離（厚さ）が１．４μｍで表面濃度は３．２×１０
16／ｃｍ3であることを示している。図４は、薄い酸化
膜（７ｂ）越しに深くイオン注入した場合の特性図を示
す。注入イオンのエネルギーが薄い酸化膜で吸収されエ
ピタキシャル層の中に厚いｐ層ができることを示してい
る。ｎ型エピタキシャル層迄の距離（厚さ）が２．９μ
ｍでｐ層の表面濃度は３．１×１０17／ｃｍ3であるこ
とを示している。。注入イオンは薄い酸化膜での吸収は
少なくエピタキシャル層の中に厚く深い接合ができるこ
とを示している。
【０００９】
【発明の効果】本発明によれば、従来別々の工程で形成
していた厚薄二つの接合層を本願の方法により一工程で
終了できるので工程の削減効果は大きい。
していた厚薄二つの接合層を本願の方法により一工程で
終了できるので工程の削減効果は大きい。
【図１】本発明の製造方法による例を示すＭＯＳ ＦＥ
Ｔの断面図である。
Ｔの断面図である。
【図２】ボロンイオンの注入とアニールの工程を説明す
る図である。
る図である。
【図３】厚い酸化膜（７ａ）越しに浅くイオン注入した
場合の特性図を示す。
場合の特性図を示す。
【図４】薄い酸化膜（７ｂ）越しに深くイオン注入した
場合の特性図を示す。
場合の特性図を示す。
１ ｐ型シリコン基板 ２ ｎ型エピタキシャル層 ３ ｎ+ドレイン層 ４ ｎ+ソース層 ５ 深いｐ−ＢＡＳＥ層 ６ 浅いｐ層 ７ａ 厚い酸化膜 ７ｂ 薄い酸化膜 ８ ドレイン電極 ９ ゲート電極 １０ ソース電極 １１ レジスト １２ 厚い酸化膜を通してボロンイオンを薄く注入され
た層 １３ 薄い酸化膜を通してボロンイオンを厚く注入され
た層
た層 １３ 薄い酸化膜を通してボロンイオンを厚く注入され
た層
Claims (1)
- 【請求項１】シリコン基板の上に設けたエピタキシャル
層の自由面にイオン層を作る工程において、前記エピタ
キシャル層の自由面を覆う酸化膜の厚さを予め所定の薄
い部分及び厚い部分に仕上げその上から同一注入条件で
同時にイオン注入を行う工程と、続いてアニールを行う
工程を加えて、前記エピタキシャル層内の前記酸化膜の
薄い部分に対向する位置に深いイオン層の接合を、前記
酸化膜の厚い部分に対向する位置に浅いイオン層の接合
を同時に形成することを特徴とする半導体接合の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17901696A JPH1027763A (ja) | 1996-07-09 | 1996-07-09 | 半導体接合の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17901696A JPH1027763A (ja) | 1996-07-09 | 1996-07-09 | 半導体接合の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH1027763A true JPH1027763A (ja) | 1998-01-27 |
Family
ID=16058649
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17901696A Pending JPH1027763A (ja) | 1996-07-09 | 1996-07-09 | 半導体接合の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH1027763A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100392833C (zh) * | 2004-06-15 | 2008-06-04 | 华南师范大学 | 半导体外延片自动焊接装置及其焊接方法 |
-
1996
- 1996-07-09 JP JP17901696A patent/JPH1027763A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100392833C (zh) * | 2004-06-15 | 2008-06-04 | 华南师范大学 | 半导体外延片自动焊接装置及其焊接方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB2310082A (en) | Short channel IGBT | |
| US4498224A (en) | Method of manufacturing a MOSFET using accelerated ions to form an amorphous region | |
| JPH1027763A (ja) | 半導体接合の製造方法 | |
| JPH0351309B2 (ja) | ||
| JPS624339A (ja) | 半導体装置及びその製造方法 | |
| JP2890509B2 (ja) | 半導体装置の製造方法 | |
| JPS63291473A (ja) | 縦型電界効果トランジスタの製造方法 | |
| JP2859400B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JP2654536B2 (ja) | 半導体装置およびその製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 | |
| JPS63289963A (ja) | 半導体装置の製造方法 | |
| JPS63144567A (ja) | 半導体装置の製造方法 | |
| JPS59200464A (ja) | バイポ−ラ型半導体装置の製造方法 | |
| JPH07135315A (ja) | 半導体装置 | |
| JPH03101251A (ja) | 半導体装置の製造方法 | |
| JPH01143261A (ja) | 半導体装置 | |
| JPH0579186B2 (ja) | ||
| JPH01225357A (ja) | 半導体装置 | |
| JPH02181931A (ja) | 半導体装置の製造方法 | |
| JPS6376374A (ja) | 半導体装置の製造方法 | |
| JPS60253264A (ja) | 半導体装置の製造方法 | |
| JPH04176129A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6213033A (ja) | 半導体装置の製造方法 | |
| JPH08298284A (ja) | 半導体装置の製造方法 | |
| JPS58108772A (ja) | トランジスタの製造方法 |