JPS6213033A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6213033A JPS6213033A JP15164385A JP15164385A JPS6213033A JP S6213033 A JPS6213033 A JP S6213033A JP 15164385 A JP15164385 A JP 15164385A JP 15164385 A JP15164385 A JP 15164385A JP S6213033 A JPS6213033 A JP S6213033A
- Authority
- JP
- Japan
- Prior art keywords
- region
- platinum
- type
- type region
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置の製造方法特に半導体基板内へ白
金を拡散する方法に関する。
金を拡散する方法に関する。
従来の技術
スイッチング電源における２次側整流等の高周波整流に
は、所謂高速整流器が用いられている。
は、所謂高速整流器が用いられている。
２べ−７
高速整流器は、第２図に示す様に、Ｎ型シリコン基板１
に、Ｐ型頭域２を形成するとともに、その周囲にＮ＋型
領領域３、丑た、裏面に高濃度のＶ型頭域４が作り込ま
れ、さらに、表面を酸化膜等の絶縁膜６によりマスク保
護し、裏面全域に、ライタイムキシ−ソースとなる白金
６を付着し、その後熱処理により、キラー拡散を行う方
法により形成されている。
に、Ｐ型頭域２を形成するとともに、その周囲にＮ＋型
領領域３、丑た、裏面に高濃度のＶ型頭域４が作り込ま
れ、さらに、表面を酸化膜等の絶縁膜６によりマスク保
護し、裏面全域に、ライタイムキシ−ソースとなる白金
６を付着し、その後熱処理により、キラー拡散を行う方
法により形成されている。
発明が解決しようとする問題点
上述の方法では、ライフタイムキラーとしての白金を付
着し、さらに加熱処理して白金の拡散を行うと、Ｎ型シ
リコン基板１の裏面全域にＮ型不純物（例えばリン）を
含む、白金シリサイドが生成する。ところで、キラー拡
散ののちに電極形成用の開口を絶縁膜に形成するため、
弗化水素酸を主成分とするエツチング液によるエツチン
グ処理が施されるが、この処理工程で上記の白金シリサ
イド表面にはシリコンの低級酸化物と考えられる所謂ス
ティン膜が形成される。したがって、続いて電極を形成
した場合、Ｎ型シリコン基板１への３ ・ ・ 電極の接触がスティン膜を介しての接触となり不完全接
触の原因となる。本発明は、従来例にみられた問題を排
除するものであり、スティン膜の形成をおさえ、電極の
良好な接触を実現するものである。
着し、さらに加熱処理して白金の拡散を行うと、Ｎ型シ
リコン基板１の裏面全域にＮ型不純物（例えばリン）を
含む、白金シリサイドが生成する。ところで、キラー拡
散ののちに電極形成用の開口を絶縁膜に形成するため、
弗化水素酸を主成分とするエツチング液によるエツチン
グ処理が施されるが、この処理工程で上記の白金シリサ
イド表面にはシリコンの低級酸化物と考えられる所謂ス
ティン膜が形成される。したがって、続いて電極を形成
した場合、Ｎ型シリコン基板１への３ ・ ・ 電極の接触がスティン膜を介しての接触となり不完全接
触の原因となる。本発明は、従来例にみられた問題を排
除するものであり、スティン膜の形成をおさえ、電極の
良好な接触を実現するものである。
問題点を解決するための手段
本発明は、Ｐ型不純物を含む白金シリサイドの表面には
スティン膜が形成され難い傾向がみられることの確認に
基いてなされたもので、Ｎ型シリコン基板内にＰ型領域
を選択的に形成し、さらに同領域の周囲およびＮ型シリ
コン基板の裏面全域にＮ 型領域を作り込み、次いで、
前記Ｐ型領域の全域もしくは一部を除く残余の表面を絶
縁膜で覆い、こののち、前記Ｐ型領域の露出面にのみ白
金を付着し、次いで熱処理を施し前記白金を拡散する方
法である。
スティン膜が形成され難い傾向がみられることの確認に
基いてなされたもので、Ｎ型シリコン基板内にＰ型領域
を選択的に形成し、さらに同領域の周囲およびＮ型シリ
コン基板の裏面全域にＮ 型領域を作り込み、次いで、
前記Ｐ型領域の全域もしくは一部を除く残余の表面を絶
縁膜で覆い、こののち、前記Ｐ型領域の露出面にのみ白
金を付着し、次いで熱処理を施し前記白金を拡散する方
法である。
作 用
この方法によれば、白金シリサイド面上へのスティン膜
の生成が抑えられ、良好な接触状態が得られる。
の生成が抑えられ、良好な接触状態が得られる。
実施例
高速整流器では、導通時にＰＮ接合から注入された少数
キャリアをしゃ断時にすみやかに消滅させ、応答速度を
速くするために金あるいは白金などをキラー不純物とし
て拡散している。これらのシリコン中への熱拡散係数は
ボロンあるいはリン等の不純物にくらべて大きく、比較
的低い温度で拡散させることができる。このため、通常
は、キラー不純物の拡散を、整流器のＰＮ接合を形成し
たのちに行っている。
キャリアをしゃ断時にすみやかに消滅させ、応答速度を
速くするために金あるいは白金などをキラー不純物とし
て拡散している。これらのシリコン中への熱拡散係数は
ボロンあるいはリン等の不純物にくらべて大きく、比較
的低い温度で拡散させることができる。このため、通常
は、キラー不純物の拡散を、整流器のＰＮ接合を形成し
たのちに行っている。
第１図は、本発明の製造方法を説明するための高速整流
器の断面構造を示す図であり、Ｎ型シリコン基板１０表
面の中央部にＰ型領域２を形成するとともに、このＰ型
領域２の周囲にチャネルストッパ領域となるＮ＋型領領
域３、壕だ、裏面全域にＮ＋型領領域４形成した整流器
基体の表面を覆う絶縁膜６の所定域、すなわち、Ｐ型領
域２を覆う領域に開口を形成する。こののち、開口内に
露出するＰ型領域２の表面にキラーソースとなる白金層
６を蒸着で形成する。次いで、白金を拡散させ５へ、゛ るための熱処理を施こす。このキラー拡散工程で、Ｐ型
領域２の表面には、Ｐ型不純物を含む白金シリサイドが
形成される。
器の断面構造を示す図であり、Ｎ型シリコン基板１０表
面の中央部にＰ型領域２を形成するとともに、このＰ型
領域２の周囲にチャネルストッパ領域となるＮ＋型領領
域３、壕だ、裏面全域にＮ＋型領領域４形成した整流器
基体の表面を覆う絶縁膜６の所定域、すなわち、Ｐ型領
域２を覆う領域に開口を形成する。こののち、開口内に
露出するＰ型領域２の表面にキラーソースとなる白金層
６を蒸着で形成する。次いで、白金を拡散させ５へ、゛ るための熱処理を施こす。このキラー拡散工程で、Ｐ型
領域２の表面には、Ｐ型不純物を含む白金シリサイドが
形成される。
以上の過程を経ることにより、キラー不純物の拡散され
た高速整流器の基本部分が完成する。次いで、裏面の絶
縁膜５を弗化水素酸を主成分とするエツチング液を用い
たエツチングで取り除き、Ｐ、Ｎ両領域へ電極を形成す
ることにより高速整流器が完成するが、前記のエツチン
グ液程で白金シリサイドがエツチング液と接触してもそ
の表面へのスティン膜の形成は殆んどみられない。
た高速整流器の基本部分が完成する。次いで、裏面の絶
縁膜５を弗化水素酸を主成分とするエツチング液を用い
たエツチングで取り除き、Ｐ、Ｎ両領域へ電極を形成す
ることにより高速整流器が完成するが、前記のエツチン
グ液程で白金シリサイドがエツチング液と接触してもそ
の表面へのスティン膜の形成は殆んどみられない。
発明の効果
本発明の製造方法によれば、白金シリサイド表面へのス
ティン膜の生成を抑えることができるため、接触状態が
良好な電極の形成が可能になシ、電極の接触状態に起因
する特性の低下を防ぐことができる。
ティン膜の生成を抑えることができるため、接触状態が
良好な電極の形成が可能になシ、電極の接触状態に起因
する特性の低下を防ぐことができる。
第１図は本発明の製造方法を説明するだめの高速整流器
の断面図、第２図は従来の高速整流器の６ページ 断面図である。 １・−・・Ｎ型シリコン基板、２−・−Ｐ型領域、３−
一・・Ｎ＋型領領域４・−・・・裏面高濃度１型領域、
６−・・絶縁膜、６−・−・白金層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名”、
。 も１
の断面図、第２図は従来の高速整流器の６ページ 断面図である。 １・−・・Ｎ型シリコン基板、２−・−Ｐ型領域、３−
一・・Ｎ＋型領領域４・−・・・裏面高濃度１型領域、
６−・・絶縁膜、６−・−・白金層。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名”、
。 も１
Claims (1)
- Ｎ型シリコン基板内にＰ型領域が選択的に形成され、さ
らに同領域の周囲および前記Ｎ型シリコン基板の裏面に
高濃度のＮ型領域が形成されるとともに、前記Ｐ型領域
の全域もしくは一部を除く残余のＮ型シリコン基板表面
が絶縁膜で覆われたシリコン基板の、前記絶縁膜除去部
に露出するＰ型領域表面にのみ白金を付着し、こののち
熱処理を施して白金を拡散することを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15164385A JPS6213033A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15164385A JPS6213033A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6213033A true JPS6213033A (ja) | 1987-01-21 |
Family
ID=15523040
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15164385A Pending JPS6213033A (ja) | 1985-07-10 | 1985-07-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6213033A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437157A (zh) * | 2021-06-22 | 2021-09-24 | 扬州国宇电子有限公司 | 一种台面射频pin二极管及其制备方法 |
-
1985
- 1985-07-10 JP JP15164385A patent/JPS6213033A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113437157A (zh) * | 2021-06-22 | 2021-09-24 | 扬州国宇电子有限公司 | 一种台面射频pin二极管及其制备方法 |
| CN113437157B (zh) * | 2021-06-22 | 2022-07-26 | 扬州国宇电子有限公司 | 一种台面射频pin二极管及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05347413A (ja) | 半導体装置の製造方法 | |
| JP2728147B2 (ja) | 白金の拡散方法 | |
| JPS6213033A (ja) | 半導体装置の製造方法 | |
| US4977107A (en) | Method for manufacturing semiconductor rectifier | |
| JPS62221122A (ja) | 半導体装置の製造方法 | |
| US3583857A (en) | Method of producing a germanium transistor | |
| JPS60176240A (ja) | 半導体装置の製造方法 | |
| JPS63138767A (ja) | 縦形半導体装置用半導体基体およびその製造方法 | |
| JPH03135030A (ja) | 半導体装置およびその製造方法 | |
| JP2002324807A (ja) | 半導体装置の製造方法 | |
| JPH0294444A (ja) | 半導体装置の製造方法 | |
| JPS6173326A (ja) | 半導体装置の製造方法 | |
| JPH1027763A (ja) | 半導体接合の製造方法 | |
| JPS5947458B2 (ja) | 抵抗体の形成方法 | |
| JPH01194453A (ja) | 半導体装置 | |
| JPS61124149A (ja) | 半導体装置およびその製造方法 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPS59181552A (ja) | 半導体装置の製法 | |
| JPS59113619A (ja) | 半導体装置の製造方法 | |
| JPS6396957A (ja) | 半導体装置およびその製造方法 | |
| JPS6136935A (ja) | 半導体装置の製造方法 | |
| JPS61150223A (ja) | 半導体装置の製造方法 | |
| JPS61163672A (ja) | 半導体受光素子の製造方法 | |
| JPH0343779B2 (ja) | ||
| KR19990024496A (ko) | 스위칭 특성을 개선할 수 있는 전력 반도체장치의 제조방법 |