JP2002314076A - 金属ゲートの形成方法 - Google Patents
金属ゲートの形成方法Info
- Publication number
- JP2002314076A JP2002314076A JP2002028635A JP2002028635A JP2002314076A JP 2002314076 A JP2002314076 A JP 2002314076A JP 2002028635 A JP2002028635 A JP 2002028635A JP 2002028635 A JP2002028635 A JP 2002028635A JP 2002314076 A JP2002314076 A JP 2002314076A
- Authority
- JP
- Japan
- Prior art keywords
- heat treatment
- gas
- film
- forming
- metal gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 title claims abstract description 41
- 238000010438 heat treatment Methods 0.000 claims abstract description 37
- 230000003647 oxidation Effects 0.000 claims abstract description 36
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 36
- 230000008569 process Effects 0.000 claims abstract description 33
- 239000007789 gas Substances 0.000 claims abstract description 24
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 18
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 18
- 125000004435 hydrogen atom Chemical group [H]* 0.000 claims abstract description 15
- 239000004065 semiconductor Substances 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 25
- 229910052721 tungsten Inorganic materials 0.000 claims description 15
- 239000010937 tungsten Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 12
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical group [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 7
- 230000004888 barrier function Effects 0.000 claims description 7
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 claims description 7
- 229910001930 tungsten oxide Inorganic materials 0.000 claims description 7
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 4
- 230000006911 nucleation Effects 0.000 claims description 4
- 238000010899 nucleation Methods 0.000 claims description 4
- 238000006722 reduction reaction Methods 0.000 claims description 3
- -1 tungsten nitride Chemical class 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract description 10
- 238000006243 chemical reaction Methods 0.000 abstract description 5
- 239000012298 atmosphere Substances 0.000 abstract description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 230000002159 abnormal effect Effects 0.000 description 5
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-O Ammonium Chemical compound [NH4+] QGZKDVFQNNGYKY-UHFFFAOYSA-O 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 102100025353 G-protein coupled bile acid receptor 1 Human genes 0.000 description 1
- 101000857733 Homo sapiens G-protein coupled bile acid receptor 1 Proteins 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000004899 motility Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 230000008439 repair process Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 金属ゲートの形成工程で金属酸化膜のウィス
カの形成を防止できる金属ゲートの形成方法を提供す
る。 【解決手段】 本発明よる金属ゲート電極の形成方法に
おいて、選択的酸化工程の後、水素原子を含有するガス
雰囲気で熱処理工程を実施する。熱処理工程は選択的酸
化工程による金属酸化物を還元反応によって除去した
り、又は、金属酸化物の内部に水素原子を含ませて、ウ
ィスカ核の形成を防止し、表面移動度を抑制する。
カの形成を防止できる金属ゲートの形成方法を提供す
る。 【解決手段】 本発明よる金属ゲート電極の形成方法に
おいて、選択的酸化工程の後、水素原子を含有するガス
雰囲気で熱処理工程を実施する。熱処理工程は選択的酸
化工程による金属酸化物を還元反応によって除去した
り、又は、金属酸化物の内部に水素原子を含ませて、ウ
ィスカ核の形成を防止し、表面移動度を抑制する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法にかかり、より詳細には、金属ゲートの形成方法に関
するものである。
法にかかり、より詳細には、金属ゲートの形成方法に関
するものである。
【０００２】
【従来の技術】半導体製造工程でＭＯＳトランジスタの
ゲート電極は、一定の厚さを有する導電性膜質を半導体
基板の上に形成して、一定の形状にエッチングして形成
する。通常に使用されるゲート電極物質は、ゲート酸化
膜に対して高温で優れた界面特性を有するポリシリコン
が使用される。しかし、半導体素子が経済的な観点で高
集積化されるに従って、通常のポリシリコンゲート電極
では、高集積化に従う適当な動作速度及びゲート電極の
面抵抗を満足できなくなった。従って、最近、ポリシリ
コンの上部に高融点金属、例えば、タングステン等を積
層して金属ゲート電極を形成している。
ゲート電極は、一定の厚さを有する導電性膜質を半導体
基板の上に形成して、一定の形状にエッチングして形成
する。通常に使用されるゲート電極物質は、ゲート酸化
膜に対して高温で優れた界面特性を有するポリシリコン
が使用される。しかし、半導体素子が経済的な観点で高
集積化されるに従って、通常のポリシリコンゲート電極
では、高集積化に従う適当な動作速度及びゲート電極の
面抵抗を満足できなくなった。従って、最近、ポリシリ
コンの上部に高融点金属、例えば、タングステン等を積
層して金属ゲート電極を形成している。
【０００３】しかし、金属ゲート電極として使用される
タングステン等は過剰に酸化され、異常酸化(abnormal
oxidation)が発生して、様々な問題点を発生させる。
タングステン等は過剰に酸化され、異常酸化(abnormal
oxidation)が発生して、様々な問題点を発生させる。
【０００４】図１乃至図４は、従来の金属ゲートの形成
方法による異常酸化及びウィスカの発生を説明するため
の断面図である。
方法による異常酸化及びウィスカの発生を説明するため
の断面図である。
【０００５】先ず、図１及び図２を参照すると、半導体
基板１０の上にゲート酸化膜１２が形成される。ゲート
酸化膜１２の上にポリシリコン膜１４、タングステン膜
１６及びゲートキャッピング膜１８が順次に形成され
る。図示しないが、ポリシリコン膜１４及びタングステ
ン膜１６の間には、これらの間の反応を防止するための
導電性障壁膜が形成される。続いて、積層された膜質１
８，１６，１４，１２をエッチングして金属ゲート電極
パターン２０を形成する。この時、エッチングによる損
傷（参照番号２２）及びゲート酸化膜の信頼性を確保す
るために、通常、酸化工程が実施される。
基板１０の上にゲート酸化膜１２が形成される。ゲート
酸化膜１２の上にポリシリコン膜１４、タングステン膜
１６及びゲートキャッピング膜１８が順次に形成され
る。図示しないが、ポリシリコン膜１４及びタングステ
ン膜１６の間には、これらの間の反応を防止するための
導電性障壁膜が形成される。続いて、積層された膜質１
８，１６，１４，１２をエッチングして金属ゲート電極
パターン２０を形成する。この時、エッチングによる損
傷（参照番号２２）及びゲート酸化膜の信頼性を確保す
るために、通常、酸化工程が実施される。
【０００６】この時、シリコン膜１４の側壁に酸化膜１
２ａが薄く形成される。しかし、タングステンはシリコ
ンに比べて酸化速度が非常に速いので、図２に示すよう
に、異常酸化１２ｂが発生する。このような場合、後続
側壁スペーサの形成工程で、異常酸化が発生した部分に
スペーサの形成が不完全で、後続熱処理工程等で、この
部分を通じて再び酸化され、スペーサシリコン窒化膜の
蒸着の時にウィスカが発生する。
２ａが薄く形成される。しかし、タングステンはシリコ
ンに比べて酸化速度が非常に速いので、図２に示すよう
に、異常酸化１２ｂが発生する。このような場合、後続
側壁スペーサの形成工程で、異常酸化が発生した部分に
スペーサの形成が不完全で、後続熱処理工程等で、この
部分を通じて再び酸化され、スペーサシリコン窒化膜の
蒸着の時にウィスカが発生する。
【０００７】従って、前述のような金属ゲート電極で発
生する異常酸化を防止するために、選択的酸化工程が幅
広く使用されている。選択的酸化工程は、ゲートのエッ
チングの後に、ゲート酸化膜の信頼性の確保及びエッチ
ング損傷を治癒するために、シリコンだけに対して選択
的に酸化し、金属に対しては酸化しない工程であって、
酸素ガス及び水素ガスを制御して、結果的に、水蒸気及
び水素ガスの分圧を調節して選択的にシリコンを酸化す
る。
生する異常酸化を防止するために、選択的酸化工程が幅
広く使用されている。選択的酸化工程は、ゲートのエッ
チングの後に、ゲート酸化膜の信頼性の確保及びエッチ
ング損傷を治癒するために、シリコンだけに対して選択
的に酸化し、金属に対しては酸化しない工程であって、
酸素ガス及び水素ガスを制御して、結果的に、水蒸気及
び水素ガスの分圧を調節して選択的にシリコンを酸化す
る。
【０００８】例えば、湿式水素酸化のような選択的酸化
工程は、下記の化学反応を制御することによってシリコ
ンだけを酸化する。
工程は、下記の化学反応を制御することによってシリコ
ンだけを酸化する。
【０００９】＜化学式１＞ Ｓｉ＋２Ｈ2Ｏ⇔Ｓｉ０2＋２Ｈ2
【００１０】＜化学式２＞ Ｗ＋３Ｈ2Ｏ⇔ＷＯ3＋３Ｈ2
【００１１】即ち、適切に水蒸気及び水素ガスの分圧を
調節して、＜化学式１＞では平衡状態での反応が右側へ
向け、＜化学式２＞では左側へ向けて、タングステンの
酸化を防止する。
調節して、＜化学式１＞では平衡状態での反応が右側へ
向け、＜化学式２＞では左側へ向けて、タングステンの
酸化を防止する。
【００１２】しかし、シリコンだけが酸化されるよう
に、水蒸気及び水素ガスの分圧を調節することは非常に
難しく、従って、図３に示すように、ある程度のタング
ステンが酸化される。又、このように形成されたタング
ステン酸化膜１２ｃは、後続半導体製造工程のうちの幾
つかの熱処理段階で、熱的エネルギによって、図４に示
すように、ウィスカ２４を形成する。このようなウィス
カ２４は隣接したゲート電極の間に電気的なショートを
誘発する。
に、水蒸気及び水素ガスの分圧を調節することは非常に
難しく、従って、図３に示すように、ある程度のタング
ステンが酸化される。又、このように形成されたタング
ステン酸化膜１２ｃは、後続半導体製造工程のうちの幾
つかの熱処理段階で、熱的エネルギによって、図４に示
すように、ウィスカ２４を形成する。このようなウィス
カ２４は隣接したゲート電極の間に電気的なショートを
誘発する。
【００１３】ウィスカ２４の発生は、タングステン酸化
膜１２ｃの表面の非晶質状態とウィスカを発生させる核
が存在するためである。従って、後続熱処理工程で熱的
エネルギによって非晶質状態であるので、タングステン
酸化膜１２ｃの表面運動性が増加し、又、これらが核形
成部分に移動して、その部分で結晶化され、このような
過程が反復されてウィスカが発生する。
膜１２ｃの表面の非晶質状態とウィスカを発生させる核
が存在するためである。従って、後続熱処理工程で熱的
エネルギによって非晶質状態であるので、タングステン
酸化膜１２ｃの表面運動性が増加し、又、これらが核形
成部分に移動して、その部分で結晶化され、このような
過程が反復されてウィスカが発生する。
【００１４】
【発明が解決しようとする課題】本発明は、前述した問
題点を解決するために提案されたものであって、選択的
酸化工程の後、タングステン酸化膜の欠陥を治癒して核
の形成を抑制し、又、表面運動性を抑制して、ウィスカ
の発生を防止することによって、信頼性のある金属ゲー
ト電極を形成する方法を提供することを目的とする。
題点を解決するために提案されたものであって、選択的
酸化工程の後、タングステン酸化膜の欠陥を治癒して核
の形成を抑制し、又、表面運動性を抑制して、ウィスカ
の発生を防止することによって、信頼性のある金属ゲー
ト電極を形成する方法を提供することを目的とする。
【００１５】
【課題を解決するための手段】前述の目的を達成するた
めの本発明による金属ゲートの形成方法は、ゲートのエ
ッチングの後に実施される選択的酸化工程の後、ウィス
カを防止するための熱処理工程を実施することを特徴と
する。
めの本発明による金属ゲートの形成方法は、ゲートのエ
ッチングの後に実施される選択的酸化工程の後、ウィス
カを防止するための熱処理工程を実施することを特徴と
する。
【００１６】熱処理は、選択的酸化工程によって形成さ
れる金属酸化膜の表面移動度を抑制し、ウィスカ核の形
成を防止する。又、熱処理は、水素原子による還元反応
によって金属酸化膜を一部除去することもある。
れる金属酸化膜の表面移動度を抑制し、ウィスカ核の形
成を防止する。又、熱処理は、水素原子による還元反応
によって金属酸化膜を一部除去することもある。
【００１７】より詳細には、熱処理は水素原子を含有す
るガス雰囲気で実施される。これに適合するガスとして
は、水素、アンモニア又はこれらの混合ガスのうち、い
ずれか１つ以上を使用する。水素原子を含有するガスが
金属酸化膜の内部に浸透して核形成の部分を提供する膜
質欠陥等を治癒し、又、その部分に残って膜質の表面移
動を妨害する物理的な障害物として作用する。
るガス雰囲気で実施される。これに適合するガスとして
は、水素、アンモニア又はこれらの混合ガスのうち、い
ずれか１つ以上を使用する。水素原子を含有するガスが
金属酸化膜の内部に浸透して核形成の部分を提供する膜
質欠陥等を治癒し、又、その部分に残って膜質の表面移
動を妨害する物理的な障害物として作用する。
【００１８】望ましい実施形態において、熱処理工程の
均一度を向上させるために窒素ガス又はアルゴンガスを
追加できる。
均一度を向上させるために窒素ガス又はアルゴンガスを
追加できる。
【００１９】
【発明の実施の形態】以下、添付した図を参照して、本
発明の望ましい実施形態を詳細に説明する。
発明の望ましい実施形態を詳細に説明する。
【００２０】図５及び図６は、本発明の実施形態による
金属ゲートの形成方法を説明するための断面図である。
金属ゲートの形成方法を説明するための断面図である。
【００２１】本発明は金属ゲートの形成に関するもので
あって、ゲート酸化膜の形成の前に通常に実施される工
程、例えば、素子分離工程、ウェル形成、イオン注入工
程等に関しては説明を省略する。
あって、ゲート酸化膜の形成の前に通常に実施される工
程、例えば、素子分離工程、ウェル形成、イオン注入工
程等に関しては説明を省略する。
【００２２】図５を参照すると、半導体基板１００の上
にゲート絶縁膜１２０が通常の方法によって形成され
る。熱酸化工程又は化学的気相蒸着工程によって形成す
る。続いて、ゲート電極物質としてポリシリコン膜１４
０、障壁金属膜１５０及び金属膜１６０、そして、ゲー
トキャッピング膜１８０を順次に形成する。例えば、障
壁金属膜１５０はタングステン窒化膜で形成し、金属膜
１６０はタングステンで形成し、キャッピング膜１８０
はシリコン窒化膜で形成する。障壁金属膜１５０は、ポ
リシリコン膜１４０及び金属膜のタングステンの間の反
応を防止するためのものである。金属膜１６０として
は、タングステンの他に、高融点金属を使用でき、障壁
膜１５０としてはチタン窒化膜を使用できる。
にゲート絶縁膜１２０が通常の方法によって形成され
る。熱酸化工程又は化学的気相蒸着工程によって形成す
る。続いて、ゲート電極物質としてポリシリコン膜１４
０、障壁金属膜１５０及び金属膜１６０、そして、ゲー
トキャッピング膜１８０を順次に形成する。例えば、障
壁金属膜１５０はタングステン窒化膜で形成し、金属膜
１６０はタングステンで形成し、キャッピング膜１８０
はシリコン窒化膜で形成する。障壁金属膜１５０は、ポ
リシリコン膜１４０及び金属膜のタングステンの間の反
応を防止するためのものである。金属膜１６０として
は、タングステンの他に、高融点金属を使用でき、障壁
膜１５０としてはチタン窒化膜を使用できる。
【００２３】次に、積層された膜質１８０，１６０，１
５０，１４０，１２０をフォトリソグラフィによってエ
ッチングしてゲートパターン２００を形成する。続い
て、ゲートパターン２００の形成のためのエッチング工
程の損傷を修復し、ゲート酸化膜の信頼性を確保するた
めに熱酸化工程を実施する。この時、金属膜１６０の酸
化は最小化しながら露出された半導体基板の表面に酸化
膜を形成するためにシリコンに対する選択的酸化工程が
実施される。
５０，１４０，１２０をフォトリソグラフィによってエ
ッチングしてゲートパターン２００を形成する。続い
て、ゲートパターン２００の形成のためのエッチング工
程の損傷を修復し、ゲート酸化膜の信頼性を確保するた
めに熱酸化工程を実施する。この時、金属膜１６０の酸
化は最小化しながら露出された半導体基板の表面に酸化
膜を形成するためにシリコンに対する選択的酸化工程が
実施される。
【００２４】この時、シリコンに対する選択的酸化工程
が完全ではないので、ポリシリコン１４０の側壁にシリ
コン酸化膜１２０ａが形成されることだけでなく、金属
膜１６０の側壁にも薄く金属酸化膜１２０ｂが形成され
る（図６参照）。
が完全ではないので、ポリシリコン１４０の側壁にシリ
コン酸化膜１２０ａが形成されることだけでなく、金属
膜１６０の側壁にも薄く金属酸化膜１２０ｂが形成され
る（図６参照）。
【００２５】従って、金属酸化膜１２０ｂが後続の幾つ
かの段階の熱処理工程でウィスカが発生することを防止
するためのウィスカ防止熱処理工程が実施される。ウィ
スカを防止するために、ウィスカ発生要因のウィスカ核
の形成を抑制し、又、金属酸化膜の表面移動度を抑制す
ることが必要である。他の方法として金属酸化膜１２０
ｂを還元して、これを除去することもできる。
かの段階の熱処理工程でウィスカが発生することを防止
するためのウィスカ防止熱処理工程が実施される。ウィ
スカを防止するために、ウィスカ発生要因のウィスカ核
の形成を抑制し、又、金属酸化膜の表面移動度を抑制す
ることが必要である。他の方法として金属酸化膜１２０
ｂを還元して、これを除去することもできる。
【００２６】このために、水素原子を含有するガスを使
用して、ウィスカ防止熱処理を実施する。水素原子を含
有するガスとしては、水素ガス、アンモニウムガス又は
これらの混合ガスを使用できる。熱処理によって、水素
原子を含有するガスが金属酸化膜１２０ｂに浸透して核
形成部分を提供する膜質欠陥等を治癒したり、又は、金
属酸化膜１２０ｂ膜質の内部に存在して表面移動を妨害
する物理的な障害物として作用する。これによって、後
続熱処理工程でウィスカの発生を抑制する。
用して、ウィスカ防止熱処理を実施する。水素原子を含
有するガスとしては、水素ガス、アンモニウムガス又は
これらの混合ガスを使用できる。熱処理によって、水素
原子を含有するガスが金属酸化膜１２０ｂに浸透して核
形成部分を提供する膜質欠陥等を治癒したり、又は、金
属酸化膜１２０ｂ膜質の内部に存在して表面移動を妨害
する物理的な障害物として作用する。これによって、後
続熱処理工程でウィスカの発生を抑制する。
【００２７】より望ましくは、水素原子を含有するガス
が均一に膜質の内部に浸透するように、不活性ガスの窒
素ガス又はアルゴンガス等を添加できる。
が均一に膜質の内部に浸透するように、不活性ガスの窒
素ガス又はアルゴンガス等を添加できる。
【００２８】熱処理温度は、約１０００℃から約１２０
０℃の範囲である。
０℃の範囲である。
【００２９】図７乃至図１０を参照して、本発明による
効果を説明する。
効果を説明する。
【００３０】図７は従来のゲートパターンの形成の後、
選択的酸化工程を実施した後の半導体基板の走査型電子
顕微鏡の写真であり、図８は本発明によるゲートパター
ンの形成の後、選択的酸化工程を実行した後の半導体基
板の走査型電子顕微鏡の写真である。実験で、金属ゲー
ト電極としては、ポリシリコン−タングステン窒化膜−
タングステン膜の積層膜を使用した。一方、図９は図７
の半導体基板に対して熱処理を実施した後の半導体基板
の走査型電子顕微鏡の写真であり、図１０は図８の半導
体基板に対して熱処理を実施した後の半導体基板の走査
型電子顕微鏡写真である。
選択的酸化工程を実施した後の半導体基板の走査型電子
顕微鏡の写真であり、図８は本発明によるゲートパター
ンの形成の後、選択的酸化工程を実行した後の半導体基
板の走査型電子顕微鏡の写真である。実験で、金属ゲー
ト電極としては、ポリシリコン−タングステン窒化膜−
タングステン膜の積層膜を使用した。一方、図９は図７
の半導体基板に対して熱処理を実施した後の半導体基板
の走査型電子顕微鏡の写真であり、図１０は図８の半導
体基板に対して熱処理を実施した後の半導体基板の走査
型電子顕微鏡写真である。
【００３１】先ず、図７を参照すると、従来方法よって
ゲートパターンを形成した後、選択的酸化工程を約１０
００℃で実施した後、窒素雰囲気で熱処理を実施した。
その結果、図９に示すように、タングステン酸化膜にウ
ィスカが発生して、隣接したゲートパターンの間に電気
的なブリッジが形成されることが分かる。
ゲートパターンを形成した後、選択的酸化工程を約１０
００℃で実施した後、窒素雰囲気で熱処理を実施した。
その結果、図９に示すように、タングステン酸化膜にウ
ィスカが発生して、隣接したゲートパターンの間に電気
的なブリッジが形成されることが分かる。
【００３２】一方、図８を参照すると、本発明によって
ゲートパターンを形成した後、１０００℃で選択的酸化
工程を実施し、続いて、アンモニア雰囲気で約６０秒の
間、ウィスカ防止熱処理工程を実施した。続いて、ウィ
スカが発生したか否かを判別するために、窒素雰囲気で
約６０秒の間、熱処理を実施した。その結果、図１０に
示すように、タングスタン膜にウィスカが発生しないこ
とが確認できる。
ゲートパターンを形成した後、１０００℃で選択的酸化
工程を実施し、続いて、アンモニア雰囲気で約６０秒の
間、ウィスカ防止熱処理工程を実施した。続いて、ウィ
スカが発生したか否かを判別するために、窒素雰囲気で
約６０秒の間、熱処理を実施した。その結果、図１０に
示すように、タングスタン膜にウィスカが発生しないこ
とが確認できる。
【００３３】
【発明の効果】前述した本発明によると、選択的酸化工
程の後、水素原子を含有するガス雰囲気で熱処理を実施
して、金属酸化膜に水素原子を浸透させることによっ
て、ウィスカの発生要因であるウィスカ核の形成を抑制
し、金属酸化膜の表面移動度を妨害する。これによっ
て、金属ゲートの形成工程で金属酸化膜のウィスカの形
成を防止する。
程の後、水素原子を含有するガス雰囲気で熱処理を実施
して、金属酸化膜に水素原子を浸透させることによっ
て、ウィスカの発生要因であるウィスカ核の形成を抑制
し、金属酸化膜の表面移動度を妨害する。これによっ
て、金属ゲートの形成工程で金属酸化膜のウィスカの形
成を防止する。
【００３４】望ましい実施形態を参照して本発明を説明
したが、本発明の範囲はこれに限られない。本発明は思
想から逸脱しない範囲で様々に変更及び変形できる。
したが、本発明の範囲はこれに限られない。本発明は思
想から逸脱しない範囲で様々に変更及び変形できる。
【図１】 従来の金属ゲートの形成方法による問題点を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図２】 従来の金属ゲートの形成方法による問題点を
説明するための半導体基板の断面図である。
説明するための半導体基板の断面図である。
【図３】 従来の他の金属ゲートの形成方法による問題
点を説明するための半導体基板の断面図である。
点を説明するための半導体基板の断面図である。
【図４】 従来の他の金属ゲートの形成方法による問題
点を説明するための半導体基板の断面図である。
点を説明するための半導体基板の断面図である。
【図５】 本発明による金属ゲートの形成方法を説明す
るための工程順序に従う半導体基板の断面図である。
るための工程順序に従う半導体基板の断面図である。
【図６】 本発明による金属ゲートの形成方法を説明す
るための工程順序に従う半導体基板の断面図である。
るための工程順序に従う半導体基板の断面図である。
【図７】 従来のゲートパターンの形成の後、選択的酸
化工程を実施した後の半導体基板の走査型電子顕微鏡写
真である。
化工程を実施した後の半導体基板の走査型電子顕微鏡写
真である。
【図８】 本発明によるゲートパターンの形成の後、選
択的酸化工程を実施した後の半導体基板の走査型電子顕
微鏡写真である。
択的酸化工程を実施した後の半導体基板の走査型電子顕
微鏡写真である。
【図９】 図７の半導体基板に対して熱処理を実施した
後の半導体基板の走査型電子顕微鏡写真である。
後の半導体基板の走査型電子顕微鏡写真である。
【図１０】 図８の半導体基板に対して熱処理を実施し
た後の半導体基板の走査型電子顕微鏡写真である。
た後の半導体基板の走査型電子顕微鏡写真である。
１００ 半導体基板 １２０ ゲート酸化膜 １４０ ポリシリコン １５０ 導電性障壁膜 １６０ 金属膜 １８０ ゲートキャッピング膜 ２００ ゲートパターン
───────────────────────────────────────────────────── フロントページの続き (72)発明者 崔 哲準 大韓民国京畿道高陽市徳陽区幸信１洞（番 地なし）セントタウン301棟1304号 (72)発明者 ▲チョ▼ 俊奎 大韓民国光州広域市北区中興２洞335−28 (72)発明者 許 盛俊 大韓民国ソウル松坡区新川洞市営エーピー ティ99−105 Ｆターム(参考） 4M104 BB01 CC05 DD63 DD78 DD79 EE03 EE05 EE16 EE17 FF18 GG09 HH03 HH20 5F140 AA00 BF04 BF20 BF21 BF27 BG37 BG44
Claims (10)
- 【請求項１】 シリコン半導体基板の上にシリコン膜−
導電性障壁膜−金属膜からなる金属ゲートを形成する方
法において、 シリコンに対する選択的酸化工程の後、水素原子を含有
するガスを使用して熱処理を実施することを特徴とする
金属ゲートの形成方法。 - 【請求項２】 前記水素原子を含有するガスは、水素ガ
ス、アンモニアガス又はこれらの混合ガスであり、前記
熱処理はこのガスのうち、いずれか１つ以上を使用する
ことを特徴とする請求項１に記載の金属ゲートの形成方
法。 - 【請求項３】 前記熱処理は、前記選択的酸化工程によ
って形成される金属酸化膜の表面移動度及びウィスカ核
の形成を抑制して、後続熱処理工程でウィスカの発生を
防止することを特徴とする請求項１又は２に記載の金属
ゲートの形成方法。 - 【請求項４】 前記熱処理は、前記選択的酸化工程によ
って形成される金属酸化膜を還元反応によって除去する
ことを特徴とする請求項１又は２に記載の金属ゲートの
形成方法。 - 【請求項５】 前記熱処理は、窒素ガス又はアルゴンガ
スを含むことを特徴とする請求項１又は２に記載の金属
ゲートの形成方法。 - 【請求項６】 シリコン半導体基板の上にシリコン膜、
タングステン窒化膜、そして、タングステン膜を順次に
積層する段階と、 前記積層された膜質をパターニングして金属ゲートパタ
ーンを形成する段階と、 シリコンに対して選択的酸化工程を実施する段階と、 水素原子を含有するガスを使用して熱処理する段階とを
含むことを特徴とする金属ゲートの形成方法。 - 【請求項７】 前記水素原子を含有するガスは、水素ガ
ス、アンモニアガス又はこれらの混合ガスであり、前記
熱処理はこのガスのうち、いずれか１つ以上を使用する
ことを特徴とする請求項６に記載の金属ゲートの形成方
法。 - 【請求項８】 前記熱処理は、窒素ガス又はアルゴンガ
スを含むことを特徴とする請求項６又は７に記載の金属
ゲートの形成方法。 - 【請求項９】 前記熱処理は、前記選択的酸化工程によ
って形成されるタングステン酸化膜を還元反応によって
除去することを特徴とする請求項６に記載の金属ゲート
の形成方法。 - 【請求項１０】 前記熱処理は、前記選択的酸化工程に
よって形成される金属酸化膜の表面移動度及びウィスカ
核形成を抑制して、後続熱処理工程でウィスカの発生を
防止することを特徴とする請求項６に記載の金属ゲート
の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0012600A KR100441681B1 (ko) | 2001-03-12 | 2001-03-12 | 금속 게이트 형성 방법 |
| KR2001-012600 | 2001-03-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002314076A true JP2002314076A (ja) | 2002-10-25 |
Family
ID=19706771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002028635A Pending JP2002314076A (ja) | 2001-03-12 | 2002-02-05 | 金属ゲートの形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6960515B2 (ja) |
| JP (1) | JP2002314076A (ja) |
| KR (1) | KR100441681B1 (ja) |
| TW (1) | TW508673B (ja) |
Families Citing this family (36)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100509401B1 (ko) * | 1999-09-14 | 2005-08-22 | 시오노기세이야쿠가부시키가이샤 | 2-이미노-1,3-티아진 유도체 |
| KR100495921B1 (ko) | 2002-12-30 | 2005-06-17 | 주식회사 하이닉스반도체 | 스트레스 제거를 위한 반도체 소자의 제조 방법 |
| KR100933683B1 (ko) * | 2003-06-30 | 2009-12-23 | 주식회사 하이닉스반도체 | 텅스텐 및 실리콘의 공존 상태의 반도체 장치 제조공정에서 선택적 실리콘 산화막 형성 방법 |
| TWI312536B (en) | 2003-07-23 | 2009-07-21 | Nanya Technology Corporatio | Method for fabricating semiconductor device having stack-gate structure |
| KR100616498B1 (ko) * | 2003-07-26 | 2006-08-25 | 주식회사 하이닉스반도체 | 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법 |
| US7235497B2 (en) * | 2003-10-17 | 2007-06-26 | Micron Technology, Inc. | Selective oxidation methods and transistor fabrication methods |
| US7030431B2 (en) * | 2004-03-19 | 2006-04-18 | Nanya Technology Corp. | Metal gate with composite film stack |
| KR100586009B1 (ko) * | 2004-05-31 | 2006-06-01 | 삼성전자주식회사 | 반도체 장치의 제조 방법 및 이를 수행하기 위한 장치 |
| US7517746B2 (en) * | 2007-04-24 | 2009-04-14 | United Microelectronics Corp. | Metal oxide semiconductor transistor with Y shape metal gate and fabricating method thereof |
| US7951728B2 (en) | 2007-09-24 | 2011-05-31 | Applied Materials, Inc. | Method of improving oxide growth rate of selective oxidation processes |
| US20090269939A1 (en) * | 2008-04-25 | 2009-10-29 | Asm International, N.V. | Cyclical oxidation process |
| US9166020B2 (en) | 2011-03-01 | 2015-10-20 | United Microelectronics Corp. | Metal gate structure and manufacturing method thereof |
| US8519487B2 (en) | 2011-03-21 | 2013-08-27 | United Microelectronics Corp. | Semiconductor device |
| US9384962B2 (en) | 2011-04-07 | 2016-07-05 | United Microelectronics Corp. | Oxygen treatment of replacement work-function metals in CMOS transistor gates |
| US8530980B2 (en) | 2011-04-27 | 2013-09-10 | United Microelectronics Corp. | Gate stack structure with etch stop layer and manufacturing process thereof |
| US8841733B2 (en) | 2011-05-17 | 2014-09-23 | United Microelectronics Corp. | Semiconductor device and method of fabricating the same |
| US9490342B2 (en) | 2011-06-16 | 2016-11-08 | United Microelectronics Corp. | Method for fabricating semiconductor device |
| US8673758B2 (en) | 2011-06-16 | 2014-03-18 | United Microelectronics Corp. | Structure of metal gate and fabrication method thereof |
| US8536038B2 (en) | 2011-06-21 | 2013-09-17 | United Microelectronics Corp. | Manufacturing method for metal gate using ion implantation |
| US8486790B2 (en) | 2011-07-18 | 2013-07-16 | United Microelectronics Corp. | Manufacturing method for metal gate |
| US8551876B2 (en) | 2011-08-18 | 2013-10-08 | United Microelectronics Corp. | Manufacturing method for semiconductor device having metal gate |
| US8872286B2 (en) | 2011-08-22 | 2014-10-28 | United Microelectronics Corp. | Metal gate structure and fabrication method thereof |
| US8691681B2 (en) | 2012-01-04 | 2014-04-08 | United Microelectronics Corp. | Semiconductor device having a metal gate and fabricating method thereof |
| US8860181B2 (en) | 2012-03-07 | 2014-10-14 | United Microelectronics Corp. | Thin film resistor structure |
| US9105623B2 (en) | 2012-05-25 | 2015-08-11 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| US8975666B2 (en) | 2012-08-22 | 2015-03-10 | United Microelectronics Corp. | MOS transistor and process thereof |
| US9054172B2 (en) | 2012-12-05 | 2015-06-09 | United Microelectrnics Corp. | Semiconductor structure having contact plug and method of making the same |
| US8735269B1 (en) | 2013-01-15 | 2014-05-27 | United Microelectronics Corp. | Method for forming semiconductor structure having TiN layer |
| US9653300B2 (en) | 2013-04-16 | 2017-05-16 | United Microelectronics Corp. | Structure of metal gate structure and manufacturing method of the same |
| US9159798B2 (en) | 2013-05-03 | 2015-10-13 | United Microelectronics Corp. | Replacement gate process and device manufactured using the same |
| US9196542B2 (en) | 2013-05-22 | 2015-11-24 | United Microelectronics Corp. | Method for manufacturing semiconductor devices |
| US8921947B1 (en) | 2013-06-10 | 2014-12-30 | United Microelectronics Corp. | Multi-metal gate semiconductor device having triple diameter metal opening |
| US20150069534A1 (en) | 2013-09-11 | 2015-03-12 | United Microelectronics Corp. | Semiconductor device and method for fabricating the same |
| US9105720B2 (en) | 2013-09-11 | 2015-08-11 | United Microelectronics Corp. | Semiconductor device having metal gate and manufacturing method thereof |
| US9196546B2 (en) | 2013-09-13 | 2015-11-24 | United Microelectronics Corp. | Metal gate transistor |
| US9231071B2 (en) | 2014-02-24 | 2016-01-05 | United Microelectronics Corp. | Semiconductor structure and manufacturing method of the same |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2624736B2 (ja) * | 1988-01-14 | 1997-06-25 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH0636248A (ja) * | 1992-07-16 | 1994-02-10 | Toshiba Corp | ヘッド装置 |
| JP3242228B2 (ja) * | 1993-02-12 | 2001-12-25 | 富士通株式会社 | 静電保護回路付半導体集積回路及びそのレイアウト設計方法 |
| US5342798A (en) * | 1993-11-23 | 1994-08-30 | Vlsi Technology, Inc. | Method for selective salicidation of source/drain regions of a transistor |
| US6326248B1 (en) * | 1994-06-02 | 2001-12-04 | Semiconductor Energy Laboratory Co., Ltd. | Process for fabricating semiconductor device |
| JP3621151B2 (ja) * | 1994-06-02 | 2005-02-16 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US5962904A (en) * | 1997-09-16 | 1999-10-05 | Micron Technology, Inc. | Gate electrode stack with diffusion barrier |
| US6265297B1 (en) * | 1999-09-01 | 2001-07-24 | Micron Technology, Inc. | Ammonia passivation of metal gate electrodes to inhibit oxidation of metal |
| US6348380B1 (en) * | 2000-08-25 | 2002-02-19 | Micron Technology, Inc. | Use of dilute steam ambient for improvement of flash devices |
-
2001
- 2001-03-12 KR KR10-2001-0012600A patent/KR100441681B1/ko active IP Right Grant
- 2001-07-27 TW TW090118389A patent/TW508673B/zh not_active IP Right Cessation
- 2001-12-04 US US10/011,843 patent/US6960515B2/en not_active Expired - Lifetime
-
2002
- 2002-02-05 JP JP2002028635A patent/JP2002314076A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20020127888A1 (en) | 2002-09-12 |
| TW508673B (en) | 2002-11-01 |
| KR100441681B1 (ko) | 2004-07-27 |
| US6960515B2 (en) | 2005-11-01 |
| KR20020072654A (ko) | 2002-09-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002314076A (ja) | 金属ゲートの形成方法 | |
| KR100586020B1 (ko) | 반도체 장치의 게이트 형성 방법 | |
| JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
| WO2012018975A2 (en) | Mos transistors including sion gate dielectric with enhanced nitrogen concentration at its sidewalls | |
| JP2004111962A (ja) | 金属ゲートパターンを有する半導体素子の製造方法 | |
| JP2006253646A (ja) | フラッシュメモリ素子のゲート形成方法 | |
| JP2007299899A (ja) | 半導体装置およびその製造方法 | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| KR100402389B1 (ko) | 금속 게이트 형성 방법 | |
| JP4057904B2 (ja) | 半導体素子の製造方法 | |
| JP2000269483A (ja) | 半導体装置の製造方法 | |
| KR100481073B1 (ko) | 박막 형성 방법과 이를 이용한 게이트 전극 및 트렌지스터 형성 방법 | |
| JP2001185506A (ja) | 半導体装置の製造方法 | |
| KR20040002301A (ko) | 반도체 소자의 제조 방법 | |
| JP2001068670A (ja) | 半導体装置の製造方法 | |
| JP2003229567A (ja) | ゲート電極及びその製造方法 | |
| JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100881736B1 (ko) | 반도체 소자의 제조방법 | |
| JP4585205B2 (ja) | 半導体装置の製造方法 | |
| TW469569B (en) | Method for manufacturing low-resistance polysilicon/metal gate structure | |
| KR20030002245A (ko) | 트랜지스터의 제조 방법 | |
| KR100647357B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH07183515A (ja) | 半導体装置の製造方法 | |
| KR20020053547A (ko) | 반도체 소자의 캐패시터 제조 방법 | |
| KR100353822B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041101 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060320 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080401 |