NL8501769A - Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan. - Google Patents

Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan. Download PDF

Info

Publication number
NL8501769A
NL8501769A NL8501769A NL8501769A NL8501769A NL 8501769 A NL8501769 A NL 8501769A NL 8501769 A NL8501769 A NL 8501769A NL 8501769 A NL8501769 A NL 8501769A NL 8501769 A NL8501769 A NL 8501769A
Authority
NL
Netherlands
Prior art keywords
emitter
forming layer
base
forming
doped
Prior art date
Application number
NL8501769A
Other languages
English (en)
Original Assignee
Imec Interuniversitair Micro E
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from NL8403005A external-priority patent/NL8403005A/nl
Application filed by Imec Interuniversitair Micro E filed Critical Imec Interuniversitair Micro E
Priority to NL8501769A priority Critical patent/NL8501769A/nl
Priority to DE8585201504T priority patent/DE3570804D1/de
Priority to AT85201504T priority patent/ATE43754T1/de
Priority to EP85201504A priority patent/EP0178004B1/en
Priority to CA000491423A priority patent/CA1242035A/en
Priority to CN85108634.9A priority patent/CN1003831B/zh
Priority to KR1019850007277A priority patent/KR890004471B1/ko
Publication of NL8501769A publication Critical patent/NL8501769A/nl
Priority to US07/704,674 priority patent/US5108936A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/011—Bipolar transistors

Description

* *
H AL/JS,ImeclP
Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.
De uitvinding betreft een bipolaire heterojunctie-transistor, omvattende respectievelijk emitter, basis en collector vormende lagen.
Bij een bipolaire homojunctie-transistor, waarbij met 5 behulp van diffusie bij hoge temperatuur, bijvoorbeeld 900eC een de emitter vormende laag op een substraat wordt aangebracht, neemt bij een grote verontreinigingsdichtheid N, bijvoorbeeld 3.1020 atomen/cm3, de bandafstand in de de emitter vormende laag, in monokristallijn silicium met een kleine 10 verontreinigingsdichtheid ongeveer 1,1 eV, af tot ongeveer 0,9 eV. Voor het verkrijgen van een hoge stroomversterkings-factor β, dat wil zeggen de verhouding tussen collectorstroom Zq en basisstroom IB bij gebruik van de bipolaire homojunctie-transistor, is voor het verkrijgen van een grote collec-15 torstroom Ic een bovengenoemde grote verontreinigingsdichtheid N noodzakelijk. Door het afnemen van de bandafstand in de de emitter vormende laag, neemt echter de basisstroom toe en wordt de factor β ongunstig beïnvloed.
De uitvinding heeft ten doel een bipolaire heterojunc-20 tie-transistor te verschaffen, die een grote collectorstroom Ic koppelt aan een kleine basisstroom Ιβ .
Dit doel wordt bereikt, doordat de de emitter vormende laag in hoofdzaak uit gedoteerd en gehydrogeneerd halfgelei-dermateriaal tenminste gedeeltelijk in amorfe vorm bestaat, 25 waarbij omwille van de grotere bandafstand in amorf silicium, een heterojunctie-transistor gevormd wordt.
Een bipolaire heterojunctie-transistor met een hoge β is bekend uit de III-V technieken (dat wil zeggen een combinatie van drie- en vijfwaardige elementen, bijvoorbeeld 30 GaAs), in het bijzonder door het toepassen van de AlGaAs-GaAs junctie, waarbij AlGaAs een bandafstand van 2,3 eV vertoont.
Deze III-V-transistor wordt gevormd door middel van een epitaxiale laag van AlGaAs op GaAs. Deze techniek is moeilijk te beheersen en kostbaar.
i8£17 6 8 --------f * » - 2 -
Een bipolaire heterojunctie-transistor in de silicium-technologie met een grote factor β is de SIPOS-techniek, waarbij de de emitter vormende laag zodanig wordt gevormd uit een N2-SXH4-N2O-PH3 damp bij ongeveer 650°C, dat een met fos-5 for gedoteerde Si-Si02“Polyfc*istallijne structuur ontstaat. Vervolgens wordt dit materiaal voor het verlagen van de toe-standsdichtheid aan het junctieoppervlak ontlaten bij een temperatuur van 900®C in een H2-omgeving, waarna het een bandafstand van 1,5 eV vertoont.
10 Nadeel van deze techniek is, dat door het ontlaten bij hoge temperatuur fosfor in de basislaag diffundeert en de nauwkeurig gedefinieerde emitter-basis-junctie verstoort, en zodoende de overgang tussen de bandafstand in de de emitter vormende laag en de bandafstand in de de basis vormende laag 15 minder scherp maakt. Voorts vertoont een dergelijke transistor een grote emitterweerstandswaarde vanwege de isolerende werking van S1O2·
Bij de transistor volgens de uitvinding is de resisti-viteit van de de emitter vormende laag 1-10 Qcm, hetgeen met 20 behulp van de SIPOS-techniek niet haalbaar is.
Een verder voordeel van de bipolaire heterojunctie-transistor volgens de uitvinding is dat het gedoteerde en ge-hydrogeneerde halfgeleidermateriaal, dat tenminste gedeeltelijk in amorfe vorm is, niet op zichzelf bij een hoge tempe-25 ratuur behoeft te worden aangebracht, hetgeen het voordeel heeft dat bij een lagere temperatuur de voorheen aangebrachte de basis vormende laag minder door de de emitter vormende laag wordt verstoord, zodat de de basis vormende laag met een dikte van minder dan ongeveer 0,5 pm kan worden aangebracht, 30 zodat de transistor volgens de uitvinding zeer geschikt is om bij hoge frequenties te worden gebruikt.
Bij voorkeur wordt voorts de werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor volgens de uitvinding gekenmerkt doordat de de emitter vormende laag 35 bij een temperatuur van ten hoogste 450°C door middel van een plasma, dat ionen of radicalen van halfgeleidermateriaal, van doteringsmateriaal en van waterstof omvat, zodanig op de de basis vormende laag wordt aangebracht, dat de de emitter vor- 8501769
« V
- 3 - mende laag in hoofdzaak uit gedoteerd en gehydrogeneerd half-geleidermateriaal in microkristallijne vorm bestaat. Micro-kristallijn halfgeleidermateriaal betekent, dat in hoofdzakelijk amorfe halfgeleidermateriaal uiterst kleine kristallijne 5 gebieden gevormd zijn. Dit wordt bereikt doordat in afhankelijkheid van de geometrie van een kamer, waarin de werkwijze volgens de uitvinding wordt toegepast, de druk in de kamer en het aan het plasma toegevoerde vermogen een vooraf bepaalde waarde wordt toegekend. Door deze voorkeurswerkwijze volgens 10 de uitvinding is het mogelijk bij een temperatuur van 450 °C met behulp van sinteren op normale bekende wijze contacten aan de bipolaire heterojunctie-transistor volgens de uitvinding aan te brengen, zodat de contactweerstanden zo gering mogelijk gemaakt kunnen worden, hetgeen van belang is bij het 15 toepassen van de transistor volgens de uitvinding bij grote stromen en hoge frequenties.
Nadere bijzonderheden en kenmerken van de uitvinding worden beschreven aan de hand van een tekening.
In de tekening tonen: 20 fig. 1 een schematische voorstelling van een bipolaire heterojunctie-npn-transistor volgens de uitvinding, fig. 2 een schematisch aanzicht in doorsnede van een toestel voor het uitvoeren van de werkwijze volgens de uitvinding, 25 fig. 3 een schematische voorstelling van overgang van bandafstand bij de emitter-basis-junctie, fig. 4 een grafiek van het gedrag voor kleine stroomwaarden van een npn-transistor volgens de uitvinding, fig. 5 een grafiek van het gedrag voor grote stroora-30 waarden van een npn-transistor volgens de uitvinding, fig. 6 een grafiek van de stroomversterkingsfactor B, uitgezet tegen het Basisgummelgetal GG, fig. 7 een sterk vergroot bovenaanzicht van de bipolaire heterojunctie-transistor van fig. 1, en 35 fig. 8 een doorsnede over de lijn VIII-VIII van fig. 7.
Een npn-transistor 1 volgens de uitvinding (fig. 7,8) wordt gevormd door een van een emittercontact 5 voorziene, de emitter vormende laag 2, die uit met fosfor gedoteerd en ge- 8501763 - 4 - hydrogeneerd silicium in amorfe of microkristallijne vorm bestaat, een met acceptoren gedoteerde, van een basiscontact 7 voorziene, de de basis vormende laag 3 van monokristallijn silicium en een met donoren gedoteerde, van een collectorcon-5 tact 6 voorziene, de de collector vormende laag 3 van mono-kristallijn silicium. De dikte D (fig. 8) kan bijvoorbeeld slechts enkele tienden micrometer groot zijn. De stroomver-sterkingsfactor β is gedefinieerd als volgt: . „ Jc. - 10 waarin 1^ de absolute waarde van de electronenstroom vanaf emitter tot in de collector is, I de grootte van de gaten-stroom van basis tot in de emitter, de grootte van de col-lectorstroom en Ig de grootte van de basisstroora voorstelt. Het tweede =-teken geldt slechts, indien de basisrecombinatie 15 verwaarloosbaar is.
De de emitter vormende laag van de transistor volgens de uitvinding wordt aangebracht in een kamer 8, die op een temperatuur van bijvoorbeeld ongeveer 250°C wordt gehouden en die voorzien is van een drukmeter 9, van van kranen 12,13 20 voorziene aan- en afvoerkanalen 10,11 en van een afneembaar deksel 14, zodat ten minste één van de de collector vormende laag en van de de basis vormende laag voorziene silicium-schijf 15, silaan (SXH4) en fosfine (PH3, ongeveer 1% van de hoeveelheid SiH4) tot in de kamer 8 kunnen worden gebracht.
25 Door middel van een bepaald ingesteld vermogen van een wis-selspanningsbron of eventueel van een gelijkspanningsbron 16 wordt nu een plasma tussen de electroden 17,18 opgewekt, zodat de de emitter vormende laag op de de basis vormende laag wordt aangebracht bij een druk van 100-500 mTorr en een tem-30 peratuur van 250°C. Door de samenstelling van het gasmengsel kan de volgens de SIPOS-techniek noodzakelijke ontlating bij hoge temperatuur achterwege blijven. De electrode 18 is geaard; electrode 17 is op de spanningsbron aangesloten, die eveneens geaard is. Doordat een plasma wordt gebezigd, kan de 35 temperatuur laag gehouden worden. De siliciumschijf is hetzij 350 1 7 69 - 5 - verticaal (met een getrokken lijn getekend, 15), hetzij horizontaal (met een stippellijn getekend, 15') opgesteld. De de basis en de collector vormende lagen zijn door middel van op zich bekende methoden aangebracht. Voor het verkrijgen van 5 goede contacten werd Ti(0,5 pm)-Al(l jam) opgedampt op de amorfe siliciumlaag en op de de basis vormende laag. Voor het verbeteren van goede contacten wordt een ontlating toegepast bij 290 eC gedurende 25 minuten. De ontlating bij hoge temperatuur, zoals bij de SIPOS-techniek, kan achterwege blijven, 10 daar de de emitter vormende laag bij de vorming uit het plasma reeds gehydrogeneerd is.
Voor het verkrijgen van een de emitter vormende laag in microkristallijne vorm, dus hoofdzakelijk amorfe silicium met uiterst kleine kristallijne gebieden daarin opgenomen, wordt 15 de werkwijze toegepast bij een temperatuur van ongeveer 300eC en een druk van 50 mTorr in de kamer 8, waarbij de spanningsbron een kleiner ingesteld vermogen aan het plasma afgeeft.
De drukwaarde en vermogenswaarde in de kamer moeten worden bepaald in afhankelijkheid van de geometrie daarvan.
20 De overgang van een bandafstand 19 in de met fosfor ge doteerde N-laag naar een bandafstand 20 in de licht gedoteerde P-laag staat afgebeeld in figuur 3, waarbij bovendien het doteringsprofiel getekend is. De bandafstand 19 is bijvoorbeeld 1,6 eV groot en de bandafstand 20 bijvoorbeeld 1,1 eV.
25 De getrokken lijn geeft het doteringsprofiel bij de np-junc-tie (emitter-basis) bij de transistor volgens de uitvinding weer. De gestippelde lijnen 21,22 geven het doteringsprofiel weer volgens de bekende technieken, zoals de diffusietechniek en SIPOS-techniek, voor het aanbrengen van de de emitter vor-30 mende laag, waarbij vanwege de hoge temperatuur donormate-riaal (fosfor) tot in de basis vormende laag kan diffunderen. De stippellijn 20 geeft bijvoorbeeld een doteringsprofiel bij een gedurende korte tijd gesinterde SIPOS-techniek weer? stippellijn 22 geeft bijvoorbeeld een doteringsprofiel 35 bij een transistor volgens de diffusietechniek weer. Vanwege de precies bepaalde emitter-basis-junctie bij de transistor volgens de uitvinding kan de dikte van de de basis vormende laag dunner gekozen worden dan bij de tot nu toe gebruikte 3591769 * — * - 6 - transistoren, bijvoorbeeld kleiner dan 0,5 μπι, wat een vergroting van de collectorstroora Ic bewerkstelligt en derhalve een grotere β. Bij een bepaalde waarde van ö wordt zodoende ook een kleinere waarde van de basisweerstand verkregen.
5 De lijnen 24,25,26,27,28,29,30,31 geven de collector- stroom l£ (in μΑ fig.4, in inA fig.5), weer van de transistor volgens de uitvinding bij constante basisstroom Ιβ van resp. 10 μΑ, 20 μΑ, 30 μΑ, 200 μΑ, 400 μΑ, 600 μΑ, 800 μΑ, 1 mA in relatie tot de collector-emitter-spanning Vce in Volt, die 10 langs de horizontale assen staat weergegeven.
In figuur 6 staat vertikaal de stroomversterkingsfactor β uitgezet tegen het Basisgummelgetal. Het Basisgummelgetal is gedefiniëerd als het quotiënt van de dichtheid per oppervlak en de diffusiecoëfficiënt van minderheidsladingsdrager 15 in de de basis vormende laag. De electrodenstroom I en derhalve de β-factor zijn omgekeerd evenredig met het Basisgummelgetal. De getrokken lijn (figuur 6) geeft dit verband weer voor bipolaire homojunctie-transistoren. In figuur 6 is een meetpunt aan de transistor volgens de uitvinding aangegeven. 20 Daar deze heterojunctie-transistor een hoog basisgummelgetal vertoont en bij dat Basisgummelgetal een ongeveer 50 maal zo grote β-factor vertoont, zal de heterojunctie-transistor volgens de uitvinding voor lagere Basisgummelgetalwaarden ook een veel grotere stroomversterkingsfactor β vertonen dan de 25 gebruikelijke bipolaire homojunctie-transistoren.
Het zal duidelijk zijn, dat een bipolaire heterojunc-tie-transistor volgens de uitvinding ook vervaardigd kan worden met behulp van de op zichzelf bekende techniek van foto-dissociatie van S1H4 waarbij de temperatuur van het zich in 30 een kamer bevindend gas onder 450°C of 250°C kan blijven.
Bij koeling tot ongeveer 300 ®C van een van een basis voorzien substraat waarop een de emitter vormende laag met behulp van chemische dampneerslag (CVD) wordt aangebracht, is het eveneens mogelijk de bipolaire heterojunctie-transistor 35 volgens de uitvinding te vervaardigen.
Ook is het mogelijk een emitter vormende laag van mi-crokristallijn silicium te verkrijgen door amorf silicium te verwarmen van 600® tot 750"C.
85 0 1 7 6 S
. l Γ* - 7 -
Voor een deskundige is het duidelijk, dat een bipolaire heterojunctie-transistor volgens de uitvinding uiterst geschikt is om te worden toegepast in uiteenlopende soorten IC's en zelfs geschikt is voor submicron-technieken.
* * * 85 0 1
-— M

Claims (8)

1. Bipolaire heterojunctie-transistor (1) omvattende respectievelijk emitter, basis en collector vormende lagen (2,3,4), met het kenmerk, dat de de emitter vormende laag (2) in hoofdzaak uit gedoteerd en gehydrogeneerd halfgeleiderma- 5 teriaal tenminste gedeeltelijk in amorfe vorm bestaat.
2. Bipolaire heterojunctie-transistor (1) volgens conclusie 1, met het kenmerk, dat de de emitter vormende laag (2) in hoofdzaak uit met fosfor gedoteerd en gehydrogeneerd silicium tenminste gedeeltelijk in amorfe vorm bestaat.
3. Bipolaire heterojunctie-transistor (1) volgens de conclusies 1 of 2, met het kenmerk, dat de de basis vormende laag (3) met een dikte van minder dan ongeveer 0,5 um is aangebracht .
4. Werkwijze voor het vervaardigen van een bipolaire 15 heterojunctie-transistor (1) volgens de conclusies 1,2 of 3, met het kenmerk, dat de de emitter vormende laag (2) bij een temperatuur van ten hoogste 250eC, door middel van een plasma, dat ionen of radicalen van halfgeleidermateriaal, van do-teringsmateriaal en van waterstof omvat, zodanig op de de ba-20 sis vormende laag (3) wordt aangebracht, dat de de emitter vormende laag (4) in hoofdzaak uit gedoteerd en gehydrogeneerd halfgeleidermateriaal in amorfe vorm bestaat.
5. Werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor (1) volgens de conclusies 1,2 of 3, 25 met het kenmerk, dat de de emitter vormende laag (2) bij een temperatuur van ten hoogste 450“C, door middel van een plasma, dat ionen of radicalen van halfgeleidermateriaal, van doteringsmateriaal en van waterstof omvat, zodanig op de de basis vormende laag (3) wordt aangebracht, dat de de emitter 30 vormende laag (4) in hoofdzaak uit gedoteerd en gehydrogeneerd halfgeleidermateriaal in microkristallijne vorm bestaat.
6. Werkwijze volgens conclusie 4 of 5, met het kenmerk, dat het plasma in hoofdzaak wordt gevormd uit silaan (SiH^) ,85 0 1 7 69 * - 9 - en fosfine (PH3)*
7. Werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor (1) volgens de conclusies 1,2 of 3, met het kenmerk, dat de de emitter vormende laag met behulp 5 van chemische dampneerslag (CVD) wordt gevormd, waarbij de basis en collector vormende lagen (3,4) op een temperatuur van ten hoogste 450°C ten opzichte van de hetere damp worden gekoeld.
8. Werkwijze voor het vervaardigen van een bipolaire 10 heterojunctie-transistor volgens conclusie 1, waarbij de de emitter vormende laag uit gedoteerd en gehydrogeneerd halfge-leidermateriaal gedeeltelijk in microkristallijne vorm bestaat, met het kenmerk, dat de de emitter vormende laag in amorfe vorm van ongeveer 600°C tot ongeveer 750eC wordt opge-15 warmd. * * * 85017 69
NL8501769A 1984-10-02 1985-06-19 Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan. NL8501769A (nl)

Priority Applications (8)

Application Number Priority Date Filing Date Title
NL8501769A NL8501769A (nl) 1984-10-02 1985-06-19 Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.
DE8585201504T DE3570804D1 (en) 1984-10-02 1985-09-19 A bipolar hetero-junction transistor and method of producing the same
AT85201504T ATE43754T1 (de) 1984-10-02 1985-09-19 Bipolartransistor mit heterouebergang und verfahren zu seiner herstellung.
EP85201504A EP0178004B1 (en) 1984-10-02 1985-09-19 A bipolar hetero-junction transistor and method of producing the same
CA000491423A CA1242035A (en) 1984-10-02 1985-09-24 Amorphous hydrogenated bipolar hetero-junction transistor
CN85108634.9A CN1003831B (zh) 1984-10-02 1985-09-29 双极异质结晶体管及其制造方法
KR1019850007277A KR890004471B1 (ko) 1984-10-02 1985-10-02 쌍극성 헤테로 접합 트랜지스터 및 그 제조방법
US07/704,674 US5108936A (en) 1984-10-02 1991-05-21 Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
NL8403005 1984-10-02
NL8403005A NL8403005A (nl) 1984-10-02 1984-10-02 Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.
NL8501769 1985-06-19
NL8501769A NL8501769A (nl) 1984-10-02 1985-06-19 Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.

Publications (1)

Publication Number Publication Date
NL8501769A true NL8501769A (nl) 1986-05-01

Family

ID=26645985

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8501769A NL8501769A (nl) 1984-10-02 1985-06-19 Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.

Country Status (7)

Country Link
US (1) US5108936A (nl)
EP (1) EP0178004B1 (nl)
KR (1) KR890004471B1 (nl)
CN (1) CN1003831B (nl)
CA (1) CA1242035A (nl)
DE (1) DE3570804D1 (nl)
NL (1) NL8501769A (nl)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887134A (en) * 1986-09-26 1989-12-12 Canon Kabushiki Kaisha Semiconductor device having a semiconductor region in which either the conduction or valence band remains flat while bandgap is continuously graded
JPS63285972A (ja) * 1987-05-19 1988-11-22 Fujitsu Ltd バイポ−ラトランジスタおよびその製造方法
EP0429885B1 (en) * 1989-12-01 1997-06-04 Texas Instruments Incorporated Method of in-situ doping of deposited silicon
ZA923086B (en) * 1991-04-29 1993-10-28 South African Medical Research A delivery system for biologicaly active growth or morphogenetic factors and a method for preparing such delivery system
US5266504A (en) * 1992-03-26 1993-11-30 International Business Machines Corporation Low temperature emitter process for high performance bipolar devices
DE4345229C2 (de) * 1993-09-30 1998-04-09 Reinhard Dr Schwarz Verfahren zum Herstellen von lumineszenten Elementstrukturen und Elementstrukturen
DE4333416C2 (de) * 1993-09-30 1996-05-09 Reinhard Dr Schwarz Verfahren zur Herstellung von mikrokristallinen Schichten und deren Verwendung
JP4870873B2 (ja) * 2001-03-08 2012-02-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8486797B1 (en) 2012-05-25 2013-07-16 International Business Machines Corporation Bipolar junction transistor with epitaxial contacts
US9356114B2 (en) 2013-10-01 2016-05-31 Globalfoundries Inc. Lateral heterojunction bipolar transistor with low temperature recessed contacts

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1469814A (en) * 1973-04-26 1977-04-06 Energy Conversion Devices Inc Solid state electronic device and circuit therefor
JPS51128268A (en) * 1975-04-30 1976-11-09 Sony Corp Semiconductor unit
US4317844A (en) * 1975-07-28 1982-03-02 Rca Corporation Semiconductor device having a body of amorphous silicon and method of making the same
FR2352404A1 (fr) * 1976-05-20 1977-12-16 Comp Generale Electricite Transistor a heterojonction
US4127861A (en) * 1977-09-26 1978-11-28 International Business Machines Corporation Metal base transistor with thin film amorphous semiconductors
US4193821A (en) * 1978-08-14 1980-03-18 Exxon Research & Engineering Co. Fabrication of heterojunction solar cells by improved tin oxide deposition on insulating layer
US4227942A (en) * 1979-04-23 1980-10-14 General Electric Company Photovoltaic semiconductor devices and methods of making same
JPS5760872A (en) * 1980-09-30 1982-04-13 Nippon Telegr & Teleph Corp <Ntt> Vertical-type semiconductor device
JPS5842126B2 (ja) * 1980-10-31 1983-09-17 鐘淵化学工業株式会社 アモルファスシリコンの製造方法
JPS5790933A (en) * 1980-11-27 1982-06-05 Seiko Epson Corp Manufacture of amorphous semiconductor film
US4357179A (en) * 1980-12-23 1982-11-02 Bell Telephone Laboratories, Incorporated Method for producing devices comprising high density amorphous silicon or germanium layers by low pressure CVD technique
JPS5933532B2 (ja) * 1981-04-03 1984-08-16 スタンレー電気株式会社 非晶質シリコンの形成方法
JPS6041453B2 (ja) * 1981-05-15 1985-09-17 工業技術院長 微結晶化非晶質シリコン膜の生成方法
DE3314197A1 (de) * 1982-04-28 1983-11-03 Energy Conversion Devices, Inc., 48084 Troy, Mich. P-leitende amorphe siliziumlegierung mit grossem bandabstand und herstellungsverfahren dafuer
JPS5996722A (ja) * 1982-11-25 1984-06-04 Agency Of Ind Science & Technol 薄膜半導体装置
JPS59106153A (ja) * 1982-12-10 1984-06-19 Hitachi Ltd シリコントランジスタの製造方法
US4604636A (en) * 1983-05-11 1986-08-05 Chronar Corp. Microcrystalline semiconductor method and devices
US4451538A (en) * 1983-05-13 1984-05-29 Atlantic Richfield Company High hydrogen amorphous silicon
JPS59211265A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
JPS59211266A (ja) * 1983-05-17 1984-11-30 Toshiba Corp ヘテロ接合バイポ−ラトランジスタ
US4593305A (en) * 1983-05-17 1986-06-03 Kabushiki Kaisha Toshiba Heterostructure bipolar transistor

Also Published As

Publication number Publication date
DE3570804D1 (en) 1989-07-06
KR860003672A (ko) 1986-05-28
US5108936A (en) 1992-04-28
KR890004471B1 (ko) 1989-11-04
CA1242035A (en) 1988-09-13
CN85108634A (zh) 1986-07-30
EP0178004A1 (en) 1986-04-16
CN1003831B (zh) 1989-04-05
EP0178004B1 (en) 1989-05-31

Similar Documents

Publication Publication Date Title
US4062034A (en) Semiconductor device having a hetero junction
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US4505759A (en) Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US5620907A (en) Method for making a heterojunction bipolar transistor
US4080619A (en) Bipolar type semiconductor device
EP1263052A2 (en) Bipolar transistor and method of manufacture thereof
US3475661A (en) Semiconductor device including polycrystalline areas among monocrystalline areas
NL8501769A (nl) Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.
US3617822A (en) Semiconductor integrated circuit
US5587326A (en) Method of forming bipolar junction transistor of epitaxial planar type
US5075757A (en) Ohmic contact electrodes for semiconductor diamonds
US20070222032A1 (en) Bipolar transistor and method for producing a bipolar transistor
US4512074A (en) Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source
NL8403005A (nl) Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.
JPH04367277A (ja) 薄膜トランジスタおよびその製造方法
GB2137019A (en) Semiconductor Device and Method for Manufacturing
JPS6044834B2 (ja) 接合形電界効果トランジスタ
KR800000888B1 (ko) 반도체 장치
JPS608623B2 (ja) 半導体素子の製造方法
JP2758161B2 (ja) 半導体装置の製造方法
JPS6058651A (ja) 半導体装置
KR800000704B1 (ko) 저 항 소 자
JPS63285972A (ja) バイポ−ラトランジスタおよびその製造方法
JP3108208B2 (ja) 半導体装置の製造方法
KR0140399B1 (ko) 온도 변화, 응력 및 그 외의 다른 조립 현상에 따른 입력 오프셋 전압 불안정도를 감소시키기 위해 [100] 방위의 실리콘 상에 bipolar/jfet를 형성하는 방법 및 이에 의한 jfet

Legal Events

Date Code Title Description
BV The patent application has lapsed