NL8403005A - Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze. - Google Patents

Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze. Download PDF

Info

Publication number
NL8403005A
NL8403005A NL8403005A NL8403005A NL8403005A NL 8403005 A NL8403005 A NL 8403005A NL 8403005 A NL8403005 A NL 8403005A NL 8403005 A NL8403005 A NL 8403005A NL 8403005 A NL8403005 A NL 8403005A
Authority
NL
Netherlands
Prior art keywords
forming layer
base
emitter
heterojunction transistor
bipolar heterojunction
Prior art date
Application number
NL8403005A
Other languages
English (en)
Original Assignee
Imec Interuniversitair Micro E
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Imec Interuniversitair Micro E filed Critical Imec Interuniversitair Micro E
Priority to NL8403005A priority Critical patent/NL8403005A/nl
Priority to NL8501769A priority patent/NL8501769A/nl
Priority to DE8585201504T priority patent/DE3570804D1/de
Priority to EP85201504A priority patent/EP0178004B1/en
Priority to AT85201504T priority patent/ATE43754T1/de
Priority to CA000491423A priority patent/CA1242035A/en
Priority to CN85108634.9A priority patent/CN1003831B/zh
Priority to JP60219982A priority patent/JPS61180480A/ja
Priority to KR1019850007277A priority patent/KR890004471B1/ko
Publication of NL8403005A publication Critical patent/NL8403005A/nl
Priority to US07/704,674 priority patent/US5108936A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66242—Heterojunction transistors [HBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements

Description

* H/AL/mf/1 Leuven
Werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.
De uitvinding betreft een werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor, omvattende een de collector vormende laag, een de basis vormende laag en een de emitter vormende laag voor het verkrijgen van 5 een hoge stroomversterkingsfactor β, dat wil zeggen de verhouding tussen coHectorstroom Iq en basisstroom ïg bij gebruik van de transistor in een schakeling.
Bij de bekende, klassieke techniek voor het vervaardigen van een de emitter vormende laag van een homojunc-10 tie-transistor laat men hiertoe fosfor diffunderen tot in schijven monokristallijn silicium bij ongeveer 900° C. Voor het verkrijgen van een grote collectorstroom 1^, moet de de emitter vormende laag gedoteerd zijn tot een grote donor-dichtheid Ng, tot bijvoorbeeld 3.10^0 atomen/cm^. De groot-15 te van de basisstroom wordt bepaald door de bandafstand in de de emitter vormende laag, in monokristallijn silicium ongeveer 1,1 eV.
Nadeel van deze bekende methode is, dat door de sterke dotering de bandafstand in de de emitter vormende laag 20 afneemt tot ongeveer 0,9 eV, zodat de basisstroom toeneemt en de factor β ongunstig wordt beïnvloed. Vanwege de kleine bandafstand stroomt een relatief grote minderhedenstroom tot in de emitter. Bovendien is het ongunstig de de basis vormende laag dunner dan 0,5 ym te kiezen, vanwege de grote waarde 25 van de basisweerstand en de kleine waarde van de doorslag-spanning over de basis.
Een techniek voor het verkrijgen van een bipolaire heterojunctie-transistor met een hoge β is gebruik te maken van III-V technieken (dat wil zeggen een combinatie van drie-30 en vijfwaardige elementen, bijvoorbeeld GaAs), in het bijzonder van de AlGaAs-GaAs junctie, waarbij AlGaAs een bandafstand van 2,3 eV vertoont.
34C3005 iV -¾ -2- / ; Deze III-V-transistor wordt gevormd door middel van een epitaxiale laag van AlGaAs op GaAs. Deze techniek is moeilijk te beheersen en kostbaar.
| Een techniek in de siliciumtechnologie voor het 5 vormen van bipolaire heterojunctie-transistoren is de SIPOS-techniek, waarbij de de emitter vormende laag zodanig wordt gevormd uit een N2-S1H4-N2O-PH3 damp bij ongeveer 650° C., dat een met fosfor gedoteerde Si-Si02-polykristallijne structuur ontstaat. Vervolgens wordt dit materiaal voor het verla-10 gen van de toestandsdichtheid aan het junctieoppervlak ontlaten bij een temperatuur van 900° C in een H2-omgeving, waarna het een bandafstand van 1,5 eV vertoont.
Nadeel van deze techniek is, dat door het ontlaten bij hoge temperatuur fosfor in de basislaag diffundeert en de 15 nauwkeurig gedefinieerde emitter-basis-junctie verstoort, en zodoende de overgang tussen de bandafstand in de de emitter vormende laag en de bandafstand in de de basis vormende laag minder scherp maakt.
De uitvinding heeft ten doel deze overgang van 20 bandafstand nauwkeuriger te maken en zodoende de de basisvor-mende laag dunner te kunnen uitvoeren ten behoeve van een grotere β en de vervaardiging van bipolaire heterojunctie-transistoren met grote β eenvoudiger, sneller en goedkoper uit te voeren, doordat het ontlaten bij relatief hoge tempe-25 ratuur met H2 achterwege kan blijven.
Dit wordt bereikt, doordat de de emitter vormende laag bij een temperatuur van ten hoogste 300° C door middel van een plasma, dat ionen of radicalen van halfgeleidermate-riaal, van doteringsmateriaal en van waterstof omvat, zodanig 30 op de de basis vormende laag wordt aangebracht, dat de de emitter vormende laag in hoofdzaak bestaat uit gedoteerd en gehydrogeneerd halfgeleidermateriaal in amorfe of microkris-tallijne vorm.
Nadere bijzonderheden en kenmerken van de uitvin-35 ding worden beschreven aan de hand van een tekening.
In de tekening tonen;
Figuur 1 een schematische voorstelling van een bipolaire heterojunctie-npn-transistor volgens de uitvinding, figuur 2 een schematisch aanzicht in doorsnede van 8403005 -3- 4? -< een toestel voor het uitvoeren van de werkwijze volgens de uitvinding, figuur 3 een schematische voorstelling van overgang van bandafstand bij de emitter-basis-junctie, 5 figuur 4 een grafiek van het gedrag voor kleine stroomwaarden van een npn-transistor volgens de uitvinding, figuur 5 een grafiek van het gedrag voor grote stroomwaarden van een npn-transistor volgens de uitvinding, 10 en figuur 6 een grafiek van de stroomversterkingsfac-tor fi, uitgezet tegen het Basisgummelgetal GG.
Een npn-transistor 1 volgens de uitvinding (figuur 1) wordt gevormd door een van een emittercontact 5 voorziene, de emitter vormende laag 2, die uit met fosfor gedoteerd en 15 gehydrogeneerd silicium in amorfe of microkristallijne vorm bestaat, een met acceptoren gedoteerde, van een basiscontact 7 voorziene, de de basis vormende laag 3 van monokristallijn silicium en een donoren gedoteerde, van een collectorcontact 6 voorziene, de de collector vormende laag 3 van monokristal-20 lijn silicium. De stroomversterkingsfactor β is gedefinieerd als volgt: e = Ï£=f2 25 waarin Ijj de absolute waarde van de electronenstroom vanaf emitter tot in de collector is, lp de grootte van de gaten— stroom van basis tot in de emitter, Ic de grootte van de collectorstroom en lp de grootte van de basisstroom voorstelt. Het tweede =-teken geldt slechts, indien de basisre-30 combinatie verwaarloosbaar is.
De de emitter vormende laag van de transistor volgens de uitvinding wordt aangebracht in een kamer 8, die op een temperatuur van ongeveer 250° wordt gehouden en die voorzien is van een drukmeter 9, van van kranen 12, 13 voorzien 35 aan- en afvoerkanalen 10, 11 en van een“afneembaar deksel 14, zodat tenminste één van de de collector vormende laag en van de de basis vormende laag voorziene siliciumschijf 15 en si-laan (S1H4) en fosfine (PH3, ongeveer 1% van de hoeveelheid
SiH4) tot in de kamer 12 kunnen worden gebracht. Door middel 84 0 3 ö 0 5 * t -4- * * van een wisselspanningsbron of eventueel een gelijkspannings-bron 16 wordt nu een plasma tussen de electroden 17, 18 opgewekt, zodat de de emitter vormende laag op de de basis vormende laag wordt aangebracht bij een druk van 100-500 mTorr en 5 een temperatuur van 250° C. De electrode 18 is geaard; electrode 17 is op de spanningsbron aangesloten, die eveneens geaard is. Doordat een plasma wordt gebezigd, kan de temperatur laag gehouden worden. De siliciumschijf is hetzij verticaal (met een getrokken lijn getekend, 15), hetzij horizontaal 10 (met een stippellijn getekend, 15') opgesteld. De de basis en de collector vormende lagen zijn door middel van op zich bekende methoden aangebracht. Voor het verkrijgen van goede contacten werd Ti(0,5 μπι) -Al(1 ym) opgedampt op de amorfe siliciumlaag en op de de basis vormende laag. Voor het verbe-15 teren van goede contacten wordt een ontlating toegepast bij 290° C. gedurende 25 minuten. De ontlating bij hoge temperatuur, zoals bij de SIPOS-techniek, kan achterwege blijven, daar de de emitter vormende laag bij de vorming uit het plasma reeds gehydrogeneerd is.
20 De overgang van een bandafstand 19 in de het fos for gedoteerde N-laag naar een bandafstand 20 in de licht gedoteerde P-laag staat afgebeeld in figuur 3, waarbij bovendien het doteringsprofiel getekend is. De bandafstand 19 is bijvoorbeeld 1,6 eV groot en de bandafstand 20 bijvoorbeeld 25 1,1 eV. De getrokken lijn geeft het doteringsprofiel bij de np-junctie (emitter-basis) bij de transistor volgens de uitvinding weer. De gestippelde lijnen 21, 22 geven het doteringsprof iel weer volgens de bekende technieken, zoals de diffusietechniek en SIPOS-techniek, voor het aanbrengen van 30 de de emitter vormende laag, waarbij vanwege de hoge temperatuur donormateriaal (fosfor) tot in de de basis vormende laag kan diffunderen. De stippellijn 20 geeft bijvoorbeeld een doteringsprof iel bij een gedurende korte tijd gesinterde SIPOS-transistor weer; stippellijn 22 geeft bijvoorbeeld een dote-35 ringsprofiel bij een transistor volgens de diffusietechniek weer. Vanwege de precies bepaalde emitter-basis-junctie bij de transistor volgens de uitvinding kan de dikte van de de basis vormende laag dunner gekozen worden dan bij de tot nu toe gebruikte transistoren, bijvoorbeeld kleiner dan 0,5 urn., 8403005 è- ^ -5- wat een vergroting van de collectorstroom Ie bewerkstelligt en derhalve een grotere β. Bij een bepaalde waarde van β wordt zodoende ook een kleinere waarde van de basisweerstand verkregen.
5 Dé lijnen 24, 25, 26, 27, 28, 29, 30, 31 geven de collectorstroom Ic (in pA fig. 4, in mA fig. 5), weer van de transistor volgens de uitvinding bij constante basisstroom Ιβ van resp. 10 pA, 20 pA, 30 PA, 200 PA, 400 PA, 600 pA, 800 PA, 1 mA in relatie tot de collector-emitter-10 spanning Vce in Volt, die langs de horizontale assen staat weergegeven.
In figuur 6 staat vertikaal de stroomversterkings-factor β uitgezet tegen het Basisgummelgetal. Het Basisgummelgetal is gedefiniëerd als het quotiënt van de dichtheid 15 per oppervlak en de diffusiecoëfficiënt van minderheidsla-dingsdrager in de de basis vormende laag. De electrodenstroom Ili en derhalve de β-factor zijn omgekeerd evenredig met het Basisgummelgetal. De getrokken lijn (figuur 6) geeft dit verband weer voor bipolaire homojunctie-transistoren. In figuur 20 6 is een meetpunt aan de transistor volgens de uitvinding.
Daar deze heterojunctie-transistor een hoog Basisgummelgetal vertoont en bij dat Basisgummelgetal een ongeveer 50 maal zo grote β-factor vertoont, zal de heterojunctie-transistor volgens de uitvinding voor lagere Basisgummelgetalwaarden ook j 25 een veel grotere stroomversterkingsfactor β vertonen dan de gebruikelijke bipolaire homojunctie-transistoren.
8403005

Claims (5)

1. Werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor (1), omvattende een de collector vormende laag (4), een de basis vormende laag (3) en een de emitter vormende laag (2), met het kenmerk, dat de de emitter 5 vormende laag (2) bij een temperatuur van ten hoogste 350® C, door middel van een plasma, dat ionen of radicalen van half-geleidermateriaal, van doteringsmateriaal en van waterstof omvat, zodanig op de de basis vormende laag (3) wordt aangebracht, dat de de emitter vormende laag (4) in hoofdzaak uit 10 gedoteerd en gehydrogeneerd halfgeleidermateriaal in amorfe of microkristallijne vorm bestaat.
2. Werkwijze volgens conclusie 1, met het kenmerk, dat het plasma in hoofdzaak wordt gevormd uit silaan (SiH4) en fosfine (PH3).
3. Bipolaire heterojunctie-transistor, vervaardigd met de werkwijze volgens conclusie 1 en omvattende een de collector vormende laag (4), een de basis vormende laag (3) en een de emitter vormende laag (2), met het kenmerk, dat de de emitter vormende laag (2) in hoofdzaak 20 uit gedoteerd en gehydrogeneerd halfgeleidermateriaal in amorfe of microkristallijne vorm bestaat.
4. Bipolaire heterojunctie-transistor, vervaardigd met de werkwijze volgens conclusie 2 en omvattende een de collector vormende laag (4), een de basis vormende laag (3) 25 en een de emitter vormende laag (2), met het kenmerk, dat de de emitter vormende laag (2) in hoofdzaak uit met fosfor gedoteerd en gehydrogeneerd silicium in amorfe of microkristalli jne vorm bestaat.
5. Bipolaire heterojunctie-transistor volgens con-30 clusie 3 of 4, met het kenmerk, dat de de basis vormende laag (3) een dikte van minder dan ongeveer 0,5 m heeft. 8403005
NL8403005A 1984-10-02 1984-10-02 Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze. NL8403005A (nl)

Priority Applications (10)

Application Number Priority Date Filing Date Title
NL8403005A NL8403005A (nl) 1984-10-02 1984-10-02 Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.
NL8501769A NL8501769A (nl) 1984-10-02 1985-06-19 Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.
DE8585201504T DE3570804D1 (en) 1984-10-02 1985-09-19 A bipolar hetero-junction transistor and method of producing the same
EP85201504A EP0178004B1 (en) 1984-10-02 1985-09-19 A bipolar hetero-junction transistor and method of producing the same
AT85201504T ATE43754T1 (de) 1984-10-02 1985-09-19 Bipolartransistor mit heterouebergang und verfahren zu seiner herstellung.
CA000491423A CA1242035A (en) 1984-10-02 1985-09-24 Amorphous hydrogenated bipolar hetero-junction transistor
CN85108634.9A CN1003831B (zh) 1984-10-02 1985-09-29 双极异质结晶体管及其制造方法
JP60219982A JPS61180480A (ja) 1984-10-02 1985-10-02 バイポ−ラ・ヘテロ接合トランジスタ−及びその製造方法
KR1019850007277A KR890004471B1 (ko) 1984-10-02 1985-10-02 쌍극성 헤테로 접합 트랜지스터 및 그 제조방법
US07/704,674 US5108936A (en) 1984-10-02 1991-05-21 Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
NL8403005A NL8403005A (nl) 1984-10-02 1984-10-02 Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.
NL8403005 1984-10-02

Publications (1)

Publication Number Publication Date
NL8403005A true NL8403005A (nl) 1986-05-01

Family

ID=19844549

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8403005A NL8403005A (nl) 1984-10-02 1984-10-02 Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.

Country Status (2)

Country Link
JP (1) JPS61180480A (nl)
NL (1) NL8403005A (nl)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63285972A (ja) * 1987-05-19 1988-11-22 Fujitsu Ltd バイポ−ラトランジスタおよびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4127861A (en) * 1977-09-26 1978-11-28 International Business Machines Corporation Metal base transistor with thin film amorphous semiconductors
JPS6036108B2 (ja) * 1979-06-29 1985-08-19 ソニー株式会社 半導体装置
JPS5696860A (en) * 1979-12-29 1981-08-05 Sony Corp Semiconductor device
JPS5771126A (en) * 1980-10-21 1982-05-01 Semiconductor Energy Lab Co Ltd Semiamorhous semiconductor
JPS5931057A (ja) * 1982-08-13 1984-02-18 Semiconductor Energy Lab Co Ltd 半導体装置

Also Published As

Publication number Publication date
JPS61180480A (ja) 1986-08-13

Similar Documents

Publication Publication Date Title
US4505759A (en) Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals
US5834800A (en) Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions
US4233615A (en) Semiconductor integrated circuit device
US3147152A (en) Diffusion control in semiconductive bodies
US4046609A (en) Method of manufacturing photo-diodes utilizing sequential diffusion
US3475661A (en) Semiconductor device including polycrystalline areas among monocrystalline areas
US6008110A (en) Semiconductor substrate and method of manufacturing same
NL8501769A (nl) Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan.
US3595713A (en) Method of manufacturing a semiconductor device comprising complementary transistors
KR100288815B1 (ko) 반도체기판의제조방법
US3617822A (en) Semiconductor integrated circuit
US3473976A (en) Carrier lifetime killer doping process for semiconductor structures and the product formed thereby
US3953255A (en) Fabrication of matched complementary transistors in integrated circuits
NL8403005A (nl) Werkwijze voor het vervaardigen van een bipolaire heterojunctietransistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.
US5569611A (en) Method of manufacturing a bipolar transistor operating at low temperature
GB1327755A (en) Methods of manufacturing a semiconductor device
US4512074A (en) Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source
US5075737A (en) Thin film semiconductor device
US3619735A (en) Integrated circuit with buried decoupling capacitor
US4067038A (en) Substrate fed logic and method of fabrication
JP2841419B2 (ja) 多結晶ダイオードおよびその製造方法
JPS608623B2 (ja) 半導体素子の製造方法
US3959810A (en) Method for manufacturing a semiconductor device and the same
FR2667726A1 (fr) Dispositif a semi-conducteur ayant une couche d&#39;arret de canal dopee double et procede de fabrication.
JP3108208B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A1B A search report has been drawn up
BV The patent application has lapsed