JP3108208B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3108208B2 JP3108208B2 JP04201224A JP20122492A JP3108208B2 JP 3108208 B2 JP3108208 B2 JP 3108208B2 JP 04201224 A JP04201224 A JP 04201224A JP 20122492 A JP20122492 A JP 20122492A JP 3108208 B2 JP3108208 B2 JP 3108208B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- epitaxial layer
- doped
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は数百Ｖの耐圧を得るため
のバイポーラリニア半導体装置の製造方法に関する。
のバイポーラリニア半導体装置の製造方法に関する。
【０００２】
【従来の技術】バイポーラリニアＩＣのＮＰＮトランジ
スタの主要特性であるＢＶCBOは、単純にＣＢ接合の空
乏層の幅で決定されると言っても過言ではない。従っ
て、バイポーラリニアＩＣの高耐圧化を図るためには、
エピタキシャル層の厚みを厚くし、且つエピタキシャル
層の不純物濃度を低く抑える必要がある。一方、バイポ
ーラリニアＩＣにおいては各素子間の電気的分離をＰＮ
接合によって行うので、分離領域の拡散深さがエピタキ
シャル層の厚みを制約する。
スタの主要特性であるＢＶCBOは、単純にＣＢ接合の空
乏層の幅で決定されると言っても過言ではない。従っ
て、バイポーラリニアＩＣの高耐圧化を図るためには、
エピタキシャル層の厚みを厚くし、且つエピタキシャル
層の不純物濃度を低く抑える必要がある。一方、バイポ
ーラリニアＩＣにおいては各素子間の電気的分離をＰＮ
接合によって行うので、分離領域の拡散深さがエピタキ
シャル層の厚みを制約する。
【０００３】そこで図７に示すように、エピタキシャル
層を２段構造にする方法が提案されている。即ち、基板
（１）上に第１のエピタキシャル層（２）と第２のエピ
タキシャル層（３）を形成し、両者を基板（１）表面か
ら形成する下分離領域（４）、第１のエピタキシャル層
（２）表面から形成する中分離領域（５）、および第２
のエピタキシャル層（３）表面から形成する上分離領域
（６）の３つで分離するものである。分離した第２のエ
ピタキシャル層（３）の表面にはベース領域（７）とエ
ミッタ領域（８）およびコレクタコンタクト領域（９）
を形成してＮＰＮトランジスタとする。また、空乏層の
幅を拡げるために第１と第２のエピタキシャル層（２）
（３）の比抵抗を１５〜４０Ω・ｃｍとした。エピタキ
シャル層（２）（３）の比抵抗に関しては、通常のプロ
セスでは２〜４Ω・ｃｍ、今までの高耐圧品（単層エピ
構造）のものでも１０〜１５Ω・ｃｍでしかなかった。
層を２段構造にする方法が提案されている。即ち、基板
（１）上に第１のエピタキシャル層（２）と第２のエピ
タキシャル層（３）を形成し、両者を基板（１）表面か
ら形成する下分離領域（４）、第１のエピタキシャル層
（２）表面から形成する中分離領域（５）、および第２
のエピタキシャル層（３）表面から形成する上分離領域
（６）の３つで分離するものである。分離した第２のエ
ピタキシャル層（３）の表面にはベース領域（７）とエ
ミッタ領域（８）およびコレクタコンタクト領域（９）
を形成してＮＰＮトランジスタとする。また、空乏層の
幅を拡げるために第１と第２のエピタキシャル層（２）
（３）の比抵抗を１５〜４０Ω・ｃｍとした。エピタキ
シャル層（２）（３）の比抵抗に関しては、通常のプロ
セスでは２〜４Ω・ｃｍ、今までの高耐圧品（単層エピ
構造）のものでも１０〜１５Ω・ｃｍでしかなかった。
【０００４】
【発明が解決しようとする課題】しかしながら、高比抵
抗の第１のエピタキシャル層（２）上に同じく高比抵抗
の第２のエピタキシャル層（３）を一定の濃度プロファ
イルで成長させると、成長の初期段階において、図６
（ａ）に示すように５〜８Ω・ｃｍの高濃度層（Ｎ
+層）が形成されることが明らかになった。このような
高濃度層が形成されると、図６（ｂ）に示すようにその
後の各種熱処理によっても消滅せず、空乏層の拡がりを
抑制するためにＮＰＮトランジスタの耐圧低下を招くと
いう欠点があった。原因は定かではないが、Ｐ+中分離
領域（５）の有無には依存しないことから、成長初期段
階におけるエピタキシャル成長装置の不安定要素が主た
る要因と考えられる。上述した比抵抗が２〜４Ω・ｃｍ
のものでは比抵抗が近似するために問題とはならず、ま
た単層エピタキシャル構造では基板（１）からのボロン
（Ｂ）のはい上りによって隠されるのでこれも問題には
ならなかった。
抗の第１のエピタキシャル層（２）上に同じく高比抵抗
の第２のエピタキシャル層（３）を一定の濃度プロファ
イルで成長させると、成長の初期段階において、図６
（ａ）に示すように５〜８Ω・ｃｍの高濃度層（Ｎ
+層）が形成されることが明らかになった。このような
高濃度層が形成されると、図６（ｂ）に示すようにその
後の各種熱処理によっても消滅せず、空乏層の拡がりを
抑制するためにＮＰＮトランジスタの耐圧低下を招くと
いう欠点があった。原因は定かではないが、Ｐ+中分離
領域（５）の有無には依存しないことから、成長初期段
階におけるエピタキシャル成長装置の不安定要素が主た
る要因と考えられる。上述した比抵抗が２〜４Ω・ｃｍ
のものでは比抵抗が近似するために問題とはならず、ま
た単層エピタキシャル構造では基板（１）からのボロン
（Ｂ）のはい上りによって隠されるのでこれも問題には
ならなかった。
【０００５】
【課題を解決するための手段】本発明は上述した従来の
欠点に鑑み成され、基板（１０）上に第１のエピタキシ
ャル層（１３）を形成し、その上に初期段階でノンドー
プ層（１６）を形成した第２のエピタキシャル層（１
５）を形成することにより、高濃度層の形成を相殺した
半導体装置の製造方法を提供するものである。
欠点に鑑み成され、基板（１０）上に第１のエピタキシ
ャル層（１３）を形成し、その上に初期段階でノンドー
プ層（１６）を形成した第２のエピタキシャル層（１
５）を形成することにより、高濃度層の形成を相殺した
半導体装置の製造方法を提供するものである。
【０００６】
【作用】本発明によれば、第１と第２のエピタキシャル
層（１３）（１５）の境界部分にノンドープ層（１６）
を形成しておくことによって、成長直後ではノンドープ
層（１６）と高濃度層の両方が存在するが、その後の熱
処理によって不純物が拡散されるので、略平坦な濃度プ
ロファイルを得ることができる。
層（１３）（１５）の境界部分にノンドープ層（１６）
を形成しておくことによって、成長直後ではノンドープ
層（１６）と高濃度層の両方が存在するが、その後の熱
処理によって不純物が拡散されるので、略平坦な濃度プ
ロファイルを得ることができる。
【０００７】
【実施例】以下に本発明の一実施例を図面を参照しなが
ら詳細に説明する。図１〜図４は本発明の製造方法を工
程順に示す断面図である。尚、回路素子としてＮＰＮト
ランジスタを形成する例を示す。本発明の製造方法は、
先ず図１を参照して、比抵抗ρ＝４０〜６０Ω・ｃｍの
〈１００〉Ｐ型シリコン単結晶基板（１０）の表面に、
通常の選択拡散によってＮ+型の埋め込み層（１１）を
形成し、次いで埋め込み層（１１）を囲むようにＰ+型
分離領域の下分離領域（１２）を形成する。耐圧が１０
〜３０Ｖの一般プロセスで多用される基板（ρ＝２〜４
Ω・ｃｍ）に比べて高比抵抗の基板（１０）を用いたの
は、基板（１０）表面から上方向へのボロン（Ｂ）の拡
散を抑えると共に、空乏層を拡がり易くすることが目的
である。
ら詳細に説明する。図１〜図４は本発明の製造方法を工
程順に示す断面図である。尚、回路素子としてＮＰＮト
ランジスタを形成する例を示す。本発明の製造方法は、
先ず図１を参照して、比抵抗ρ＝４０〜６０Ω・ｃｍの
〈１００〉Ｐ型シリコン単結晶基板（１０）の表面に、
通常の選択拡散によってＮ+型の埋め込み層（１１）を
形成し、次いで埋め込み層（１１）を囲むようにＰ+型
分離領域の下分離領域（１２）を形成する。耐圧が１０
〜３０Ｖの一般プロセスで多用される基板（ρ＝２〜４
Ω・ｃｍ）に比べて高比抵抗の基板（１０）を用いたの
は、基板（１０）表面から上方向へのボロン（Ｂ）の拡
散を抑えると共に、空乏層を拡がり易くすることが目的
である。
【０００８】第２図を参照して、基板（１０）上にリン
（Ｐ）をドープした比抵抗ρ＝１５〜４０Ω・ｃｍの第
１のエピタキシャル層（１３）を形成する。膜厚は３０
μで、膜厚方向の不純物濃度プロファイルが一定となる
ように形成した。第１のエピタキシャル層（１３）を形
成した後、基板（１０）を成長装置から取り出し、第１
のエピタキシャル層（１３）の表面に通常の選択拡散法
によって分離領域の中分離領域（１４）を形成する。
（Ｐ）をドープした比抵抗ρ＝１５〜４０Ω・ｃｍの第
１のエピタキシャル層（１３）を形成する。膜厚は３０
μで、膜厚方向の不純物濃度プロファイルが一定となる
ように形成した。第１のエピタキシャル層（１３）を形
成した後、基板（１０）を成長装置から取り出し、第１
のエピタキシャル層（１３）の表面に通常の選択拡散法
によって分離領域の中分離領域（１４）を形成する。
【０００９】第３図を参照して、基板（１０）を再度成
長装置内にセットして、第１のエピタキシャル層（１
３）の上に第２のエピタキシャル層（１５）を形成す
る。第２のエピタキシャル層（１５）は、先ずリン
（Ｐ）の供給を停止することによってノンドープ層（１
６）を１〜３μ程形成し、次いでリン（Ｐ）の供給を行
うことによってρ＝１５〜４０Ω・ｃｍのドープ層を形
成する。膜厚は双方合計で３０μである。このように形
成した直後のエピタキシャル層の不純物濃度プロファイ
ルを図５（ａ）に示す。第１のエピタキシャル層（１
３）の表面付近にノンドープ層（１６）が現れると同時
に、リン（Ｐ）の供給を再開することによって再開した
直後に従来例と同様の高濃度層（Ｎ+層）が生じてい
る。残りの部分は膜厚方向に一定の分布を示す。
長装置内にセットして、第１のエピタキシャル層（１
３）の上に第２のエピタキシャル層（１５）を形成す
る。第２のエピタキシャル層（１５）は、先ずリン
（Ｐ）の供給を停止することによってノンドープ層（１
６）を１〜３μ程形成し、次いでリン（Ｐ）の供給を行
うことによってρ＝１５〜４０Ω・ｃｍのドープ層を形
成する。膜厚は双方合計で３０μである。このように形
成した直後のエピタキシャル層の不純物濃度プロファイ
ルを図５（ａ）に示す。第１のエピタキシャル層（１
３）の表面付近にノンドープ層（１６）が現れると同時
に、リン（Ｐ）の供給を再開することによって再開した
直後に従来例と同様の高濃度層（Ｎ+層）が生じてい
る。残りの部分は膜厚方向に一定の分布を示す。
【００１０】第１のエピタキシャル層（１３）と第２の
エピタキシャル層（１５）との界面付近に現れるノンド
ープ層（１６）と高濃度層は、その後の熱処理によって
消滅する。図５（ｂ）は、第２のエピタキシャル層（１
５）を形成した基板（１０）に１１８０℃、１４〜１５
ｈａの熱処理を加えた後のエピタキシャル層の不純物濃
度プロファイルを示す。同図から明らかなように、熱処
理を加えることによって高濃度層からノンドープ層（１
６）へリン（Ｐ）が拡散されるので、ノンドープ層（１
６）の厚みを適切な厚みに設定することによって、濃度
プロファイルを膜厚方向に略均一なものにすることがで
きる。
エピタキシャル層（１５）との界面付近に現れるノンド
ープ層（１６）と高濃度層は、その後の熱処理によって
消滅する。図５（ｂ）は、第２のエピタキシャル層（１
５）を形成した基板（１０）に１１８０℃、１４〜１５
ｈａの熱処理を加えた後のエピタキシャル層の不純物濃
度プロファイルを示す。同図から明らかなように、熱処
理を加えることによって高濃度層からノンドープ層（１
６）へリン（Ｐ）が拡散されるので、ノンドープ層（１
６）の厚みを適切な厚みに設定することによって、濃度
プロファイルを膜厚方向に略均一なものにすることがで
きる。
【００１１】実際の製造工程においては、高濃度層を消
滅させるための熱処理を別個に設ける必要は無い。第２
のエピタキシャル層（１５）の表面に回路素子を構成す
るための拡散処理に付随する熱処理によって同時に行う
ことができる。即ち第４図を参照して、第２のエピタキ
シャル層（１５）を形成した後、その表面から分離領域
の上分離領域（１７）を形成して分離領域を連結し、次
いでＮＰＮトランジスタのベース領域（１８）を形成
し、次いでＮ+拡散を行ってエミッタ領域（１９）とコ
レクタコンタクト領域（２０）を形成する。これらの拡
散熱処理によって、前記ノンドープ層（１６）と高濃度
層を消滅させ、エピタキシャル層の濃度プロファイルを
略平坦なものに形成できるのである。
滅させるための熱処理を別個に設ける必要は無い。第２
のエピタキシャル層（１５）の表面に回路素子を構成す
るための拡散処理に付随する熱処理によって同時に行う
ことができる。即ち第４図を参照して、第２のエピタキ
シャル層（１５）を形成した後、その表面から分離領域
の上分離領域（１７）を形成して分離領域を連結し、次
いでＮＰＮトランジスタのベース領域（１８）を形成
し、次いでＮ+拡散を行ってエミッタ領域（１９）とコ
レクタコンタクト領域（２０）を形成する。これらの拡
散熱処理によって、前記ノンドープ層（１６）と高濃度
層を消滅させ、エピタキシャル層の濃度プロファイルを
略平坦なものに形成できるのである。
【００１２】以上の製造方法によって得られるＮＰＮト
ランジスタは、高濃度層が出現するという従来の欠点を
解消できるので、極めて厚い空乏層が得られ、よって極
めて高い耐圧（ＢＶCBO）を得ることができる。また、
その製造方法が第２のエピタキシャル層（１５）を形成
する際にリン（Ｐ）の供給を停止／再開するという極め
て簡便な手法で実施でき、消滅の為の熱処理も新たに加
える必要がない、というものである。
ランジスタは、高濃度層が出現するという従来の欠点を
解消できるので、極めて厚い空乏層が得られ、よって極
めて高い耐圧（ＢＶCBO）を得ることができる。また、
その製造方法が第２のエピタキシャル層（１５）を形成
する際にリン（Ｐ）の供給を停止／再開するという極め
て簡便な手法で実施でき、消滅の為の熱処理も新たに加
える必要がない、というものである。
【００１３】
【発明の効果】以上に説明した通り、本発明によれば従
来の高濃度層が出現するという不具合を解消できるの
で、高耐圧のＩＣが得られるという利点を有する。ま
た、実施に際して何ら特別の工程を必要としないので、
実施が極めて容易であるという利点をも有する。
来の高濃度層が出現するという不具合を解消できるの
で、高耐圧のＩＣが得られるという利点を有する。ま
た、実施に際して何ら特別の工程を必要としないので、
実施が極めて容易であるという利点をも有する。
【図１】本発明の製造方法を説明するための第１の断面
図である。
図である。
【図２】本発明の製造方法を説明するための第２の断面
図である。
図である。
【図３】本発明の製造方法を説明するための第３の断面
図である。
図である。
【図４】本発明の製造方法を説明するための第４の断面
図である。
図である。
【図５】本発明の不純物濃度プロファイルを示す図であ
る。
る。
【図６】従来例の不純物濃度プロファイルを示す図であ
る。
る。
【図７】従来例を説明するための断面図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平４−179218（ＪＰ，Ａ) 特開 昭49−2487（ＪＰ，Ａ) 特開 昭63−67776（ＪＰ，Ａ) 特開 平２−34917（ＪＰ，Ａ) 特開 昭49−134273（ＪＰ，Ａ) 特開 昭61−40062（ＪＰ，Ａ) 特開 昭61−276367（ＪＰ，Ａ) 特開 昭62−237760（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/33 - 21/331 H01L 29/68 - 29/737 H01L 21/203 H01L 21/205
Claims (2)
- 【請求項１】 一導電型半導体基板の上に逆導電型の不
純物をドープした半導体層を形成して第１のエピタキシ
ャル層を形成する工程と、 前記第１のエピタキシャル層の上に先ずノンドープの半
導体層を形成し、次いで逆導電型の不純物をドープした
半導体層を形成して第２のエピタキシャル層を形成する
工程と、 前記不純物をドープした半導体層から前記ノンドープ層
に不純物を拡散させて略平坦な不純物濃度プロファイル
を形成する工程と、ベース及びエミッタを形成して、前記第１と第２のエピ
タキシャル層をコレクタとするトランジスタを形成する
工程と、 を具備することを特徴とする半導体装置の製造
方法。 - 【請求項２】 前記第２のエピタキシャル層表面に回路
素子を構成するための拡散領域を形成する工程によっ
て、前記不純物をドープした半導体層からノンドープの
半導体層への不純物の拡散を行うことを特徴とする請求
項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04201224A JP3108208B2 (ja) | 1992-07-28 | 1992-07-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04201224A JP3108208B2 (ja) | 1992-07-28 | 1992-07-28 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0653228A JPH0653228A (ja) | 1994-02-25 |
| JP3108208B2 true JP3108208B2 (ja) | 2000-11-13 |
Family
ID=16437398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04201224A Expired - Fee Related JP3108208B2 (ja) | 1992-07-28 | 1992-07-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108208B2 (ja) |
-
1992
- 1992-07-28 JP JP04201224A patent/JP3108208B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0653228A (ja) | 1994-02-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3595713A (en) | Method of manufacturing a semiconductor device comprising complementary transistors | |
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JP3108208B2 (ja) | 半導体装置の製造方法 | |
| JPH0547913A (ja) | 半導体装置の製造方法 | |
| JPS60117755A (ja) | 半導体装置の製造方法 | |
| JP3117005B2 (ja) | サージ防護素子の製造方法 | |
| JPS60123062A (ja) | 半導体集積回路の製造方法 | |
| JPS63202965A (ja) | 半導体装置 | |
| JPS644349B2 (ja) | ||
| JP3135615B2 (ja) | 半導体装置及びその製造方法 | |
| JPS62136850A (ja) | 半導体装置及びその製造方法 | |
| JPS6031105B2 (ja) | 半導体装置 | |
| JPS5999766A (ja) | 半導体集積回路装置 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPH03159151A (ja) | 半導体装置の製造方法 | |
| JPH02234453A (ja) | 半導体装置の製造方法 | |
| JPS58108765A (ja) | 半導体装置の製法 | |
| JPS639667B2 (ja) | ||
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS62193142A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6225258B2 (ja) | ||
| JPH0637099A (ja) | 半導体基体及びその製造方法 | |
| JPS60153165A (ja) | 半導体集積回路 | |
| JPS60157266A (ja) | 定電圧ダイオ−ド | |
| JPH0271523A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |