JPS60157266A - 定電圧ダイオ−ド - Google Patents
定電圧ダイオ−ドInfo
- Publication number
- JPS60157266A JPS60157266A JP1268684A JP1268684A JPS60157266A JP S60157266 A JPS60157266 A JP S60157266A JP 1268684 A JP1268684 A JP 1268684A JP 1268684 A JP1268684 A JP 1268684A JP S60157266 A JPS60157266 A JP S60157266A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffused
- diffusion region
- type
- breakdown
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000012535 impurity Substances 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 238000002955 isolation Methods 0.000 claims abstract description 4
- 238000009792 diffusion process Methods 0.000 claims description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 15
- 229910052710 silicon Inorganic materials 0.000 claims description 15
- 239000010703 silicon Substances 0.000 claims description 15
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 230000015556 catabolic process Effects 0.000 abstract description 27
- 238000000034 method Methods 0.000 abstract 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、シリコンエピタキシャルプレーナ技術により
作られる定電圧ダイオードに係り、降伏電圧特性を向上
させることに関する。
作られる定電圧ダイオードに係り、降伏電圧特性を向上
させることに関する。
一般に、半導体集積回路中に定電圧ダイオードを作ろう
とする場合、トランジスタのベース、エミッタ接合の逆
方向ブレークダ・ンン電圧（降伏電圧）が利用される。
とする場合、トランジスタのベース、エミッタ接合の逆
方向ブレークダ・ンン電圧（降伏電圧）が利用される。
ところで、半導体集積回路におけるトランジスタの基本
的な構造はプレーナ構造であるが、プレーナ構造でトラ
ンジスタを作った場合はＰＮ接合の端部が表面保護被膜
直下の基板表面に存在しかつ表面がら拡散が行なわれる
ので基板表面に近い程不純物濃度勾配が高く、このため
前記ブレークダウンはＰＮ接合の表面で起こることが知
られている。しかるに、該表面では結晶の不整や汚れな
どがあることによりＰＮ接合のブレークダウンは一様に
は起こ１）にくくなる。これを解決するための従来技術
として特公昭５４−９４７３号公報に記載されたものが
ある。この従来技術は第１図に示す構成を有している。
的な構造はプレーナ構造であるが、プレーナ構造でトラ
ンジスタを作った場合はＰＮ接合の端部が表面保護被膜
直下の基板表面に存在しかつ表面がら拡散が行なわれる
ので基板表面に近い程不純物濃度勾配が高く、このため
前記ブレークダウンはＰＮ接合の表面で起こることが知
られている。しかるに、該表面では結晶の不整や汚れな
どがあることによりＰＮ接合のブレークダウンは一様に
は起こ１）にくくなる。これを解決するための従来技術
として特公昭５４−９４７３号公報に記載されたものが
ある。この従来技術は第１図に示す構成を有している。
第１図において、符号１はＰ型のシリコン基板、２はＮ
＋型埋め込み拡散領域、３はＮ型エピタキシャル島領域
、４はＰ型分離拡散領域、５，６は高濃度のＰ＋型拡散
領域、７はＰ型ベース拡散領域、８はＮ ’Ｊエミッタ
拡散領域、９はオーミックコンタクト用のＮ＋型拡散領
域、１０，１１，１．２は電極である。この従来技術で
はベースエミッタ接合の底面部分１５で最大の不純物濃
度とし、表面でのブレークダウンが抑制されるようにし
ている。ところが、この従来技術ではベース、エミッタ
を入れ、このエミッタと高濃度のベースとの開でブレー
クダウンを起こすようにしているために構造が複雑であ
るのみならずブレークダウン電圧を設定制御することに
難点があった。この難点を解決するために本出願人は特
願昭５８−２０１５２４号（発明の名称「定電圧ダイオ
ード」）を提案している。
＋型埋め込み拡散領域、３はＮ型エピタキシャル島領域
、４はＰ型分離拡散領域、５，６は高濃度のＰ＋型拡散
領域、７はＰ型ベース拡散領域、８はＮ ’Ｊエミッタ
拡散領域、９はオーミックコンタクト用のＮ＋型拡散領
域、１０，１１，１．２は電極である。この従来技術で
はベースエミッタ接合の底面部分１５で最大の不純物濃
度とし、表面でのブレークダウンが抑制されるようにし
ている。ところが、この従来技術ではベース、エミッタ
を入れ、このエミッタと高濃度のベースとの開でブレー
クダウンを起こすようにしているために構造が複雑であ
るのみならずブレークダウン電圧を設定制御することに
難点があった。この難点を解決するために本出願人は特
願昭５８−２０１５２４号（発明の名称「定電圧ダイオ
ード」）を提案している。
この提案に係る発明では前記難点が解決されたが、フレ
ークダウンの位置が内部の深いところであったために低
いフレークダウン電圧を得ることに難点があった。
ークダウンの位置が内部の深いところであったために低
いフレークダウン電圧を得ることに難点があった。
本発明は、降伏電圧が経時変化することなく一様なブレ
ークダウンを起こすことがで終るようにしかつ構造が簡
単であるとともに７レークダウン電圧の設定制御が容易
に行なえるようにすることにより従来の欠点を解消する
他に前記提案に係る発明を改良して低いフレークダウン
電圧のものか得られるようにすることを目的とする。
ークダウンを起こすことがで終るようにしかつ構造が簡
単であるとともに７レークダウン電圧の設定制御が容易
に行なえるようにすることにより従来の欠点を解消する
他に前記提案に係る発明を改良して低いフレークダウン
電圧のものか得られるようにすることを目的とする。
以下、本発明を図面に示す実施例に基づいて詳細に説明
する。第２図はこの実施例の構造断面図である。第２図
において、符号２０はＰ型シリコン基板、２１はシリコ
ン基板２（）上に埋め込まれてなり、該シリコン基板２
０とは反＝に＝Ｉ導電型のＮ＋１型の埋め込み拡散領域
、２２は該シリコン基板２０上にエピタキシャル成長さ
れかつＰ＋型分離拡散領域２３．２４により島状に分離
されるとともにシリコン基板２０とは反対導電型のＮ−
型エピタキシャル島領域、２５は該エピタキシャル島領
域２２と反対導電型（Ｐ型）でかつ高不純物濃度の拡散
領域、２６は同しく該エピタキシャル島領域２２と反対
導電型（Ｐ＋型）でかつ前記拡散領域２５を貫通する高
不純物濃度の貫通拡散領域、２８はシリコン酸化膜、２
９はカソード電極、３０はアノード電極である。この実
施例ではこの７７−ド電極３０を形成する前に貫通拡散
領域２６の」二に減圧ＣＶＤ法で形成されかつエピタキ
シャル島領域２２と同導電型（Ｎ型）の不純物が拡散さ
れたポリシリコン層３２を含み、このポリシリコン層３
２から拡散されて内部に入った不純物層３３の下面でブ
レークダウンが行なわれるようにしている。
する。第２図はこの実施例の構造断面図である。第２図
において、符号２０はＰ型シリコン基板、２１はシリコ
ン基板２（）上に埋め込まれてなり、該シリコン基板２
０とは反＝に＝Ｉ導電型のＮ＋１型の埋め込み拡散領域
、２２は該シリコン基板２０上にエピタキシャル成長さ
れかつＰ＋型分離拡散領域２３．２４により島状に分離
されるとともにシリコン基板２０とは反対導電型のＮ−
型エピタキシャル島領域、２５は該エピタキシャル島領
域２２と反対導電型（Ｐ型）でかつ高不純物濃度の拡散
領域、２６は同しく該エピタキシャル島領域２２と反対
導電型（Ｐ＋型）でかつ前記拡散領域２５を貫通する高
不純物濃度の貫通拡散領域、２８はシリコン酸化膜、２
９はカソード電極、３０はアノード電極である。この実
施例ではこの７７−ド電極３０を形成する前に貫通拡散
領域２６の」二に減圧ＣＶＤ法で形成されかつエピタキ
シャル島領域２２と同導電型（Ｎ型）の不純物が拡散さ
れたポリシリコン層３２を含み、このポリシリコン層３
２から拡散されて内部に入った不純物層３３の下面でブ
レークダウンが行なわれるようにしている。
このような構造の定電圧ダイオードでは貫通拡散領域２
６と不純物層３３との間のＰＮ接合面３１でブレークダ
ウンが起こり、表面でのブレークダウンは抑制される。
６と不純物層３３との間のＰＮ接合面３１でブレークダ
ウンが起こり、表面でのブレークダウンは抑制される。
また、この実施例ではポリシリコン層３２によりブレー
クダウンが表面に近いところで行なわれるのでブレーク
ダウン電圧を非常に低くすることがで外る。
クダウンが表面に近いところで行なわれるのでブレーク
ダウン電圧を非常に低くすることがで外る。
以上のように、本発明によればシリコン基板」二に埋め
込まれてな１）、該シリコン基板とは反対導電型の埋め
込み拡散領域と、該シリコン基板」二にエピタキシャル
成長されかつ分離拡散領域により島状に分離されるとと
もにシリコン基板とは反対導電種のエピタキシャル島領
域と、該エピタキシャル島領域と反則導電型でかつ高不
純物濃度の４ｒｊ、散領域と、該エピタキシャル島領域
と反則導電型でかつ前記拡散領域を貫通する高不純物濃
度の￥１通拡散領域と、この貫通拡散領域の上に形成さ
れかつエピタキシャル島領域と同導電型の不純物か拡散
されたポリシリコン層とを含み、このポリシリコン層か
ら拡散されて内部に入った不純物層の１ζ面でブレーク
ダウンが行なわれるよう１こしたので、ブレークダウン
を表面近くで行なう場合にポリシリコン層を介してエミ
ック拡散を行なわせることができ、したかりて経時変化
のないブレークタウンが可能となりまたブレークダウン
電圧を賎＜することかできる。更に、構造も簡単化して
いるのでブレークダウン電圧の設定制御も容易になり、
製造過程でも工程数が従来例よりも一−−−１−程追加
１−るだけで可能となり製造」二も容易である。
込まれてな１）、該シリコン基板とは反対導電型の埋め
込み拡散領域と、該シリコン基板」二にエピタキシャル
成長されかつ分離拡散領域により島状に分離されるとと
もにシリコン基板とは反対導電種のエピタキシャル島領
域と、該エピタキシャル島領域と反則導電型でかつ高不
純物濃度の４ｒｊ、散領域と、該エピタキシャル島領域
と反則導電型でかつ前記拡散領域を貫通する高不純物濃
度の￥１通拡散領域と、この貫通拡散領域の上に形成さ
れかつエピタキシャル島領域と同導電型の不純物か拡散
されたポリシリコン層とを含み、このポリシリコン層か
ら拡散されて内部に入った不純物層の１ζ面でブレーク
ダウンが行なわれるよう１こしたので、ブレークダウン
を表面近くで行なう場合にポリシリコン層を介してエミ
ック拡散を行なわせることができ、したかりて経時変化
のないブレークタウンが可能となりまたブレークダウン
電圧を賎＜することかできる。更に、構造も簡単化して
いるのでブレークダウン電圧の設定制御も容易になり、
製造過程でも工程数が従来例よりも一−−−１−程追加
１−るだけで可能となり製造」二も容易である。
第１図は従来例の構造断面図、第２図は本発明の実施例
の構造断面図である。 ２０はＰ型シリコン基板、２１は埋め込み拡散領域、２
２はエピタキシャル島領域、２５は拡散領域、２６は貫
通拡散領域、２８はシリコン酸化膜、２９．３０は電極
、３１はポリシリコン層。 出願人 口 −ム 株 式 会 社 代理人 弁理士 岡 １）和 秀
の構造断面図である。 ２０はＰ型シリコン基板、２１は埋め込み拡散領域、２
２はエピタキシャル島領域、２５は拡散領域、２６は貫
通拡散領域、２８はシリコン酸化膜、２９．３０は電極
、３１はポリシリコン層。 出願人 口 −ム 株 式 会 社 代理人 弁理士 岡 １）和 秀
Claims (1)
- （１）シリコン基板上に埋め込まれてなり、該シリコン
基板とは反対導電型の埋め込み拡散領域と、該シリコン
基板上にエピタキシャル成長されかつ分離拡散領域によ
り島状に分離されるとともにシリコン基板とは反対導電
型のエピタキシャル島領域と、同しく該エピタキシャル
島領域と反対導電型でかつ高不純物濃度の拡散領域と、
該エピタキシャル島領域と反対導電型でかつ前記拡散領
域を貫通する高不純物濃度の貫通拡散領域と、この貫通
拡散領域の上に形成されかつエピタキシャル島領域と同
導電型の不純物が拡散されたポリシリコン層とを含み、
このポリシリコン層から拡散されて内部に入った不純物
層の下面でブレークダウンか行なわれる、定電圧ダイオ
ード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268684A JPS60157266A (ja) | 1984-01-26 | 1984-01-26 | 定電圧ダイオ−ド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1268684A JPS60157266A (ja) | 1984-01-26 | 1984-01-26 | 定電圧ダイオ−ド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60157266A true JPS60157266A (ja) | 1985-08-17 |
Family
ID=11812257
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1268684A Pending JPS60157266A (ja) | 1984-01-26 | 1984-01-26 | 定電圧ダイオ−ド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60157266A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4886762A (en) * | 1985-08-06 | 1989-12-12 | Motorola Inc. | Monolithic temperature compensated voltage-reference diode and method for its manufacture |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831887A (ja) * | 1971-08-18 | 1973-04-26 |
-
1984
- 1984-01-26 JP JP1268684A patent/JPS60157266A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4831887A (ja) * | 1971-08-18 | 1973-04-26 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4886762A (en) * | 1985-08-06 | 1989-12-12 | Motorola Inc. | Monolithic temperature compensated voltage-reference diode and method for its manufacture |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4652895A (en) | Zener structures with connections to buried layer | |
| US5569612A (en) | Process for manufacturing a bipolar power transistor having a high breakdown voltage | |
| US3977017A (en) | Multi-channel junction gated field effect transistor and method of making same | |
| US4984048A (en) | Semiconductor device with buried side contact | |
| JPS60157266A (ja) | 定電圧ダイオ−ド | |
| JPH08227897A (ja) | 半導体装置およびその製法 | |
| US4284998A (en) | Junction type field effect transistor with source at oxide-gate interface depth to maximize μ | |
| JP2657129B2 (ja) | 絶縁ゲート型バイポーラトランジスタとその製造方法 | |
| JPS6092674A (ja) | 定電圧ダイオ−ド | |
| JPS60157265A (ja) | 定電圧ダイオ−ド | |
| JP2715622B2 (ja) | 集積回路デバイス及びその製造方法 | |
| US6703686B2 (en) | Semiconductor device | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JP2512084B2 (ja) | 半導体装置の製造方法 | |
| KR0163924B1 (ko) | 수평형 트랜지스터 및 그 제조방법 | |
| JPS63136660A (ja) | 半導体装置とその製造法 | |
| JP4681090B2 (ja) | 半導体装置の製造方法 | |
| JPH07321347A (ja) | 高濃度ｐｎ接合面を有する半導体装置の製造方法 | |
| JPH0277173A (ja) | トランジスタ | |
| JPS6092675A (ja) | 定電圧ダイオ−ド | |
| JPH04303962A (ja) | 半導体装置 | |
| JPH0812864B2 (ja) | 半導体装置 | |
| JPH0834244B2 (ja) | 半導体集積回路装置 | |
| JP2000114392A (ja) | 半導体装置 | |
| JPH04152533A (ja) | 半導体装置 |