JPS63285972A - バイポ−ラトランジスタおよびその製造方法 - Google Patents
バイポ−ラトランジスタおよびその製造方法Info
- Publication number
- JPS63285972A JPS63285972A JP62120298A JP12029887A JPS63285972A JP S63285972 A JPS63285972 A JP S63285972A JP 62120298 A JP62120298 A JP 62120298A JP 12029887 A JP12029887 A JP 12029887A JP S63285972 A JPS63285972 A JP S63285972A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base region
- layer
- bipolar transistor
- silicon substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 26
- 239000010703 silicon Substances 0.000 claims abstract description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000000463 material Substances 0.000 claims abstract description 19
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims abstract description 13
- 239000013081 microcrystal Substances 0.000 claims abstract description 12
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000013080 microcrystalline material Substances 0.000 claims description 13
- XPBBUZJBQWWFFJ-UHFFFAOYSA-N fluorosilane Chemical compound [SiH3]F XPBBUZJBQWWFFJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 4
- 150000004767 nitrides Chemical class 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000001459 lithography Methods 0.000 abstract description 5
- 239000002253 acid Substances 0.000 abstract description 2
- 230000003647 oxidation Effects 0.000 abstract description 2
- 238000007254 oxidation reaction Methods 0.000 abstract description 2
- 238000004544 sputter deposition Methods 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 4
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 238000005229 chemical vapour deposition Methods 0.000 abstract 1
- 125000005842 heteroatom Chemical group 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 14
- 238000003199 nucleic acid amplification method Methods 0.000 description 8
- 230000003321 amplification Effects 0.000 description 7
- 229910010271 silicon carbide Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 229910021419 crystalline silicon Inorganic materials 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910021425 protocrystalline silicon Inorganic materials 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910008812 WSi Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002178 crystalline material Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 150000001247 metal acetylides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
シリコン基板を用いたヘテロ接合バイポーラトランジス
タでバンド幅の大きなエミッタとなるマイクロクリスタ
ル系材料（μｃ−Ｓｉ：Ｈなど）をシリコン基板のベー
ス領域表面上にプラズマＣＶＤで形成する。
タでバンド幅の大きなエミッタとなるマイクロクリスタ
ル系材料（μｃ−Ｓｉ：Ｈなど）をシリコン基板のベー
ス領域表面上にプラズマＣＶＤで形成する。
〔産業上の利用分野〕
本発明はバイポーラトランジスタ、より詳しくは、ヘテ
ロ接合バイポーラトランジスタ（ＨＢ Ｔ）に関するも
のである。
ロ接合バイポーラトランジスタ（ＨＢ Ｔ）に関するも
のである。
ＨＢＴはエミッタ・ベース間にヘテロ接合を形成し、エ
ミッタのバンド幅（ギャップ）をベースよりも大きくし
たもので、ＨＢＴの基本的な特徴は、ベースからエミッ
タへの少数キャリアの注入がなく、エミッタ注入効率を
高く保ちつつベース不純物濃度を高めることができ、ま
た内部ベース抵抗を下げることができる。これらのこと
から、トランジスタの電流増幅率および遮断周波数ｆＴ
ヲ従来のバイポーラトランジスタと比べて大幅に改善で
きる。このようなＨＢＴが化合物半導体（例えば、Ａ
Ｉ ＧａＡｓ／ＧａＡｓ）で製作されている〔例えば、
大森正道編、「超高速化合物半導体デバイスＪ 、（１
９８６）、 ｐｐ、１０５−１１７、〔培風館〕、参照
〕。
ミッタのバンド幅（ギャップ）をベースよりも大きくし
たもので、ＨＢＴの基本的な特徴は、ベースからエミッ
タへの少数キャリアの注入がなく、エミッタ注入効率を
高く保ちつつベース不純物濃度を高めることができ、ま
た内部ベース抵抗を下げることができる。これらのこと
から、トランジスタの電流増幅率および遮断周波数ｆＴ
ヲ従来のバイポーラトランジスタと比べて大幅に改善で
きる。このようなＨＢＴが化合物半導体（例えば、Ａ
Ｉ ＧａＡｓ／ＧａＡｓ）で製作されている〔例えば、
大森正道編、「超高速化合物半導体デバイスＪ 、（１
９８６）、 ｐｐ、１０５−１１７、〔培風館〕、参照
〕。
化合物半導体でなくシリコン（Ｓｉ）でＨＢＴを製作す
ることが試みられている。この場合に、ワイドバンドギ
ャップエミッタの材料として、水素化アモルファスシリ
コン（ａ−３ｔ ： Ｈ） 、水素化アモルファス炭
化ケイ素（ａ ＳｉＣ： Ｈ） 、結晶炭化ケイ素（
β−ＳｉＣ）などがシリコン基板のベース領域表面上に
形成されるわけである。
ることが試みられている。この場合に、ワイドバンドギ
ャップエミッタの材料として、水素化アモルファスシリ
コン（ａ−３ｔ ： Ｈ） 、水素化アモルファス炭
化ケイ素（ａ ＳｉＣ： Ｈ） 、結晶炭化ケイ素（
β−ＳｉＣ）などがシリコン基板のベース領域表面上に
形成されるわけである。
β−８ｉＣの場合には、β−ＳｉＣ成長に高温（例えば
、１０００℃）が必要であるので、これがシリコン基板
でのベースおよびコレクタでの不所望な不純物拡散を招
き、またβ−ＳｉＣとＳｉ との格子不整台に起因する
欠陥が発生するなどして特性低下の欠点がある。一方、
ａ Ｓｔ ：Ｈ，ａ −ＳｉＣ：Ｈなどの非晶質材
料の場合には、プラズマＣＶＤでの低温成長（２００〜
４００℃）が可能であるが、高抵抗であるとの欠点があ
る。不純物をドープしてもその抵抗率は１０２Ω（至）
程度までしか低下せず、寄生抵抗となって特性は向上し
ない。
、１０００℃）が必要であるので、これがシリコン基板
でのベースおよびコレクタでの不所望な不純物拡散を招
き、またβ−ＳｉＣとＳｉ との格子不整台に起因する
欠陥が発生するなどして特性低下の欠点がある。一方、
ａ Ｓｔ ：Ｈ，ａ −ＳｉＣ：Ｈなどの非晶質材
料の場合には、プラズマＣＶＤでの低温成長（２００〜
４００℃）が可能であるが、高抵抗であるとの欠点があ
る。不純物をドープしてもその抵抗率は１０２Ω（至）
程度までしか低下せず、寄生抵抗となって特性は向上し
ない。
本発明の目的は、上述のａ−３ｌ ： Ｈ、ａ −５
ｉ（’：Ｈ９β−ＳｉＣでの欠点のない、これら材料に
代るワイドバンドギャップエミッタ材料を用いたＳｉの
ＨＢＴを提供することである。
ｉ（’：Ｈ９β−ＳｉＣでの欠点のない、これら材料に
代るワイドバンドギャップエミッタ材料を用いたＳｉの
ＨＢＴを提供することである。
本発明の別の目的は、シリコン基板を用いた高速、高増
幅率のＨＢＴおよびその製造方法を提供することである
。
幅率のＨＢＴおよびその製造方法を提供することである
。
上述の目的が、ヘテロ接合バイポーラトランジスタにお
いて、コレクタとなるシリコン基板に不純物ドープのベ
ース領域があり、該ベース領域表面上にマイクロクリス
タル系材料のエミッタがあり、そして、該エミッタの上
にエミッタ電極があることを特徴とするバイポーラトラ
ンジスタによって達成される。
いて、コレクタとなるシリコン基板に不純物ドープのベ
ース領域があり、該ベース領域表面上にマイクロクリス
タル系材料のエミッタがあり、そして、該エミッタの上
にエミッタ電極があることを特徴とするバイポーラトラ
ンジスタによって達成される。
エミッタのマイクロクリスタル系材料とは非晶質と結晶
質との混晶であり（記号μｃと略記する）、プラズマＣ
ＶＤ法で形成されて水素化（：Ｈと略記する）又は水素
化フッ素化（：Ｈ：Ｆと略記する）されたＳｔ又はその
化合物である。このマイクロクリスタル系材としては、
μｃ−３ｔ ：Ｈ。
質との混晶であり（記号μｃと略記する）、プラズマＣ
ＶＤ法で形成されて水素化（：Ｈと略記する）又は水素
化フッ素化（：Ｈ：Ｆと略記する）されたＳｔ又はその
化合物である。このマイクロクリスタル系材としては、
μｃ−３ｔ ：Ｈ。
ｐｃ −Ｓｉ（’ ： Ｈ、ｕｃ −ＳｉＮ ： Ｈ
、μｃ−ＳｉＧｅ：Ｈ，、ｃｒｃ−３ｔ ：Ｈ：Ｆ、
μｃ −ＳｉＣ：Ｈ：Ｆ。
、μｃ−ＳｉＧｅ：Ｈ，、ｃｒｃ−３ｔ ：Ｈ：Ｆ、
μｃ −ＳｉＣ：Ｈ：Ｆ。
ｐｃ−ＳｉＮ：Ｈ：Ｆまたはｐ ｃ−ＳｉＧｅ： Ｈ：
Ｆがある。例えば、リンドープのｎ１μｃ−３ｔ：Ｈ
でエミッタを形成して、ｎｐｎ型ＨＢＴ （第１図）と
するときには、第２図のエネルギーバンド図に示すよう
になる。ベースからのエミッタへ流れようとするホール
に対して十分なバリアが形成されている。また、このｎ
゛μｃ−Ｓｉ：Ｈの抵抗率をＩＱ−’Ｑｃｍとすること
ができるので、ｎ”ａ−Ｓｉ：Ｈの抵抗率１０２Ω備よ
りもかなり小さい。
Ｆがある。例えば、リンドープのｎ１μｃ−３ｔ：Ｈ
でエミッタを形成して、ｎｐｎ型ＨＢＴ （第１図）と
するときには、第２図のエネルギーバンド図に示すよう
になる。ベースからのエミッタへ流れようとするホール
に対して十分なバリアが形成されている。また、このｎ
゛μｃ−Ｓｉ：Ｈの抵抗率をＩＱ−’Ｑｃｍとすること
ができるので、ｎ”ａ−Ｓｉ：Ｈの抵抗率１０２Ω備よ
りもかなり小さい。
さらに、マイクロクリスタル系材料は結晶でないので、
β−Ｓｉご （結晶）のようなＳｉとの格子不整合の問
題はない。
β−Ｓｉご （結晶）のようなＳｉとの格子不整合の問
題はない。
上述のマイクロクリスタル系材料は、シリコン基板（コ
レクタとなる）に不純物をドープしてベース領域を形成
してから、このベース領域上に下記のような条件でのプ
ラズマＣＶＤ法によって形成されてシリコン基板とでベ
ース・エミッタ間へテロ接合を形成する。
レクタとなる）に不純物をドープしてベース領域を形成
してから、このベース領域上に下記のような条件でのプ
ラズマＣＶＤ法によって形成されてシリコン基板とでベ
ース・エミッタ間へテロ接合を形成する。
マイクロクリスタル系材料がμｃ−３ｔ：Ｈであるとき
に、プラズマＣＶＤを下記条件：使用ガス： ＳＩＨ＃
＊ Ｈｔおよびドーピングガス使用ガス割合： １
／ ２００ ＜ｓｖｔ／ Ｈｔ ＜ １ ／ ５成長基
度： １００〜５５０℃ 圧力： ０．０１〜Ｉ Ｔｏｒｒ パワー（電力）：０，０３〜１Ｗ／ｃ ｍ２で行なうのが好ましい。
に、プラズマＣＶＤを下記条件：使用ガス： ＳＩＨ＃
＊ Ｈｔおよびドーピングガス使用ガス割合： １
／ ２００ ＜ｓｖｔ／ Ｈｔ ＜ １ ／ ５成長基
度： １００〜５５０℃ 圧力： ０．０１〜Ｉ Ｔｏｒｒ パワー（電力）：０，０３〜１Ｗ／ｃ ｍ２で行なうのが好ましい。
ドーピングガスにはマイクロクリスタル系材料をｎ型に
するならばＰＨ３ガスを、ｐ型にするならばＢＪｉガス
を用いる。
するならばＰＨ３ガスを、ｐ型にするならばＢＪｉガス
を用いる。
使用ガスの５ｉｌ（＊のＨ２に対する割合（ＳｔＬ／
Ｈｔ）が１／２００以下ではμｃ−Ｓｉ：Ｈの成長速度
が非常に遅く、一方、１１５以上では抵抗率が大きくな
る。成長温度が５５０℃以上では多結晶化が進んでμｃ
−３ｔ：Ｈのバンド幅が小さくなり、一方、１００℃以
下では抵抗率が大きくなる。プラズマＣＶＤ装置内圧力
が０．０１Ｔｏｒｒ以下ではベース領域表面に欠陥を生
じさせ、一方、１↑ｏｒｒ以上では抵抗率が大きくなる
。そして、パワー（電力）が０．０３Ｗ／ｃｄ以下では
抵抗率が太き（なり、一方、Ｉ Ｗ／ｃｄ以上ではベー
ス領域表面に欠陥を生じさせる。これらの高抵抗化はμ
ｃ−Ｓｉ：Ｈの混晶のアモルファス化が進む（アモルフ
ァス量が多くなる）ことに起因している。
Ｈｔ）が１／２００以下ではμｃ−Ｓｉ：Ｈの成長速度
が非常に遅く、一方、１１５以上では抵抗率が大きくな
る。成長温度が５５０℃以上では多結晶化が進んでμｃ
−３ｔ：Ｈのバンド幅が小さくなり、一方、１００℃以
下では抵抗率が大きくなる。プラズマＣＶＤ装置内圧力
が０．０１Ｔｏｒｒ以下ではベース領域表面に欠陥を生
じさせ、一方、１↑ｏｒｒ以上では抵抗率が大きくなる
。そして、パワー（電力）が０．０３Ｗ／ｃｄ以下では
抵抗率が太き（なり、一方、Ｉ Ｗ／ｃｄ以上ではベー
ス領域表面に欠陥を生じさせる。これらの高抵抗化はμ
ｃ−Ｓｉ：Ｈの混晶のアモルファス化が進む（アモルフ
ァス量が多くなる）ことに起因している。
マイクロクリスタル系材料がμｃ−３ｔ ：Ｈ：Ｆで
あるときに、プラズマＣＶＤを下記条件二使用ガス：フ
ルオロシラン、Ｈｔおよびドーピングガス 使用ガス割合： １／４００ ＜フルオロシラン／Ｈｔ
＜１１５ 成長温度：１２０〜５００℃ 圧力： ０．０２〜Ｉ Ｔｏｒｒ パワー（電力） ： ０．０５〜０．８Ｗ／ｃｄで行
なうのが好ましい。
あるときに、プラズマＣＶＤを下記条件二使用ガス：フ
ルオロシラン、Ｈｔおよびドーピングガス 使用ガス割合： １／４００ ＜フルオロシラン／Ｈｔ
＜１１５ 成長温度：１２０〜５００℃ 圧力： ０．０２〜Ｉ Ｔｏｒｒ パワー（電力） ： ０．０５〜０．８Ｗ／ｃｄで行
なうのが好ましい。
フルオロシランガスにはＳｉＦ４ガスが好ましく、フッ
素を含有しており、水素ガスに対する割合（フルオロシ
ラン／Ｈりが１１５以上であるとフッ素がエツチング作
用をしてμｃ−３ｔ ：Ｈ：Ｆは成長しない、一方、
１／４００以下では成長速度が非常に遅い、成長温度が
１２０℃以下ではμｃ −Ｓｉ：）（：Ｆのアモルファ
ス化が進んでその抵抗率が太き（なり、一方、５５０℃
以上では多結晶化が進んでそのバンド幅が小さくなる。
素を含有しており、水素ガスに対する割合（フルオロシ
ラン／Ｈりが１１５以上であるとフッ素がエツチング作
用をしてμｃ−３ｔ ：Ｈ：Ｆは成長しない、一方、
１／４００以下では成長速度が非常に遅い、成長温度が
１２０℃以下ではμｃ −Ｓｉ：）（：Ｆのアモルファ
ス化が進んでその抵抗率が太き（なり、一方、５５０℃
以上では多結晶化が進んでそのバンド幅が小さくなる。
プラズマＣＶＤ装置内の圧力が０．０２Ｔｏｒｒ以下で
はベース領域表面に欠陥を生じさせ、一方、ｌ Ｔｏｒ
ｒ以上では抵抗率が大きくなる。パワー（電力）が０．
０５Ｗ／−以下では抵抗率が大きくなり、一方、０．８
Ｗ／−以上ではベース領域表面に欠陥を生じさせる。
はベース領域表面に欠陥を生じさせ、一方、ｌ Ｔｏｒ
ｒ以上では抵抗率が大きくなる。パワー（電力）が０．
０５Ｗ／−以下では抵抗率が大きくなり、一方、０．８
Ｗ／−以上ではベース領域表面に欠陥を生じさせる。
マイクロクリスタル系材料のプラズマＣＶＤでは上述し
たように成長温度が１００〜５５０℃でβ−Ｓｉ（での
１０００℃よりもかなり低く、既に形成したベース領域
を広げることはない。
たように成長温度が１００〜５５０℃でβ−Ｓｉ（での
１０００℃よりもかなり低く、既に形成したベース領域
を広げることはない。
エミッタのマイクロクリスタル系材料の上にエミッタ電
極を形成して配線するわけであるが、広（使用されてい
るｌおよびその合金（Ａｉ！−Ｓｉ。
極を形成して配線するわけであるが、広（使用されてい
るｌおよびその合金（Ａｉ！−Ｓｉ。
Ａｌ−Ｓｉ−Ｃｕなど）を電極とすると、Ａ１とマイク
ロクリスタル系材料との反応が低温（例えば、１５０℃
）でも進行する。この反応を防止するためにマイクロク
リスタル系材料エミッタとＡＮエミッタ電極との間にバ
リア層を厚さ２０ｎｍ以上で形成するのが望ましい。ま
た、エミッタ電極をＡｌ以外の金属、該金属の窒化物、
炭化物および珪化物（例えば、Ｃｒ、Ｎｉ、Ｔｉ、Ｍｏ
、Ｗ 、 Ｔａ、ＷＳｉ。
ロクリスタル系材料との反応が低温（例えば、１５０℃
）でも進行する。この反応を防止するためにマイクロク
リスタル系材料エミッタとＡＮエミッタ電極との間にバ
リア層を厚さ２０ｎｍ以上で形成するのが望ましい。ま
た、エミッタ電極をＡｌ以外の金属、該金属の窒化物、
炭化物および珪化物（例えば、Ｃｒ、Ｎｉ、Ｔｉ、Ｍｏ
、Ｗ 、 Ｔａ、ＷＳｉ。
ＭｏＳｉ、 ＴｉＮ、 ＴｉＣ，ＺｒＮ、 ＴａＳｉな
ど）で形成することができ、この場合にはバリア層は必
要ない。ＡＩ！エミッタ電極でのバリア層として上述し
たエミッタ電極材料が使用できる。
ど）で形成することができ、この場合にはバリア層は必
要ない。ＡＩ！エミッタ電極でのバリア層として上述し
たエミッタ電極材料が使用できる。
以下、添付図面を参照して本発明の実施態様例によって
本発明の詳細な説明する。
本発明の詳細な説明する。
第１図は本発明に係るＨＢＴの概略断面図であり、第３
図（ａ）〜第３図（ｇ）がこのＨＢＴの製造工程を説明
するＨＢＴの概略断面図である。
図（ａ）〜第３図（ｇ）がこのＨＢＴの製造工程を説明
するＨＢＴの概略断面図である。
本発明に係るＨＢＴ （ｎ ｐ ｎ型トランジスタとし
て）は、第１図に示すように、基本的にｎ−シリコン基
板１のコレクタと、ｐ゛ ドープ領域（ベース領域）２
のベースと、ｎ１マイクロクリスタル系材料層（例えば
、ｎ゛−μｃ−Ｓｉ：Ｈ層）３のエミッタとからなる。
て）は、第１図に示すように、基本的にｎ−シリコン基
板１のコレクタと、ｐ゛ ドープ領域（ベース領域）２
のベースと、ｎ１マイクロクリスタル系材料層（例えば
、ｎ゛−μｃ−Ｓｉ：Ｈ層）３のエミッタとからなる。
そして、ＨＢＴの電極としてコレクタ電極４、ベース電
極５、およびエミッタ電極６が設けられている。なお、
第１図においては、エミッタ電極６をＡｌ又は／１合金
で形成する場合にのみ必要となるバリア層７を図示しで
あるが、エミッタ電極６が／ｌ以外のもの（例えば、Ｃ
ｒ）であればバリア層は不要である。
極５、およびエミッタ電極６が設けられている。なお、
第１図においては、エミッタ電極６をＡｌ又は／１合金
で形成する場合にのみ必要となるバリア層７を図示しで
あるが、エミッタ電極６が／ｌ以外のもの（例えば、Ｃ
ｒ）であればバリア層は不要である。
ｎ” −ｐｃ−Ｓｉ ：Ｈのエミッタ３およびＡ１の
エミッタ電極６を用いたｎｐｎ型ＢＨＴを、例えば、次
のようにして製造する。
エミッタ電極６を用いたｎｐｎ型ＢＨＴを、例えば、次
のようにして製造する。
第３図（ａ）に示すように、ｎ−シリコン基板１上に絶
縁膜となるＳｉｎ、層１１ （厚さ： ３００ｎｍ）を
熱酸化法で形成する。ＳｉＯ□層１１全１１グラフィ法
で選択エツチングして窓１２を開けてシリコン基板１を
露出させる（第３図（ｂ））。アクセフタであるボロン
（Ｂ）をイオン注入法でもって窓１２内の露出シリコン
基板部分ヘドープして（５Ｘ １０ ”〜ｌ Ｘ Ｉ
Ｑ ”ｃｓ−”のドーズ量、３５ｋｅｖで）、ｎ゛ベー
ス領域２を形成する。イオン注入後のアニール（９００
℃）を行なう。イオン注入法でなく熱拡散法によっても
ｎ″領域２を形成することができる。
縁膜となるＳｉｎ、層１１ （厚さ： ３００ｎｍ）を
熱酸化法で形成する。ＳｉＯ□層１１全１１グラフィ法
で選択エツチングして窓１２を開けてシリコン基板１を
露出させる（第３図（ｂ））。アクセフタであるボロン
（Ｂ）をイオン注入法でもって窓１２内の露出シリコン
基板部分ヘドープして（５Ｘ １０ ”〜ｌ Ｘ Ｉ
Ｑ ”ｃｓ−”のドーズ量、３５ｋｅｖで）、ｎ゛ベー
ス領域２を形成する。イオン注入後のアニール（９００
℃）を行なう。イオン注入法でなく熱拡散法によっても
ｎ″領域２を形成することができる。
次に、第３図（ｃ）に示すように絶縁膜となる５ｉＯｔ
層１３（厚さ： ２００ｎａ＋）をＣＶＤ法で全面に形
成し、リングラフィ法で選択エツチングしてエミッタ用
窓１４を開けてベース領域２の一部を露出させる。
層１３（厚さ： ２００ｎａ＋）をＣＶＤ法で全面に形
成し、リングラフィ法で選択エツチングしてエミッタ用
窓１４を開けてベース領域２の一部を露出させる。
μｃ−Ｓｉ：Ｈの成長の前処理として、酸を含む溶液で
窓１２内に露出したシリコン基板表面を軽くエツチング
する。そして、プラズマＣＶＤ装置内において下記条件
でｎｏ−μｃ−Ｓｉ：Ｈ層３ （厚さ： ４００ｎｍ
）を露出シリコン表面および５ｈｏｔ層１３の全面上に
形成する（第３図（ｄ））。
窓１２内に露出したシリコン基板表面を軽くエツチング
する。そして、プラズマＣＶＤ装置内において下記条件
でｎｏ−μｃ−Ｓｉ：Ｈ層３ （厚さ： ４００ｎｍ
）を露出シリコン表面および５ｈｏｔ層１３の全面上に
形成する（第３図（ｄ））。
使用ガス： ＳｉＨ４，、Ｈ，およびＰＨ３使用ガス割
合：ＰＨ＋ ：ＳｉＨ４： Ｈｚ ＝ １ ：１００
：成長温度：２５０℃ 装置内圧力： ０． Ｉ Ｔｏｒｒ ＲＦパワー：０．５Ｗ／ａｄ 形成したμｃ−Ｓｉ：Ｈ層３はリンドープによってｎ゛
型となっており、その特性は、抵抗率（δ）が１０−１
Ω値で、伝導帯（δ）が０．０５ｅＶで、かつエネルギ
ーギャップ（禁制帯、Ｅｇ）が１．７ｅＶである。この
エネルギーギャップが単結晶シリコンのエネルギー帯Ｅ
ｇ＝１．１ｅＶよりも大きいので、ワイドギャップギャ
ップエミッタとなっている。このμｃ−Ｓｉ：Ｈ層３の
上にバリア層７ （厚さ：３０ｎｍ）をＣｒのスパッタ
リングによって形成する。
合：ＰＨ＋ ：ＳｉＨ４： Ｈｚ ＝ １ ：１００
：成長温度：２５０℃ 装置内圧力： ０． Ｉ Ｔｏｒｒ ＲＦパワー：０．５Ｗ／ａｄ 形成したμｃ−Ｓｉ：Ｈ層３はリンドープによってｎ゛
型となっており、その特性は、抵抗率（δ）が１０−１
Ω値で、伝導帯（δ）が０．０５ｅＶで、かつエネルギ
ーギャップ（禁制帯、Ｅｇ）が１．７ｅＶである。この
エネルギーギャップが単結晶シリコンのエネルギー帯Ｅ
ｇ＝１．１ｅＶよりも大きいので、ワイドギャップギャ
ップエミッタとなっている。このμｃ−Ｓｉ：Ｈ層３の
上にバリア層７ （厚さ：３０ｎｍ）をＣｒのスパッタ
リングによって形成する。
第３図（ｅ）に示すように、バリア層７およびμｃ−Ｓ
ｉ：Ｈ層３をリソグラフィ法で選択エツチングしてベー
ス領域２とへテロ接合のエミッタとする。さらに、Ｓｉ
ｎ１層１３をリソグラフィ法で選択エツチングして、第
３図（ｆ）に示すようにベース用窓１５を開けて、ベー
ス領域２の一部を露出させる。
ｉ：Ｈ層３をリソグラフィ法で選択エツチングしてベー
ス領域２とへテロ接合のエミッタとする。さらに、Ｓｉ
ｎ１層１３をリソグラフィ法で選択エツチングして、第
３図（ｆ）に示すようにベース用窓１５を開けて、ベー
ス領域２の一部を露出させる。
第３図（ｇ）に示すように、Ａ７！７ｉ６（厚さ２１μ
ｍ）を真空蒸着で全面に形成する。Ａ／の代わりにＡｌ
以外の金属、この金属の窒化物、炭化物あるいは珪化物
（例えば、Ｃｒ ＋ Ｎ ｔ ＋ Ｔ ｉ ＋ Ｍ ｏ
＋ Ｗ 。
ｍ）を真空蒸着で全面に形成する。Ａ／の代わりにＡｌ
以外の金属、この金属の窒化物、炭化物あるいは珪化物
（例えば、Ｃｒ ＋ Ｎ ｔ ＋ Ｔ ｉ ＋ Ｍ ｏ
＋ Ｗ 。
Ｔａ、ＷＳＬＭｏＳｉ、ＴｉＮ、ＴｉＣ，ＺｒＮ、Ｔａ
Ｓｉなど）を用いることができ、この場合にはバリア層
形成は必要がない。
Ｓｉなど）を用いることができ、この場合にはバリア層
形成は必要がない。
次に、第１図に示すように、Ａ１層１６をリソグラフィ
法で選択エツチングして、ベース領域２と接触したベー
ス電極５およびエミッタのバリア層７上のエミッタ電極
６とする。そして、シリコン基板１の背面にコレクタ電
極４を形成してＨＢＴが製造できる。
法で選択エツチングして、ベース領域２と接触したベー
ス電極５およびエミッタのバリア層７上のエミッタ電極
６とする。そして、シリコン基板１の背面にコレクタ電
極４を形成してＨＢＴが製造できる。
製造したＨＢＴのエネルギバンド図は第２図に示すよう
になり、エミッタのエネルギーギャップはベースよりも
大きく、エミッタからコレクタへ電流が流れるがベース
からのホールはエミッタへは流れない。ベースドーズ量
を５ Ｘ Ｉ Ｑ ”ｃｓ−”としたときには、ＨＢＴ
の電流増幅率（ｈ ＦＥ）が９００となり、普通のシリ
コンバイポーラトランジスタではｈｙｔが１００程度で
あり、これよりもかなり大きい。また、ペースドーズ量
をｌ ｘ ｌ Ｑ ＩｓΩ（至）としたときでも、ＨＢ
ＴのＩｃ Ｖｃｇ特性が第４図に示すようになり、ｈ
ｒｔ＝１２が得られ、一方、このような多いドーズ量で
は普通のシリコンバイポーラトランジスタは電流増幅が
ない。
になり、エミッタのエネルギーギャップはベースよりも
大きく、エミッタからコレクタへ電流が流れるがベース
からのホールはエミッタへは流れない。ベースドーズ量
を５ Ｘ Ｉ Ｑ ”ｃｓ−”としたときには、ＨＢＴ
の電流増幅率（ｈ ＦＥ）が９００となり、普通のシリ
コンバイポーラトランジスタではｈｙｔが１００程度で
あり、これよりもかなり大きい。また、ペースドーズ量
をｌ ｘ ｌ Ｑ ＩｓΩ（至）としたときでも、ＨＢ
ＴのＩｃ Ｖｃｇ特性が第４図に示すようになり、ｈ
ｒｔ＝１２が得られ、一方、このような多いドーズ量で
は普通のシリコンバイポーラトランジスタは電流増幅が
ない。
エミッタ電極については、μｃ−Ｓｉ：Ｈなどのマイク
ロクリスタル系材料の上にＡｌ ＣＡ１合金）を形成す
ると１５０℃程度でも反応が進行してＨＢＴの特性劣化
（ｈｒ！の低下）が起こることがあり、第１表のような
エミッタ電極およびバリア層でＨＢＴサンプルを作り、
２００℃、３０分のアニール後の特性劣化を調べた。な
お、ベース電極はＡＩで形成した。
ロクリスタル系材料の上にＡｌ ＣＡ１合金）を形成す
ると１５０℃程度でも反応が進行してＨＢＴの特性劣化
（ｈｒ！の低下）が起こることがあり、第１表のような
エミッタ電極およびバリア層でＨＢＴサンプルを作り、
２００℃、３０分のアニール後の特性劣化を調べた。な
お、ベース電極はＡＩで形成した。
以下余白
第１表
得られた結果を第５図に示す。第５図かられかるように
、バリア層の厚さが２０ｎｍ以上であればバリア層材質
によらずＡＩとμｃ−Ｓｉ：Ｈとの反応を抑制すること
ができる。
、バリア層の厚さが２０ｎｍ以上であればバリア層材質
によらずＡＩとμｃ−Ｓｉ：Ｈとの反応を抑制すること
ができる。
マイクロクリスタル系材料でワイドギャップエミッタと
したＨＢＴが得られ、そのエミッタは低抵抗でありシリ
コン基板のベース領域と良好なヘテロ接合を作るので、
高い電流増幅率が得られる。
したＨＢＴが得られ、そのエミッタは低抵抗でありシリ
コン基板のベース領域と良好なヘテロ接合を作るので、
高い電流増幅率が得られる。
また、ベース濃度を上げても従来並みの増幅率が得られ
るのでベース抵抗を低減して高速動作が可能である。
るのでベース抵抗を低減して高速動作が可能である。
第１図は本発明に係るヘテロ接合バイポーラトランジス
タ（ＨＢＴ）の概略断面図であり、第２図はＨＢＴのエ
ネルギーバンド図であり、第３図（ａ）〜第３図（ｇ）
は第１図のＨＢＴを製造する工程を説明するＨＢＴの概
略断面図であり、 第４図はＨＢＴのＩｃ Ｖｃｔ特性のグラフであり、 第５図はＨＢＴのエミッタ電極での材料およびバリア層
厚さとアニール後の電流増幅率との関係を説明するグラ
フである。 ■・・・シリコン基板、 ２・・・ベース領域、３
・・・マイクロクリスタル系材料のエミッタ、６・・・
エミッタ電極、 ７・・・バリア層、１１ 、１
３・・・ＳｉＯ□層。
タ（ＨＢＴ）の概略断面図であり、第２図はＨＢＴのエ
ネルギーバンド図であり、第３図（ａ）〜第３図（ｇ）
は第１図のＨＢＴを製造する工程を説明するＨＢＴの概
略断面図であり、 第４図はＨＢＴのＩｃ Ｖｃｔ特性のグラフであり、 第５図はＨＢＴのエミッタ電極での材料およびバリア層
厚さとアニール後の電流増幅率との関係を説明するグラ
フである。 ■・・・シリコン基板、 ２・・・ベース領域、３
・・・マイクロクリスタル系材料のエミッタ、６・・・
エミッタ電極、 ７・・・バリア層、１１ 、１
３・・・ＳｉＯ□層。
Claims (1)
- 【特許請求の範囲】 １、ヘテロ接合バイポーラトランジスタにおいて、コレ
クタとなるシリコン基板に不純物ドープのベース領域が
あり、該ベース領域表面上にマイクロクリスタル系材料
のエミッタがあり、そして、該エミッタの上にエミッタ
電極があることを特徴とするバイポーラトランジスタ。 ２、前記エミッタのマイクロクリスタル系材料がμｃ−
Ｓｉ：Ｈ、μｃ−ＳｉＣ：Ｈ、μｃ−ＳｉＮ：Ｈ、μｃ
−ＳｉＧｅ：Ｈ、μｃ−Ｓｉ：Ｈ：Ｆ、μｃ−ＳｉＣ：
Ｈ：Ｆ、μｃ−ＳｉＮ：Ｈ：Ｆまたはμｃ−ＳｉＧｅ：
Ｈ：Ｆであることを特徴とする特許請求の範囲第１項記
載のバイポーラトランジスタ。 ３、前記エミッタ電極がＡｌ配線および該Ａｌ配線と前
記マイクロクリスタル系材料のエミッタとの間のバリア
層で構成されていることを特徴とする特許請求の範囲第
１項記載のバイポーラトランジスタ。 ４、前記エミッタ電極がＡｌ以外の金属、該金属の窒化
物、炭化物あるいは珪化物であることを特徴とする特許
請求の範囲第１項記載のバイポーラトランジスタ。 ５、ヘテロ接合バイポーラトランジスタの製造方法にお
いて、シリコン基板に不純物をドープしてベース領域を
形成した後に、前記ベース領域上にプラズマＣＶＤ法に
よってマイクロクリスタル系材料のエミッタを形成する
ことを特徴とするバイポーラトランジスタの製造方法。 ６、前記マイクロクリスタル系材料がμｃ−Ｓｉ：Ｈで
あるときに、プラズマＣＶＤを下記条件： 使用ガス：ＳｉＨ＿４、Ｈ＿２およびドーピングガス使
用ガス割合：１／２００＜ＳｉＨ＿４／Ｈ＿２＜１／５
成長温度：１００〜５５０℃ 圧力：０．０１〜１Ｔｏｒｒ パワー（電力）：０．０３〜１Ｗ／ｃｍ＾２で行なうこ
とを特徴とする特許請求の範囲第５項記載の製造方法。 ７、前記マイクロクリスタル系材料がμｃ−Ｓｉ：Ｈ：
Ｆであるときに、プラズマＣＶＤを下記条件： 使用ガス：フルオロシラン、Ｈ＿２およびドーピングガ
ス 使用ガス割合：１／４００＜フルオロシラン／Ｈ＿２＜
１／５ 成長温度：１２０〜５００℃ 圧力：０．０２〜１Ｔｏｒｒ パワー（電力）：０．０５〜０．８Ｗ／ｃｍ＾２で行な
うことを特徴とする特許請求の範囲第５項記載の製造方
法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120298A JPS63285972A (ja) | 1987-05-19 | 1987-05-19 | バイポ−ラトランジスタおよびその製造方法 |
| EP88304531A EP0292278A1 (en) | 1987-05-19 | 1988-05-19 | Bipolar transistor and method for producing same |
| KR1019880005891A KR910005391B1 (ko) | 1987-05-19 | 1988-05-19 | 바이폴라 트랜지스터 및 그의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62120298A JPS63285972A (ja) | 1987-05-19 | 1987-05-19 | バイポ−ラトランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63285972A true JPS63285972A (ja) | 1988-11-22 |
Family
ID=14782772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62120298A Pending JPS63285972A (ja) | 1987-05-19 | 1987-05-19 | バイポ−ラトランジスタおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0292278A1 (ja) |
| JP (1) | JPS63285972A (ja) |
| KR (1) | KR910005391B1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8900319A (nl) * | 1989-02-09 | 1990-09-03 | Imec Inter Uni Micro Electr | Bipolaire transistor en werkwijze voor het vervaardigen daarvan. |
| US6927476B2 (en) | 2001-09-25 | 2005-08-09 | Internal Business Machines Corporation | Bipolar device having shallow junction raised extrinsic base and method for making the same |
| EP3670692B1 (en) | 2018-12-21 | 2022-08-10 | Outokumpu Oyj | Ferritic stainless steel |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108780A (en) * | 1979-02-14 | 1980-08-21 | Sharp Corp | Thin film solar cell |
| JPS5752176A (en) * | 1980-09-16 | 1982-03-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JPS57103370A (en) * | 1980-12-19 | 1982-06-26 | Agency Of Ind Science & Technol | Amorphous semiconductor solar cell |
| JPS61180480A (ja) * | 1984-10-02 | 1986-08-13 | イメツク（インタ−・ユニヴア−スイタリア・マイクロ−エレクトロニカ・セントラム）ヴイ・ズイ−・ダブリユ | バイポ−ラ・ヘテロ接合トランジスタ−及びその製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254429A (en) * | 1978-07-08 | 1981-03-03 | Shunpei Yamazaki | Hetero junction semiconductor device |
| US4490208A (en) * | 1981-07-08 | 1984-12-25 | Agency Of Industrial Science And Technology | Method of producing thin films of silicon |
| JPS60206073A (ja) * | 1984-03-30 | 1985-10-17 | Hitachi Ltd | 薄膜トランジスタ |
| NL8501769A (nl) * | 1984-10-02 | 1986-05-01 | Imec Interuniversitair Micro E | Bipolaire heterojunctie-transistor en werkwijze voor de vervaardiging daarvan. |
-
1987
- 1987-05-19 JP JP62120298A patent/JPS63285972A/ja active Pending
-
1988
- 1988-05-19 EP EP88304531A patent/EP0292278A1/en not_active Ceased
- 1988-05-19 KR KR1019880005891A patent/KR910005391B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55108780A (en) * | 1979-02-14 | 1980-08-21 | Sharp Corp | Thin film solar cell |
| JPS5752176A (en) * | 1980-09-16 | 1982-03-27 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| JPS57103370A (en) * | 1980-12-19 | 1982-06-26 | Agency Of Ind Science & Technol | Amorphous semiconductor solar cell |
| JPS61180480A (ja) * | 1984-10-02 | 1986-08-13 | イメツク（インタ−・ユニヴア−スイタリア・マイクロ−エレクトロニカ・セントラム）ヴイ・ズイ−・ダブリユ | バイポ−ラ・ヘテロ接合トランジスタ−及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR880014680A (ko) | 1988-12-24 |
| EP0292278A1 (en) | 1988-11-23 |
| KR910005391B1 (ko) | 1991-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4917051B2 (ja) | シリコン・ゲルマニウム・バイポーラ・トランジスタの製造方法 | |
| US5266504A (en) | Low temperature emitter process for high performance bipolar devices | |
| US6723610B2 (en) | Vertical bipolar transistor including an extrinsic base with reduced roughness, and fabrication process | |
| JP3603747B2 (ja) | ＳｉＧｅ膜の形成方法とヘテロ接合トランジスタの製造方法、及びヘテロ接合バイポーラトランジスタ | |
| US6265275B1 (en) | Method of selectively doping the intrinsic collector of a vertical bipolar transistor with epitaxial base | |
| JP2611640B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH0562991A (ja) | 半導体装置及びその製造方法 | |
| JP3150376B2 (ja) | ヘテロ接合バイポーラトランジスタの製法 | |
| US7612430B2 (en) | Silicon bipolar transistor, circuit arrangement and method for producing a silicon bipolar transistor | |
| EP0399241A1 (en) | Method of manufacturing a semiconductor device with a heterobipolar transistor | |
| JPS63285972A (ja) | バイポ−ラトランジスタおよびその製造方法 | |
| Ohue et al. | A 7.7-ps CML using selective-epitaxial SiGe HBTs | |
| JPH03289140A (ja) | 半導体装置の製造方法 | |
| JP3300645B2 (ja) | 半導体装置及びその製造方法 | |
| KR100518561B1 (ko) | 단결정 실리콘층에의 저메인 가스 전처리를 포함하는바이폴라 소자 제조 방법 및 이에 의한 바이폴라 소자 | |
| JPH0249432A (ja) | ヘテロバイポーラトランジスタ | |
| JPH04286335A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0344937A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH04250630A (ja) | パワートランジスタおよびその製造方法 | |
| JPH031541A (ja) | 半導体装置及びその製造方法 | |
| JPH01173640A (ja) | 半導体装置の製造方法 | |
| JPS63274175A (ja) | ヘテロ接合素子及びその製造方法 | |
| JPH0354830A (ja) | 半導体装置及びその製造方法 | |
| JPH03263870A (ja) | バイポーラトランジスタ | |
| JPH02152239A (ja) | 半導体装置の製造方法 |