JPS60206073A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS60206073A JPS60206073A JP59060669A JP6066984A JPS60206073A JP S60206073 A JPS60206073 A JP S60206073A JP 59060669 A JP59060669 A JP 59060669A JP 6066984 A JP6066984 A JP 6066984A JP S60206073 A JPS60206073 A JP S60206073A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- base
- transistor
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 10
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 21
- 238000010406 interfacial reaction Methods 0.000 claims description 11
- 239000010408 film Substances 0.000 claims description 7
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 239000004020 conductor Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 229910052735 hafnium Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052703 rhodium Inorganic materials 0.000 claims description 2
- 229910052726 zirconium Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims 1
- 229910052721 tungsten Inorganic materials 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 25
- 239000000758 substrate Substances 0.000 abstract description 8
- 239000011521 glass Substances 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract 1
- 229910052698 phosphorus Inorganic materials 0.000 abstract 1
- 239000011574 phosphorus Substances 0.000 abstract 1
- 239000011651 chromium Substances 0.000 description 26
- 239000007789 gas Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- XMPZTFVPEKAKFH-UHFFFAOYSA-P ceric ammonium nitrate Chemical compound [NH4+].[NH4+].[Ce+4].[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O.[O-][N+]([O-])=O XMPZTFVPEKAKFH-UHFFFAOYSA-P 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 102220043690 rs1049562 Human genes 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1604—Amorphous materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/7317—Bipolar thin film transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/7606—Transistor-like structures, e.g. hot electron transistor [HET]; metal base transistor [MBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ガラス基板上に形成可能な薄膜トランジスタ
（Ｔ Ｐ Ｔ）に係り、特に液晶ディスプレイパネル用
等に好適なスイッチングトランジスタに関するものであ
る。
（Ｔ Ｐ Ｔ）に係り、特に液晶ディスプレイパネル用
等に好適なスイッチングトランジスタに関するものであ
る。
薄膜形電界効果トランジスタ（ＴＰＴ）が特公昭４０−
１６４５９号等で知られている。
１６４５９号等で知られている。
第１図はアモルファスシリコンを用いた薄膜トランジス
タ（ＦＥＴ形）の−例の断面図を示したものである。本
ＴＰＴの製造方法を簡単に説明すると、ガラス基板１上
にゲート電極２を形成し、その上に絶縁膜３およびアモ
ルファスシリコンの１層４およびｎ層５を形成する。し
かる後にＣｒ６、ＡＱ７等の電極用金属を堆積し、これ
を加工してソース８およびドレイン９の各電極を形成す
る。形成したパターンをマスクとしてａ−８ｉのｎ層を
ドライエッチによりエツチングする。このようにして作
製したＴＰＴは、エンハンスメント形 ＦＥＴで、ドレイン電流のＯＮ、ＯＦＦ比が６桁に達す
るものである。ＯＦＦ電流も５ｐＡ（ゲート幅３００μ
、ゲート長１０μ）と低く、液晶ドライブ用には極めて
適したものである。しかしながら、アモルファスシリコ
ンの移動度が低いために、本ＴＰＴのスイッチング時間
は１０μｓ程度と遅く、これを液晶ディスプレイのマト
リクスドライブ用スイッチ素子として使う場合、点順次
動作は困難である。したがって、線順次によりマトリク
スの駆動を行っている。
タ（ＦＥＴ形）の−例の断面図を示したものである。本
ＴＰＴの製造方法を簡単に説明すると、ガラス基板１上
にゲート電極２を形成し、その上に絶縁膜３およびアモ
ルファスシリコンの１層４およびｎ層５を形成する。し
かる後にＣｒ６、ＡＱ７等の電極用金属を堆積し、これ
を加工してソース８およびドレイン９の各電極を形成す
る。形成したパターンをマスクとしてａ−８ｉのｎ層を
ドライエッチによりエツチングする。このようにして作
製したＴＰＴは、エンハンスメント形 ＦＥＴで、ドレイン電流のＯＮ、ＯＦＦ比が６桁に達す
るものである。ＯＦＦ電流も５ｐＡ（ゲート幅３００μ
、ゲート長１０μ）と低く、液晶ドライブ用には極めて
適したものである。しかしながら、アモルファスシリコ
ンの移動度が低いために、本ＴＰＴのスイッチング時間
は１０μｓ程度と遅く、これを液晶ディスプレイのマト
リクスドライブ用スイッチ素子として使う場合、点順次
動作は困難である。したがって、線順次によりマトリク
スの駆動を行っている。
また本ＴＰＴは界面特性が微妙な影響を及ぼし、動作中
経時変化を生ずることが判明している。すなわち、ドレ
イン電流を流していくと、しきい電圧ｖＴのシフトが観
測され、オフ電流が増大する。
経時変化を生ずることが判明している。すなわち、ドレ
イン電流を流していくと、しきい電圧ｖＴのシフトが観
測され、オフ電流が増大する。
本発明の目的は、アモルファスシリコンを用いた、高速
でかつ安定性の高いＴＰＴを提供することにある。
でかつ安定性の高いＴＰＴを提供することにある。
薄膜トランジスタとして各種のものが可能であるが、本
発明はアモルファスシリコンのバイポーラトランジスタ
を実現することにより、前記目的を達成するものである
。バイポーラトランジスタを実現するためには、ベース
電極の取り出し方がキーポイントであるが、これをアモ
ルファスシリコンと金属との界面反応層を用いて実現す
る。この反応層は、薄い膜でありながら高い導電性を有
し、前記目的の達成のために極めて適したものである。
発明はアモルファスシリコンのバイポーラトランジスタ
を実現することにより、前記目的を達成するものである
。バイポーラトランジスタを実現するためには、ベース
電極の取り出し方がキーポイントであるが、これをアモ
ルファスシリコンと金属との界面反応層を用いて実現す
る。この反応層は、薄い膜でありながら高い導電性を有
し、前記目的の達成のために極めて適したものである。
以下本発明の実施例を図面により説明する。
実施例１：
第２図は本発明の一実施例を示したものである。
本ＴＰＴの構造は、いわゆるパーミアブルトランジスタ
（ＰＢＴ）類似のものであり、金属とａ −Ｓｉの界面
反応層（界面層又は反応層と略）をベースとして用いる
ものである。まず製作方法について述べる。ガラス基板
１上にＴａ下部電極１４をたとえばＡｒガスを雰囲気と
するスパッタ蒸着により膜厚０，３ μｍに形成する。
（ＰＢＴ）類似のものであり、金属とａ −Ｓｉの界面
反応層（界面層又は反応層と略）をベースとして用いる
ものである。まず製作方法について述べる。ガラス基板
１上にＴａ下部電極１４をたとえばＡｒガスを雰囲気と
するスパッタ蒸着により膜厚０，３ μｍに形成する。
この上にプラズマＣＶＤ （Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で、基板温度２３０℃
でＰＨ３ガスとＳ ｉ Ｈ４ガスとを混合（混合比Ｐ
Ｈ３／ Ｓ ｉ Ｈ４１０、５Ｖ％）したガスを用いて
、Ｐを含んだ水素化アモルファスシリコン（ａ−８ｉ
： Ｈ（ｎ））層５を、ライで、ＳｉＨ４ガスのみでａ
−８ｉ ： Ｈ（ｉ）層４を順次形成する。ｉ層形成後
この上全面にＣｒを０．１μｍ蒸着する。これにより、
ａ−８ｉとＣｒとの界面反応により、薄い反応層１５が
形成される。蒸着時の基板温度は１００−３００℃の範
囲内（１００℃以下では反応速度が遅くなり、３００℃
以上ではａ −Ｓ ｉから水素が抜め始める）がよい。
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法で、基板温度２３０℃
でＰＨ３ガスとＳ ｉ Ｈ４ガスとを混合（混合比Ｐ
Ｈ３／ Ｓ ｉ Ｈ４１０、５Ｖ％）したガスを用いて
、Ｐを含んだ水素化アモルファスシリコン（ａ−８ｉ
： Ｈ（ｎ））層５を、ライで、ＳｉＨ４ガスのみでａ
−８ｉ ： Ｈ（ｉ）層４を順次形成する。ｉ層形成後
この上全面にＣｒを０．１μｍ蒸着する。これにより、
ａ−８ｉとＣｒとの界面反応により、薄い反応層１５が
形成される。蒸着時の基板温度は１００−３００℃の範
囲内（１００℃以下では反応速度が遅くなり、３００℃
以上ではａ −Ｓ ｉから水素が抜め始める）がよい。
この場合の所要加熱時間は、約３０−６０分であるが、
室温で蒸着した後同様な条件下で熱処理しても同じよう
にａ−８ｉとＣｒとの界面反応が起り薄い反応層が形成
される。反応層の厚さは１０ｎｍ以下である。熱処理後
Ｃｒを除去する。エツチング液は硝酸第２セリウムアン
モン、２５０ｇ／ｌｆｉの水溶液を用いた。Ｃｒを除去
後、Ｃｒ反応層をくし形状に残してエツチングする。エ
ツチング液にはＨＦ：ＨＮＯ３：Ｈ２０＝１ ： １
： ３０を使用した。反応層の形状は第３図に示すよう
にし、ピッチは２μｍで、反応層は１．５μｍ幅でスト
ライプ状に残しである。反応層のエツチングはプラズマ
アッシャ−等の手段を用いることも有効である。
室温で蒸着した後同様な条件下で熱処理しても同じよう
にａ−８ｉとＣｒとの界面反応が起り薄い反応層が形成
される。反応層の厚さは１０ｎｍ以下である。熱処理後
Ｃｒを除去する。エツチング液は硝酸第２セリウムアン
モン、２５０ｇ／ｌｆｉの水溶液を用いた。Ｃｒを除去
後、Ｃｒ反応層をくし形状に残してエツチングする。エ
ツチング液にはＨＦ：ＨＮＯ３：Ｈ２０＝１ ： １
： ３０を使用した。反応層の形状は第３図に示すよう
にし、ピッチは２μｍで、反応層は１．５μｍ幅でスト
ライプ状に残しである。反応層のエツチングはプラズマ
アッシャ−等の手段を用いることも有効である。
つぎにａ−８ｉの１層４および０層５を堆積し、電極用
金属（Ｃｒ）６を蒸着する。これによりトランジスタが
完成する。
金属（Ｃｒ）６を蒸着する。これによりトランジスタが
完成する。
トランジスタの動作はつぎのように行う。第４図に示す
ようにエミッタ電極１０をアースに、コレクタ電極１２
を正バイアスに、ベース電極１１に制御電圧Ｖｃを印加
して負あるいは正にバイアスする。クロム反応１ａ１５
とａ −Ｓ ｉの１層４はショットキ障壁を形成してお
り、したがってエミッタとベース間はショットキダイオ
ードとして動作する。このダイオードに逆バイアスを加
えることにより、このショットキ障壁に逆バイアスが印
加されストライプ状のベース電極の近傍に空乏層が広が
る。空乏層の幅はほぼＣｒ反応層のギャップと同程度に
広がるので、このベースに印加する電圧を変えることに
より電子の流れるパスを制御することができ、ひいては
コレクタ電流の制御が可能である。以上の説明から容易
に類推されるごとく、本素子の構造はベースを三極管の
グリッドと見たてれば、固体二極管と呼びうるものであ
り動作機構も同様である。
ようにエミッタ電極１０をアースに、コレクタ電極１２
を正バイアスに、ベース電極１１に制御電圧Ｖｃを印加
して負あるいは正にバイアスする。クロム反応１ａ１５
とａ −Ｓ ｉの１層４はショットキ障壁を形成してお
り、したがってエミッタとベース間はショットキダイオ
ードとして動作する。このダイオードに逆バイアスを加
えることにより、このショットキ障壁に逆バイアスが印
加されストライプ状のベース電極の近傍に空乏層が広が
る。空乏層の幅はほぼＣｒ反応層のギャップと同程度に
広がるので、このベースに印加する電圧を変えることに
より電子の流れるパスを制御することができ、ひいては
コレクタ電流の制御が可能である。以上の説明から容易
に類推されるごとく、本素子の構造はベースを三極管の
グリッドと見たてれば、固体二極管と呼びうるものであ
り動作機構も同様である。
本構造を実現するためにＣｒ反応層を利用することは非
常に適切なものである。すなわちこの反応層が１０ｎｍ
以下と極めて薄く、ａ−８ｉ中に埋め込むに際してほと
んど障害がない点が第１のメリットである。さらにこの
ような薄い膜でありながら１０４Ω／口程度の低い値を
有しており十分制御電極としての働きが可能である。
常に適切なものである。すなわちこの反応層が１０ｎｍ
以下と極めて薄く、ａ−８ｉ中に埋め込むに際してほと
んど障害がない点が第１のメリットである。さらにこの
ような薄い膜でありながら１０４Ω／口程度の低い値を
有しており十分制御電極としての働きが可能である。
なお以上の図においては、Ｃｒ反応層のみを利用する構
造について述べたが、Ｃｒが残っている場合でもトラン
ジスタ動作は十分可能である。この場合、薄いＣｒ層（
１００ｎｍ以下）を蒸着した後、熱処理を行ってストラ
イプ状に加工し、とくに残存Ｃｒ層を除去することなく
、１−ランジスタを作製する。Ｃｒとａ −Ｓ ｉも同
様にショットキ障壁を形成するので１−ランジスタ動作
には変りはない。しかしながらＣｒの加工および反応層
の加工に際し電極の断面が逆台形あるいはひさし状にな
ることがあり、つどのａ−８ｉの堆積工程においてボイ
ドを生ずる。この場合には、有効な制御電極の働きが失
なわれるため、トランジスタ動作が不完全となることが
ある。したがってベースとａ−８ｉの接着性を十分よく
するよう配慮しなければならない。
造について述べたが、Ｃｒが残っている場合でもトラン
ジスタ動作は十分可能である。この場合、薄いＣｒ層（
１００ｎｍ以下）を蒸着した後、熱処理を行ってストラ
イプ状に加工し、とくに残存Ｃｒ層を除去することなく
、１−ランジスタを作製する。Ｃｒとａ −Ｓ ｉも同
様にショットキ障壁を形成するので１−ランジスタ動作
には変りはない。しかしながらＣｒの加工および反応層
の加工に際し電極の断面が逆台形あるいはひさし状にな
ることがあり、つどのａ−８ｉの堆積工程においてボイ
ドを生ずる。この場合には、有効な制御電極の働きが失
なわれるため、トランジスタ動作が不完全となることが
ある。したがってベースとａ−８ｉの接着性を十分よく
するよう配慮しなければならない。
なお、本構造のエミッタとコレクタを逆にしても同様の
動作が可能である。
動作が可能である。
また本実施例においては、反応層形成後Ｃｒを除去した
が、その除去領域については特に言及しなかった。Ｃｒ
を除去する領域としてはトランジスタ動作領域が重要で
あり、その他の領域についてはＣｒを残しておく方が、
直列抵抗を低減できるので好都合であることは無給であ
る。
が、その除去領域については特に言及しなかった。Ｃｒ
を除去する領域としてはトランジスタ動作領域が重要で
あり、その他の領域についてはＣｒを残しておく方が、
直列抵抗を低減できるので好都合であることは無給であ
る。
実施例２：
第５図は本発明の別の実施例を示したものである。前記
実施例と同様ガラス基板１上にコレクタ電極Ｔａ１４を
堆積し、ついでａ−８ｉｔ−ｎ層５゜ｉ層ＡｔＰ層１７
の順にプラズマＣＶＤ法により形成する。ｐ層の形成は
ＢｚＨｓガスとＳｉＨ４ガスとを混合（混合比Ｂ ２
Ｈｅ ／ Ｓ ｉ Ｈａ 〉０．５Ｖ％）したガスを用
いて行う。各層の厚さはｎ層３Ｑｎｍ、ｉ層は５００ｎ
＋ｎ、ｐ層は２０ｎｍである。
実施例と同様ガラス基板１上にコレクタ電極Ｔａ１４を
堆積し、ついでａ−８ｉｔ−ｎ層５゜ｉ層ＡｔＰ層１７
の順にプラズマＣＶＤ法により形成する。ｐ層の形成は
ＢｚＨｓガスとＳｉＨ４ガスとを混合（混合比Ｂ ２
Ｈｅ ／ Ｓ ｉ Ｈａ 〉０．５Ｖ％）したガスを用
いて行う。各層の厚さはｎ層３Ｑｎｍ、ｉ層は５００ｎ
＋ｎ、ｐ層は２０ｎｍである。
つぎにＮｉを蒸着して熱処理（２２０℃、３０分）をし
てＮｉとａ−Ｓ ｉの反応層１６を形成し１図示したよ
うにストライプ状に加工する。Ｎｉ層を除去した後に残
る反応層はベース電極として働く。
てＮｉとａ−Ｓ ｉの反応層１６を形成し１図示したよ
うにストライプ状に加工する。Ｎｉ層を除去した後に残
る反応層はベース電極として働く。
Ｎｉのエツチングには塩化第２鉄３００ｇ／Ｑ水溶液を
使用した。同じ＜ＣＶＤ法により今度は２層１７，１層
４．ｎ層５を順次形成し、最後にエミッタ電極としてＣ
ｒ層６を蒸着する。ａ −Ｓ ｉ層の厚さはｐ層１０ｎ
ｎ＋、ｉ層５００ｎｍ、 ｎ層２０ｒ＋ｍである。
使用した。同じ＜ＣＶＤ法により今度は２層１７，１層
４．ｎ層５を順次形成し、最後にエミッタ電極としてＣ
ｒ層６を蒸着する。ａ −Ｓ ｉ層の厚さはｐ層１０ｎ
ｎ＋、ｉ層５００ｎｍ、 ｎ層２０ｒ＋ｍである。
本トランジスタの動作は通常のバイポーラトランジスタ
と同様にエミッタ、ベース間に順方向バイアスを印加し
、ベース、コレクタ間に逆方向バイアスを印加する。な
お、エミッタ電極は電極６でなく電極１４を選んでもよ
い。ベースにかける順方向バイアスによりコレクタ電流
を制御することができ、高速応答性を有するａ−８ｉト
ランジスタを得ることができた。
と同様にエミッタ、ベース間に順方向バイアスを印加し
、ベース、コレクタ間に逆方向バイアスを印加する。な
お、エミッタ電極は電極６でなく電極１４を選んでもよ
い。ベースにかける順方向バイアスによりコレクタ電流
を制御することができ、高速応答性を有するａ−８ｉト
ランジスタを得ることができた。
なお本実施例においてはａ−８ｉのＰ層として２１およ
び２２を用いる場合について述べたが、いずれかのＰ層
がない場合でも同様の結果を得る。
び２２を用いる場合について述べたが、いずれかのＰ層
がない場合でも同様の結果を得る。
実施例３：
第６図は本発明のもう一つの実施例を示したものである
。第５図に示した構造と作製方法は同様であるので省略
する。異なる点はベース電極の形状でストライプ状加工
を行なわない点である。くし形電極の場合には、電極間
の半導体領域を電流が通過しこのバスを制御することに
よりトランジスタ動作をさせたわけであるが、本実施例
においては動作的に全く異なり、ａ −Ｓ ｉと金属ク
ロムの反応層をベタに形成しキャリアはこの反応層を横
切って走行する。いわゆるメタルベーストランジスタと
同じ動作原理に基づくものである。通常のメタルベース
トランジスタは、薄い金属層を再現性よく、かつ均一に
堆積することが困難であるため実現が見送られて来た。
。第５図に示した構造と作製方法は同様であるので省略
する。異なる点はベース電極の形状でストライプ状加工
を行なわない点である。くし形電極の場合には、電極間
の半導体領域を電流が通過しこのバスを制御することに
よりトランジスタ動作をさせたわけであるが、本実施例
においては動作的に全く異なり、ａ −Ｓ ｉと金属ク
ロムの反応層をベタに形成しキャリアはこの反応層を横
切って走行する。いわゆるメタルベーストランジスタと
同じ動作原理に基づくものである。通常のメタルベース
トランジスタは、薄い金属層を再現性よく、かつ均一に
堆積することが困難であるため実現が見送られて来た。
本発明において述べているａ−８ｔ、金属界面層は、Ｌ
Ｏｎｍ以下と極めて薄いばかりでなく、電気抵抗も低く
また化学的にも安定であるなどメタルベーストランジス
タのベース材料として極めて適したものである。
Ｏｎｍ以下と極めて薄いばかりでなく、電気抵抗も低く
また化学的にも安定であるなどメタルベーストランジス
タのベース材料として極めて適したものである。
動作はやはりエミッタ１０（あるいは１２）とベース１
５との間に順方向バイアスを加え、ベースとコレクタ１
２（あるいは１０）との間には逆バイアスを加えること
によりトランジスタ動作を得る。ベースの厚さが薄けれ
ば薄いほど輸送効率が高く、かつベース走行時間が短い
ため高速性能に優れたものとなる。界面層の厚さは３ｎ
ｍ以下にすることも可能であり良好な特性を得ることが
できる。
５との間に順方向バイアスを加え、ベースとコレクタ１
２（あるいは１０）との間には逆バイアスを加えること
によりトランジスタ動作を得る。ベースの厚さが薄けれ
ば薄いほど輸送効率が高く、かつベース走行時間が短い
ため高速性能に優れたものとなる。界面層の厚さは３ｎ
ｍ以下にすることも可能であり良好な特性を得ることが
できる。
本実施例では界面層の両側にｐｉｎダイオードがある構
成について説明したが、本発明の主旨は必ずしもこれに
限るわけではない。エミッタ電極側からｎ１ｐ−界面反
応層−ｉｎとする構造においても同様の効果が得られる
。この場合ショットキ障壁を利用していることになる。
成について説明したが、本発明の主旨は必ずしもこれに
限るわけではない。エミッタ電極側からｎ１ｐ−界面反
応層−ｉｎとする構造においても同様の効果が得られる
。この場合ショットキ障壁を利用していることになる。
更にエミッタ側からｎｉ、界面反応層、ｉｎ層という構
造においてもしかりである。
造においてもしかりである。
本発明の特徴の一つは、ａ−８ｉが金属の上あるいは金
属界面反応層の上にも容易に堆積しうる点にある。ａ−
、Ｓｉのもう一つの特徴は禁制帯エネルギーの大きさが
変えられる点であり、これを利用すればワイドギャップ
エミッタトランジスタをつくることができる。すなわち
エミッタ側のａ−８ｉを全部あるいは一部分ａ−８ｉＣ
に置き換えることにより、注入効率を更に高めたヘテロ
トランジスタをつくることができる。又、エミッタ。
属界面反応層の上にも容易に堆積しうる点にある。ａ−
、Ｓｉのもう一つの特徴は禁制帯エネルギーの大きさが
変えられる点であり、これを利用すればワイドギャップ
エミッタトランジスタをつくることができる。すなわち
エミッタ側のａ−８ｉを全部あるいは一部分ａ−８ｉＣ
に置き換えることにより、注入効率を更に高めたヘテロ
トランジスタをつくることができる。又、エミッタ。
コレクタ側のａ−８ｔをＣやＧｅその他を含む層でつく
ることにより特性の改善をはかることができる。
ることにより特性の改善をはかることができる。
以上の実施例においては、金属とａ−８ｔの界面反応層
を作る金属としてＣｒおよびＮｉを用いた例を記述した
が、金属の種類はこれに限るものではな（Ｃｒ、Ｎｉ以
外にもＭｏ、Ｗ、Ｔｉ、Ｖ。
を作る金属としてＣｒおよびＮｉを用いた例を記述した
が、金属の種類はこれに限るものではな（Ｃｒ、Ｎｉ以
外にもＭｏ、Ｗ、Ｔｉ、Ｖ。
Ｚｒ、Ｎｂ、Ｔａ、Ｐｔ、Ｈｆ、Ｐｄ、Ｒｈ。
Ｇｏの群から選ばれた少なくとも一考を含有する金属膜
との界面反応によって両者の界面に形成される導電体層
を用いることによっても同じ効果を生じうるものである
。
との界面反応によって両者の界面に形成される導電体層
を用いることによっても同じ効果を生じうるものである
。
第１図は従来のａ−８ｔ ＴＦＴの断面図、第２図は本
発明の一実施例を示す断面図、第３図は第２図のトラン
ジスタのくし形電極に直角方向から見た断面図、第４図
はそのバイアス電圧結線図、第５図および第６図は本発
明の別の二つの実施例の断面図である。 ■・・・ガラス基板、２・・・ゲート電極、３・・・絶
縁膜（Ｓｉ○２ｏｒ Ｓ ｉＮ） 、 ４−ｉ形ａ−８
ｉ、５・・・ｎｉａ−８ｉ、６−Ｃｒ 、 ７−Ａ ｎ
、８・・・ソース電極、９・・・ドレイン電極、１０・
・・エミッタ電極、１１・・・ベース電極、１２・・・
コレクタ電極、１４・・・Ｔａ電極、１５−ａ−８ｉと
金属（Ｃｒ）の界面反応層、１６・・・ａ−８ｉと金属
（Ｎｉ）の界面及第 １ 図 第 ２ 図 第５ 図 を 第 Ｚ 閃
発明の一実施例を示す断面図、第３図は第２図のトラン
ジスタのくし形電極に直角方向から見た断面図、第４図
はそのバイアス電圧結線図、第５図および第６図は本発
明の別の二つの実施例の断面図である。 ■・・・ガラス基板、２・・・ゲート電極、３・・・絶
縁膜（Ｓｉ○２ｏｒ Ｓ ｉＮ） 、 ４−ｉ形ａ−８
ｉ、５・・・ｎｉａ−８ｉ、６−Ｃｒ 、 ７−Ａ ｎ
、８・・・ソース電極、９・・・ドレイン電極、１０・
・・エミッタ電極、１１・・・ベース電極、１２・・・
コレクタ電極、１４・・・Ｔａ電極、１５−ａ−８ｉと
金属（Ｃｒ）の界面反応層、１６・・・ａ−８ｉと金属
（Ｎｉ）の界面及第 １ 図 第 ２ 図 第５ 図 を 第 Ｚ 閃
Claims (1)
- 【特許請求の範囲】 １、エミッタ、制御電極、コレクタからなるアモルファ
スシリコン薄膜トランジスタにおいて、アモルファスシ
リコンと金属との界面反応によって形成された導電性層
を制御電極（ベースまたはグリッド）として用いること
を特徴とする薄膜トランジスタ。 ２、前記金属膜がＣｒ、Ｍｏ、Ｗ、Ｔａ、Ｔｉ。 Ｎｉ、Ｐｔｓ Ｖｓ Ｚｒ、Ｎｈ、Ｈｆ、Ｐｄ。 Ｒｈ、Ｃｏの群から選ばれた少なくとも一考を含有する
金属膜であり、前記導体層が当該金属膜とアモルファス
シリコンとの界面反応によって形成されたことを特徴と
する特許請求の範囲第１項記載の薄膜トランジスタ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060669A JPS60206073A (ja) | 1984-03-30 | 1984-03-30 | 薄膜トランジスタ |
| EP85302159A EP0156647B1 (en) | 1984-03-30 | 1985-03-28 | Thin film transistor and method of making the same |
| DE8585302159T DE3571725D1 (en) | 1984-03-30 | 1985-03-28 | Thin film transistor and method of making the same |
| KR1019850002098A KR890004455B1 (ko) | 1984-03-30 | 1985-03-29 | 박막 트랜지스터와 그 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060669A JPS60206073A (ja) | 1984-03-30 | 1984-03-30 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60206073A true JPS60206073A (ja) | 1985-10-17 |
Family
ID=13148960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060669A Pending JPS60206073A (ja) | 1984-03-30 | 1984-03-30 | 薄膜トランジスタ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0156647B1 (ja) |
| JP (1) | JPS60206073A (ja) |
| KR (1) | KR890004455B1 (ja) |
| DE (1) | DE3571725D1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007119490A1 (ja) * | 2006-03-22 | 2007-10-25 | Osaka University | トランジスタ素子及びその製造方法並びに発光素子及びディスプレイ |
| JP2010073946A (ja) * | 2008-09-19 | 2010-04-02 | Fuji Electric Holdings Co Ltd | トランジスタ素子およびその製造方法 |
| US8629865B2 (en) | 2007-12-14 | 2014-01-14 | Koninklijke Philips N.V. | Organic light-emitting device with adjustable charge carrier injection |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4774207A (en) * | 1987-04-20 | 1988-09-27 | General Electric Company | Method for producing high yield electrical contacts to N+ amorphous silicon |
| JPS63285972A (ja) * | 1987-05-19 | 1988-11-22 | Fujitsu Ltd | バイポ−ラトランジスタおよびその製造方法 |
| US6978001B1 (en) * | 2001-12-31 | 2005-12-20 | Cisco Technology, Inc. | Method and system for controlling audio content during multiparty communication sessions |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127861A (en) | 1977-09-26 | 1978-11-28 | International Business Machines Corporation | Metal base transistor with thin film amorphous semiconductors |
-
1984
- 1984-03-30 JP JP59060669A patent/JPS60206073A/ja active Pending
-
1985
- 1985-03-28 DE DE8585302159T patent/DE3571725D1/de not_active Expired
- 1985-03-28 EP EP85302159A patent/EP0156647B1/en not_active Expired
- 1985-03-29 KR KR1019850002098A patent/KR890004455B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007119490A1 (ja) * | 2006-03-22 | 2007-10-25 | Osaka University | トランジスタ素子及びその製造方法並びに発光素子及びディスプレイ |
| US8120242B2 (en) | 2006-03-22 | 2012-02-21 | Osaka University | Transistor and process of producing the same, light-emitting device, and display |
| US8629865B2 (en) | 2007-12-14 | 2014-01-14 | Koninklijke Philips N.V. | Organic light-emitting device with adjustable charge carrier injection |
| JP2010073946A (ja) * | 2008-09-19 | 2010-04-02 | Fuji Electric Holdings Co Ltd | トランジスタ素子およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0156647A2 (en) | 1985-10-02 |
| EP0156647A3 (en) | 1987-07-29 |
| KR890004455B1 (ko) | 1989-11-04 |
| KR850006807A (ko) | 1985-10-16 |
| DE3571725D1 (en) | 1989-08-24 |
| EP0156647B1 (en) | 1989-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6537890B2 (en) | Poly-silicon thin film transistor having back bias effects and fabrication method thereof | |
| JPH0354869B2 (ja) | ||
| JPH0640550B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS60206073A (ja) | 薄膜トランジスタ | |
| US4732659A (en) | Sputtering method for making thin film field effect transistor utilizing a polypnictide semiconductor | |
| JPH0546106B2 (ja) | ||
| CN110323277A (zh) | 场效应晶体管及其制备方法 | |
| JPS63177472A (ja) | 薄膜トランジスタ | |
| JPH02224275A (ja) | 薄膜トランジスタ | |
| JPH11274505A (ja) | 薄膜トランジスタ構造およびその製造方法 | |
| JPH09246536A (ja) | 半導体素子 | |
| JPH11354796A (ja) | 薄膜トランジスタ | |
| Zan et al. | Vertical-channel organic thin-film transistors with meshed electrode and low leakage current | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH0732255B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH1056139A (ja) | 半導体装置およびその製造方法 | |
| JP2641978B2 (ja) | 超電導素子および作製方法 | |
| JPS60224280A (ja) | 静電誘導型電界効果トランジスタ | |
| EP0487922B1 (en) | High speed switching electron device | |
| JPH0815157B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPS6132577A (ja) | 薄膜半導体電界効果トランジスタの製造方法 | |
| JPS63193581A (ja) | 抵抗制御素子 | |
| JPH0574934B2 (ja) | ||
| JPH0449674A (ja) | 薄膜トランジスタ | |
| JPH04243166A (ja) | 薄膜トランジスタおよびその製造方法 |