JPH0574934B2 - - Google Patents
Info
- Publication number
- JPH0574934B2 JPH0574934B2 JP459585A JP459585A JPH0574934B2 JP H0574934 B2 JPH0574934 B2 JP H0574934B2 JP 459585 A JP459585 A JP 459585A JP 459585 A JP459585 A JP 459585A JP H0574934 B2 JPH0574934 B2 JP H0574934B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- layer
- mask
- region
- material layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 227
- 239000000463 material Substances 0.000 claims description 143
- 239000004065 semiconductor Substances 0.000 claims description 101
- 239000000758 substrate Substances 0.000 claims description 101
- 230000005669 field effect Effects 0.000 claims description 86
- 238000000034 method Methods 0.000 claims description 68
- 238000004519 manufacturing process Methods 0.000 claims description 62
- 150000002500 ions Chemical class 0.000 claims description 44
- 239000007772 electrode material Substances 0.000 claims description 41
- 230000000873 masking effect Effects 0.000 claims description 32
- 238000005530 etching Methods 0.000 description 6
- 238000007796 conventional method Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0891—Source or drain regions of field-effect devices of field-effect transistors with Schottky gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、電界効果トランジスタの製法に関す
る。
る。
従来の技術
電界効果トランジスタとして、従来、第1図を
伴なつて次に述べる構成を有するものが提案され
ている。
伴なつて次に述べる構成を有するものが提案され
ている。
すなわち、半絶縁性半導体基板1の主面2側
に、上方からみて、所要のパターン例えば矩形状
パターンを有し且つ所定の導電型例えばn型を与
える不純物が導入されている不純物導入層3が形
成され、そして、半絶縁性半導体基板1の主面2
上に、ゲート電極4が、上方からみて、不純物導
入層3を横切り且つ不純物導入層3との間でシヨ
ツトキ接合5を形成するように、形成されてい
る。
に、上方からみて、所要のパターン例えば矩形状
パターンを有し且つ所定の導電型例えばn型を与
える不純物が導入されている不純物導入層3が形
成され、そして、半絶縁性半導体基板1の主面2
上に、ゲート電極4が、上方からみて、不純物導
入層3を横切り且つ不純物導入層3との間でシヨ
ツトキ接合5を形成するように、形成されてい
る。
また、半絶縁性半導体基板1の主面2側に、上
方からみて、ゲート電極4を挟んだ2つの領域に
おいて、不純物導入層3に導入されている不純物
と同じ導電型を与える不純物を不純物導入層3に
比し高い濃度で導入している不純物導入領域でな
るソース領域8及びドレイン領域9が、それらソ
ース領域8及びドレイン領域9間に、不純物導入
層3のゲート電極4下の領域からなるチヤンネル
領域10を形成するように、形成されている。
方からみて、ゲート電極4を挟んだ2つの領域に
おいて、不純物導入層3に導入されている不純物
と同じ導電型を与える不純物を不純物導入層3に
比し高い濃度で導入している不純物導入領域でな
るソース領域8及びドレイン領域9が、それらソ
ース領域8及びドレイン領域9間に、不純物導入
層3のゲート電極4下の領域からなるチヤンネル
領域10を形成するように、形成されている。
さらに、半絶縁性半導体基板1の主面2上に、
電動性層でなるソース電極11及びドレイン電極
12が、ソース領域8及びドレイン領域9にそれ
ぞれオーム接触して形成されている。
電動性層でなるソース電極11及びドレイン電極
12が、ソース領域8及びドレイン領域9にそれ
ぞれオーム接触して形成されている。
以上が、従来提案されている電界効果トランジ
スタの構成である。
スタの構成である。
このような構成を有する電界効果トランジスタ
によれば、ゲート電極4と、ソース電極11との
間に、制御電圧をゲート電極4側を正として印加
すれば、シヨツトキ接合5から、半絶縁性半導体
基板1の主面2側とは反対側に向つて、制御電圧
の値に応じた拡がりで、チヤンネル領域10内に
拡がり、さらには半絶縁性半導体基板1に達する
空乏層が形成される。
によれば、ゲート電極4と、ソース電極11との
間に、制御電圧をゲート電極4側を正として印加
すれば、シヨツトキ接合5から、半絶縁性半導体
基板1の主面2側とは反対側に向つて、制御電圧
の値に応じた拡がりで、チヤンネル領域10内に
拡がり、さらには半絶縁性半導体基板1に達する
空乏層が形成される。
従つて、ソース電極11と、ドレイン電極12
との間に、負荷(図示せず)を通じて、電源を予
め接続している状態で、ゲート電極4と、ソース
電極11との間に制御電圧を印加させれば、負荷
に、制御電圧の値に応じた電流を供給させること
ができ、従つて、負荷を供給する電流を制御電圧
の値に応じて制御することができる、という電界
効果トランジスタとしての機能が得られる。
との間に、負荷(図示せず)を通じて、電源を予
め接続している状態で、ゲート電極4と、ソース
電極11との間に制御電圧を印加させれば、負荷
に、制御電圧の値に応じた電流を供給させること
ができ、従つて、負荷を供給する電流を制御電圧
の値に応じて制御することができる、という電界
効果トランジスタとしての機能が得られる。
また、従来、第1図で上述した電界効果トラン
ジスタの製法として、第2図を伴なつて次に述べ
る方法が提案されている。
ジスタの製法として、第2図を伴なつて次に述べ
る方法が提案されている。
第2図において、第1図との対応部分には同一
符号を付して示す。
符号を付して示す。
第2図に示す従来の電界効果トランジスタの製
法は、次に述べる順次の工程をとつて、第1図に
示すと同様の電界効果トランジスタを製造する。
法は、次に述べる順次の工程をとつて、第1図に
示すと同様の電界効果トランジスタを製造する。
すなわち、平らな主面2を有し且つ例えば
GaAsでなる半絶縁性半導体基板1を予め用意す
る(第2図A)。
GaAsでなる半絶縁性半導体基板1を予め用意す
る(第2図A)。
しかして、半絶縁性半導体基板1に対し、例え
ば30KeVで加速された例えばSiイオンでなるn
型不純物のイオンを5×1012cm-2のドーズ量で注
入させる処理を、上方から行うことによつて、半
絶縁性半導体基板1の主面2側に、上方からみ
て、所要のパターン例えば矩形パターンを有し且
つn型不純物を導入している不純物導入層3を形
成する(第2図B)。
ば30KeVで加速された例えばSiイオンでなるn
型不純物のイオンを5×1012cm-2のドーズ量で注
入させる処理を、上方から行うことによつて、半
絶縁性半導体基板1の主面2側に、上方からみ
て、所要のパターン例えば矩形パターンを有し且
つn型不純物を導入している不純物導入層3を形
成する(第2図B)。
次に、半絶縁性半導体基板1の主面2上に、例
えばフオトレジスタでなるマスク層18を、上方
からみて、不純物導入層3を横切つて形成する
(第2図C)。
えばフオトレジスタでなるマスク層18を、上方
からみて、不純物導入層3を横切つて形成する
(第2図C)。
次に、半絶縁性半導体基板1に対し、マスク層
11をマスクとして用いて、例えば60KeVに加
速された例えばSiのイオンでなる不純物導入層3
と同じ導電型を与える不純物のイオン20を6×
1013cm-2のドーズ量で注入させる処理を、上方か
ら行うことによつて、半絶縁性半導体基板1の主
面2側に、上方からみて、マスク層18によつて
マスクされていない領域における、マスク層18
を挟んだ2つの領域において、不純物導入層3に
比し高い不純物濃度を有する不純物導入領域でな
るソース領域8及びドレイン領域9を形成すると
ともに、不純物導入層3のマスク層18下の領域
でなり且つソース領域8及びドレイン領域9に連
接しているチヤンネル領域10を形成する(第2
図D)。
11をマスクとして用いて、例えば60KeVに加
速された例えばSiのイオンでなる不純物導入層3
と同じ導電型を与える不純物のイオン20を6×
1013cm-2のドーズ量で注入させる処理を、上方か
ら行うことによつて、半絶縁性半導体基板1の主
面2側に、上方からみて、マスク層18によつて
マスクされていない領域における、マスク層18
を挟んだ2つの領域において、不純物導入層3に
比し高い不純物濃度を有する不純物導入領域でな
るソース領域8及びドレイン領域9を形成すると
ともに、不純物導入層3のマスク層18下の領域
でなり且つソース領域8及びドレイン領域9に連
接しているチヤンネル領域10を形成する(第2
図D)。
次に、半絶縁性半導体基板1の主面2上に、例
えばSiO2でなる絶縁層13を、例えばスパツタ
堆積法によつて、マスク層18に比し薄い厚さに
形成する(第2図E)。なお、このとき、マスク
層18上にも、絶縁層12と同じ材料の絶縁層1
4が形成される。
えばSiO2でなる絶縁層13を、例えばスパツタ
堆積法によつて、マスク層18に比し薄い厚さに
形成する(第2図E)。なお、このとき、マスク
層18上にも、絶縁層12と同じ材料の絶縁層1
4が形成される。
次に、マスク層18を、その溶剤を用いて溶去
することによつて、そのマスク層18を、その上
に形成されている絶縁層14とともに、半絶縁性
半導体基板1上から除去し、絶縁層13にチヤン
ネル領域10を外部に臨ませている窓15を形成
する(第2図F)。
することによつて、そのマスク層18を、その上
に形成されている絶縁層14とともに、半絶縁性
半導体基板1上から除去し、絶縁層13にチヤン
ネル領域10を外部に臨ませている窓15を形成
する(第2図F)。
次に、絶縁層13に、ソース領域8及びドレイ
ン領域9を外部に臨ませる窓16及び17を形成
し、そして、ソース領域8及びドレイン領域9
に、窓16及び17をそれぞれ通じて、ソース電
極11及びドレイン電極12を形成し、しかる後
またはその前に、チヤンネル領域10に、ゲート
電極4を、チヤンネル領域10との間でシヨツト
キ接合5を形成するように形成する(第2図G)。
ン領域9を外部に臨ませる窓16及び17を形成
し、そして、ソース領域8及びドレイン領域9
に、窓16及び17をそれぞれ通じて、ソース電
極11及びドレイン電極12を形成し、しかる後
またはその前に、チヤンネル領域10に、ゲート
電極4を、チヤンネル領域10との間でシヨツト
キ接合5を形成するように形成する(第2図G)。
以上のようにして、第1図に示すと同様の電界
効果トランジスタを製造する。
効果トランジスタを製造する。
また、従来、第1図で上述した電界効果トラン
ジスタの製法として、第3図を伴なつて次に述べ
る方法が提案されている。
ジスタの製法として、第3図を伴なつて次に述べ
る方法が提案されている。
第3図において、第1図及び第2図との対応部
分には同一符号を付して詳細説明を省略する。
分には同一符号を付して詳細説明を省略する。
第2図に示す従来の電界効果トランジスタの製
法は、次に述べる順次の工程をとつて、第1図に
示すと同様の電界効果トランジスタを製造する。
法は、次に述べる順次の工程をとつて、第1図に
示すと同様の電界効果トランジスタを製造する。
すなわち、第2図Aで上述したと同様の、平ら
な主面2を有する半絶縁性半導体基板1を予め用
意する(第3図A)。
な主面2を有する半絶縁性半導体基板1を予め用
意する(第3図A)。
しかして、その半絶縁性半導体基板1の主面2
側に、第2図Bで上述したと同様の不純物導入層
3を、第2図Bで上述したと同様の方法で形成す
る(第3図B)。
側に、第2図Bで上述したと同様の不純物導入層
3を、第2図Bで上述したと同様の方法で形成す
る(第3図B)。
次に、半絶縁性半導体基板1の主面2側上に、
ゲート電極4を、不純物導入層3との間でシヨツ
トキ接合5を形成するように、形成する(第3図
C)。
ゲート電極4を、不純物導入層3との間でシヨツ
トキ接合5を形成するように、形成する(第3図
C)。
次に、半絶縁性半導体基板1に対し、ゲート電
極4をマスクとして用いて、第2図Dで上述した
と同様に、不純物のイオン12を注入させる処理
を、上方から行うことによつて、第2図Dで上述
したと同様のソース領域8及びドレイン領域9を
形成する(第3図D)。
極4をマスクとして用いて、第2図Dで上述した
と同様に、不純物のイオン12を注入させる処理
を、上方から行うことによつて、第2図Dで上述
したと同様のソース領域8及びドレイン領域9を
形成する(第3図D)。
次に、ソース領域8及びドレイン領域9上に、
ソース電極11及びドレイン電極12を、それぞ
れソース領域8及びドレイン領域9との間でオー
ム接触するように形成する。
ソース電極11及びドレイン電極12を、それぞ
れソース領域8及びドレイン領域9との間でオー
ム接触するように形成する。
以上のようにして、第1図で上述したと同様の
電界効果トランジスタを製造する。
電界効果トランジスタを製造する。
以上で、従来提案されている電界効果トランジ
スタの製法が明らかとなつた。
スタの製法が明らかとなつた。
第2図及び第3図で上述した従来の電界効果ト
ランジスタの製法によれば、ソース領域8及びド
レイン領域9を、第2図の場合マスク層18を用
いて、また第3図の場合ゲート電極4を用いて自
己整合的に形成しているので、ソース領域8及び
ドレイン領域9をそれら間の間隔をして、マスク
層18またはゲート電極4を最小幅(ソース領域
8及びドレイン領域9を結ぶ方向と垂直な方向の
幅)に形成したときのその最小幅と略々等しい長
さまで、短い長さに形成することができる。この
ため、チヤンネル領域10を、十分短い長さを有
するものとして形成することができる。従つて、
高速動作する電界効果トランジスタを製造するこ
とができる。
ランジスタの製法によれば、ソース領域8及びド
レイン領域9を、第2図の場合マスク層18を用
いて、また第3図の場合ゲート電極4を用いて自
己整合的に形成しているので、ソース領域8及び
ドレイン領域9をそれら間の間隔をして、マスク
層18またはゲート電極4を最小幅(ソース領域
8及びドレイン領域9を結ぶ方向と垂直な方向の
幅)に形成したときのその最小幅と略々等しい長
さまで、短い長さに形成することができる。この
ため、チヤンネル領域10を、十分短い長さを有
するものとして形成することができる。従つて、
高速動作する電界効果トランジスタを製造するこ
とができる。
また、第2図及び第3図で上述した従来の電界
効果トランジスタの製法の場合、ソース領域8及
びドレイン領域9のそれぞれを、各部一様な大な
る厚さに形成することができるので、ソース領域
8及びドレイン領域9を、低い抵抗を有するもの
として形成することができる。
効果トランジスタの製法の場合、ソース領域8及
びドレイン領域9のそれぞれを、各部一様な大な
る厚さに形成することができるので、ソース領域
8及びドレイン領域9を、低い抵抗を有するもの
として形成することができる。
発明が解決しようとする問題点
しかしながら、このようにソース領域8及びド
レイン領域9を大なる厚さに形成した場合、ソー
ス領域8及びドレイン領域9が、それらを結ぶ方
向の不純物濃度分布をして、ソース領域8及びド
レイン領域9のそれぞれと、チヤンネル領域10
との間で急峻に変化しているものとして形成され
ず、また、ソース領域8及びドレイン領域9を通
つて流れる電流の一部が、チヤンネル領域10を
通らずに半絶縁性半導体基板1を通つて漏れ電流
として流れる、その漏れ電流をして、比較的多く
流れるものとして形成される。
レイン領域9を大なる厚さに形成した場合、ソー
ス領域8及びドレイン領域9が、それらを結ぶ方
向の不純物濃度分布をして、ソース領域8及びド
レイン領域9のそれぞれと、チヤンネル領域10
との間で急峻に変化しているものとして形成され
ず、また、ソース領域8及びドレイン領域9を通
つて流れる電流の一部が、チヤンネル領域10を
通らずに半絶縁性半導体基板1を通つて漏れ電流
として流れる、その漏れ電流をして、比較的多く
流れるものとして形成される。
また、このために、ソース領域8及びドレイン
領域9を薄い厚さに形成すれば、ソース領域8及
びドレイン領域9が、それらを結ぶ方向の不純物
濃度分布をして、ソース領域8及びドレイン領域
9のそれぞれと、チヤンネル領域10との間で、
ソース領域8及びドレイン領域9を厚い厚さに形
成した場合に比し、急峻に変化しているものとし
て形成され、また、上述した漏れ電流をして、ソ
ース領域8及びドレイン領域9を厚い厚さに形成
した場合に比し、少なくすることができるが、ソ
ース領域8及びドレイン領域9が、それらを厚い
厚さに形成した場合に比し、高い抵抗を有するも
のとして形成される。
領域9を薄い厚さに形成すれば、ソース領域8及
びドレイン領域9が、それらを結ぶ方向の不純物
濃度分布をして、ソース領域8及びドレイン領域
9のそれぞれと、チヤンネル領域10との間で、
ソース領域8及びドレイン領域9を厚い厚さに形
成した場合に比し、急峻に変化しているものとし
て形成され、また、上述した漏れ電流をして、ソ
ース領域8及びドレイン領域9を厚い厚さに形成
した場合に比し、少なくすることができるが、ソ
ース領域8及びドレイン領域9が、それらを厚い
厚さに形成した場合に比し、高い抵抗を有するも
のとして形成される。
従つて、第2図及び第3図に示す従来の電界効
果トランジスタの製法の場合、いずれも、電界効
果トランジスタを、大なる電流で且つ高速で負荷
を駆動し得るものとして製造することができな
い、という欠点を有していた。
果トランジスタの製法の場合、いずれも、電界効
果トランジスタを、大なる電流で且つ高速で負荷
を駆動し得るものとして製造することができな
い、という欠点を有していた。
問題点を解決するための手段
よつて、本発明は、上述した欠点のない、新規
な電界効果トランジスタの製法を提案せんとする
ものである。
な電界効果トランジスタの製法を提案せんとする
ものである。
本願第1番目の発明による電界効果トランジス
タの製法は、 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入奏を形成
する工程と、 上記半絶縁性半導体基板の主面上に、第1のマ
スク材層と、該第1のマスク材層上に形成され且
つ上記第1のマスク材層に比し大なる幅を有する
第2のマスク材層とを有する断面T字状のマスク
層を、上方からみて、上記不純物導入層を横切つ
て形成する工程と、 上記半絶縁性半導体基板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通るように行うことによつて、上
記半絶縁性半導体基板の主面側に、上方からみ
て、上記マスク層の第2のマスク材層によつてマ
スクされていない領域における、上記第2のマス
ク材層を挾んだ2つの領域において、上記不純物
導入層に比し厚い厚さを有し且つ上記不純物導入
層に比し高い不純物濃度とを有する第1及び第2
の不純物導入領域を形成するとともに、上記マス
ク層の上記第2のマスク材層によつてマスクされ
ている領域における、上記第1のマスク材層を挟
んだ2つの領域において、上記第1及び第2不純
物導入領域に比し薄い厚さを有し且つ上記不純物
導入層に比し高い不純物濃度を有する第3及び第
4の不純物導入領域を、上記第1及び第2の不純
物導入領域とそれぞれ連接してそれぞれ形成し、
よつて、上記半絶縁性半導体基板の主面側に、上
方からみて、上記マスク層の上記第1のマスク材
層を挟んだ2つの領域において、上記第1及び第
3の不純物導入領域からなるソース領域と、上記
第2及び第4の不純物導入領域からなるドレイン
領域とを形成するとともに、上記不純物導入層の
上記マスク層の上記第1のマスク材層下の領域で
なり且つ上記ソース領域及びドレイン領域に連接
しているチヤンネル領域を形成する工程と を含んで、電界効果トランジスタを製造する、と
いう方法である。。
タの製法は、 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入奏を形成
する工程と、 上記半絶縁性半導体基板の主面上に、第1のマ
スク材層と、該第1のマスク材層上に形成され且
つ上記第1のマスク材層に比し大なる幅を有する
第2のマスク材層とを有する断面T字状のマスク
層を、上方からみて、上記不純物導入層を横切つ
て形成する工程と、 上記半絶縁性半導体基板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通るように行うことによつて、上
記半絶縁性半導体基板の主面側に、上方からみ
て、上記マスク層の第2のマスク材層によつてマ
スクされていない領域における、上記第2のマス
ク材層を挾んだ2つの領域において、上記不純物
導入層に比し厚い厚さを有し且つ上記不純物導入
層に比し高い不純物濃度とを有する第1及び第2
の不純物導入領域を形成するとともに、上記マス
ク層の上記第2のマスク材層によつてマスクされ
ている領域における、上記第1のマスク材層を挟
んだ2つの領域において、上記第1及び第2不純
物導入領域に比し薄い厚さを有し且つ上記不純物
導入層に比し高い不純物濃度を有する第3及び第
4の不純物導入領域を、上記第1及び第2の不純
物導入領域とそれぞれ連接してそれぞれ形成し、
よつて、上記半絶縁性半導体基板の主面側に、上
方からみて、上記マスク層の上記第1のマスク材
層を挟んだ2つの領域において、上記第1及び第
3の不純物導入領域からなるソース領域と、上記
第2及び第4の不純物導入領域からなるドレイン
領域とを形成するとともに、上記不純物導入層の
上記マスク層の上記第1のマスク材層下の領域で
なり且つ上記ソース領域及びドレイン領域に連接
しているチヤンネル領域を形成する工程と を含んで、電界効果トランジスタを製造する、と
いう方法である。。
また、本願第2番目の発明による電界効果トラ
ンジスタの製法は、 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面側に、第1のマ
スク材層と、該第1のマスク材層上に形成され且
つ上記第1のマスク材層に比し大なる幅を有する
第2のマスク材層とを有する断面T字状のマスク
層を、上方からみて、上記不純物導入層を横切つ
て形成する工程と、 上記半絶縁性半導体切板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通らないように行うことによつ
て、上記半絶縁性半導体基板の主面側に、上方か
らみて、上記マスク層の第2のマスク材層によつ
てマスクされていない領域における、上記第2の
マスク材層を挟んだ2つの領域において、上記不
純物導入層に比し厚い厚さを有し且つ上記不純物
導入層に比し高い不純物濃度を有する第1及び第
2の不純物導入領域をそれぞれ形成し、しかる後
またはその前に、上記半絶縁性半導体基板に対
し、上記マスク層をマスクとして用いて、上記不
純物導入層と同じ導電型を与える不純物のイオン
を注入させる処理を、斜め上方から、上記第1の
不純物導入領域側から上記第2の不純物導入領域
側に向う方向に行うか、またはしかる後またはそ
の前に、上記不純物のイオンを注入させる処理と
同様の処理を、斜め上方から、上記第2の不純物
導入領域側から上記第1の不純物導入領域側に向
う方向に行うことによつて、上記半絶縁性半導体
基板の主面側に、上方からみて、上記マスク層の
第2のマスク材層によつてマスクされている領域
における、上記第1のマスク材層を挟んだ2つの
領域の一方において、上記第1及び第2の不純物
導入領域に比し薄い厚さを有し且つ上記不純物導
入層に比し高い不純物濃度を有する第3の不純物
導入領域を、上記第1の不純物導入領域と連接し
て形成するか、または上記第1のマスク材層を挟
んだ2つの領域において、上記第3の不純物導入
領域及び上記第1及び第2の不純物導入領域に比
し薄い厚さを有し且つ上記不純物導入層に比し高
い不純物濃度を有する第4の不純物導入領域を、
上記第1及び第2の不純物導入領域とそれぞれ連
接して形成し、よつて上記半絶縁性半導体基板の
主面側に、上方からみて、上記マスク層の上記第
1のマスク材層を挟んだ2つの領域において、上
記第1及び第3の不純物導入領域からなるソース
領域及びドレイン領域中の一方と、上記第2の不
純物導入領域からなるまたは上記第2及び第4の
不純物導入領域からなるソース領域及びドレイン
領域中の他方とをそれぞれ形成するとともに、上
記不純物導入層の上記マスク層の上記第1マスク
材層下の領域でなり且つ上記ソース領域及びドレ
イン領域に連接しているチヤンネル領域とを形成
する工程と を含んで、電界効果トランジスタを製造する、と
いう方法である。
ンジスタの製法は、 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面側に、第1のマ
スク材層と、該第1のマスク材層上に形成され且
つ上記第1のマスク材層に比し大なる幅を有する
第2のマスク材層とを有する断面T字状のマスク
層を、上方からみて、上記不純物導入層を横切つ
て形成する工程と、 上記半絶縁性半導体切板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通らないように行うことによつ
て、上記半絶縁性半導体基板の主面側に、上方か
らみて、上記マスク層の第2のマスク材層によつ
てマスクされていない領域における、上記第2の
マスク材層を挟んだ2つの領域において、上記不
純物導入層に比し厚い厚さを有し且つ上記不純物
導入層に比し高い不純物濃度を有する第1及び第
2の不純物導入領域をそれぞれ形成し、しかる後
またはその前に、上記半絶縁性半導体基板に対
し、上記マスク層をマスクとして用いて、上記不
純物導入層と同じ導電型を与える不純物のイオン
を注入させる処理を、斜め上方から、上記第1の
不純物導入領域側から上記第2の不純物導入領域
側に向う方向に行うか、またはしかる後またはそ
の前に、上記不純物のイオンを注入させる処理と
同様の処理を、斜め上方から、上記第2の不純物
導入領域側から上記第1の不純物導入領域側に向
う方向に行うことによつて、上記半絶縁性半導体
基板の主面側に、上方からみて、上記マスク層の
第2のマスク材層によつてマスクされている領域
における、上記第1のマスク材層を挟んだ2つの
領域の一方において、上記第1及び第2の不純物
導入領域に比し薄い厚さを有し且つ上記不純物導
入層に比し高い不純物濃度を有する第3の不純物
導入領域を、上記第1の不純物導入領域と連接し
て形成するか、または上記第1のマスク材層を挟
んだ2つの領域において、上記第3の不純物導入
領域及び上記第1及び第2の不純物導入領域に比
し薄い厚さを有し且つ上記不純物導入層に比し高
い不純物濃度を有する第4の不純物導入領域を、
上記第1及び第2の不純物導入領域とそれぞれ連
接して形成し、よつて上記半絶縁性半導体基板の
主面側に、上方からみて、上記マスク層の上記第
1のマスク材層を挟んだ2つの領域において、上
記第1及び第3の不純物導入領域からなるソース
領域及びドレイン領域中の一方と、上記第2の不
純物導入領域からなるまたは上記第2及び第4の
不純物導入領域からなるソース領域及びドレイン
領域中の他方とをそれぞれ形成するとともに、上
記不純物導入層の上記マスク層の上記第1マスク
材層下の領域でなり且つ上記ソース領域及びドレ
イン領域に連接しているチヤンネル領域とを形成
する工程と を含んで、電界効果トランジスタを製造する、と
いう方法である。
さらに、本願第3番目の発明による電界効果ト
ランジスタの製法は、 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面上に、第1のゲ
ート電極材層と、該ゲート電極材層上に形成され
且つ上記ゲート電極材層に比し大なる幅を有する
マスク材層とを有する断面T字状のマスク層を、
上方からみて、上記不純物導入層を横切つて形成
する工程と、 上記半絶縁性半導体基板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通るように行うことによつて、上
記半絶縁性半導体基板の主面側に、上方からみ
て、上記マスク層のマスク材層によつてマスクさ
れていない領域における、上記マスク材層を挟ん
だ2つの領域において、上記不純物導入層に比し
厚い厚さを有し且つ上記不純物導入層に比し高い
不純物濃度とを有する第1及び第2の不純物導入
領域を形成するとともに、上記マスク層の上記マ
スク材層によつてマスクされている領域におけ
る、上記ゲート電極材層を挟んだ2つの領域にお
いて、上記第1及び第2の不純物導入領域に比し
薄い厚さを有し且つ上記不純物導入層に比し高い
不純物濃度を有する第3及び第4の不純物導入領
域を、上記第1及び第2の不純物導入領域とそれ
ぞれ連接してそれぞれ形成し、よつて、上記半絶
縁性半導体基板の主面側に、上方からみて、上記
マスク層の上記ゲート電極材層を挟んだ2つの領
域において、上記第1及び第3の不純物導入領域
からなるソース領域と、上記第2及び第4の不純
物導入領域からなるドレイン領域とを形成すると
ともに、上記不純物導入層の上記マスク層の上記
ゲート電極材層下の領域でなり且つ上記ソース領
域及びドレイン領域に連接しているチヤンネル領
域を形成する工程と を含んで、電界効果トランジスタを製造する、と
いう方法である。
ランジスタの製法は、 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面上に、第1のゲ
ート電極材層と、該ゲート電極材層上に形成され
且つ上記ゲート電極材層に比し大なる幅を有する
マスク材層とを有する断面T字状のマスク層を、
上方からみて、上記不純物導入層を横切つて形成
する工程と、 上記半絶縁性半導体基板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通るように行うことによつて、上
記半絶縁性半導体基板の主面側に、上方からみ
て、上記マスク層のマスク材層によつてマスクさ
れていない領域における、上記マスク材層を挟ん
だ2つの領域において、上記不純物導入層に比し
厚い厚さを有し且つ上記不純物導入層に比し高い
不純物濃度とを有する第1及び第2の不純物導入
領域を形成するとともに、上記マスク層の上記マ
スク材層によつてマスクされている領域におけ
る、上記ゲート電極材層を挟んだ2つの領域にお
いて、上記第1及び第2の不純物導入領域に比し
薄い厚さを有し且つ上記不純物導入層に比し高い
不純物濃度を有する第3及び第4の不純物導入領
域を、上記第1及び第2の不純物導入領域とそれ
ぞれ連接してそれぞれ形成し、よつて、上記半絶
縁性半導体基板の主面側に、上方からみて、上記
マスク層の上記ゲート電極材層を挟んだ2つの領
域において、上記第1及び第3の不純物導入領域
からなるソース領域と、上記第2及び第4の不純
物導入領域からなるドレイン領域とを形成すると
ともに、上記不純物導入層の上記マスク層の上記
ゲート電極材層下の領域でなり且つ上記ソース領
域及びドレイン領域に連接しているチヤンネル領
域を形成する工程と を含んで、電界効果トランジスタを製造する、と
いう方法である。
なおさらに、本願第4番目の発明による電界効
果トランジスタの製法は、 半絶性半導体基板の主面側に、上方からみて、
所要のパターンを有し且つ所定の導電型を与える
不純物が導入されている不純物導入層を形成する
工程と、 上記半絶縁性半導体基板の主面側に、ゲート電
極材層と、該ゲート電極材層上に形成され且つ上
記ゲート電極材層に比し大なる幅を有するマスク
材層とを有する断面T字状のマスク層を、上方か
らみて、上記不純物導入層を横切つて形成する工
程と、 上記半絶縁半導体基板に対し、上記マスク層を
マスクとして用いて、上記不純物導入層と同じ導
電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通らないように行うことによつ
て、上記半絶縁性半導体基板の主面側に、上方か
らみて、上記マスク層のマスク材層によつてマス
クされていない領域における、上記マスク材層を
挟んだ2つの領域において、上記不純物導入層に
比し厚い厚さを有し且つ上記不純物導入層に比し
高い不純物濃度を有する第1及び第2の不純物導
入領域をそれぞれ形成し、しかる後またはその前
に、上記半絶縁性半導体基板に対し、上記マスク
層をマスクとして用いて、上記不純物導入層と同
じ導電型を与える不純物のイオンを注入させる処
理を、斜め上方から、上記第1の不純物導入領域
側から上記第2の不純物導入領域側に向う方向に
行うか、またはしかる後またはその前に、上記不
純物のイオンを注入させる処理と同様の処理を、
斜め上方から、上記第2の不純物導入領域側から
上記第1の不純物導入領域側に向う方向に行うこ
とによつて、上記半絶縁性半導体基板の主面側
に、上方からみて、上記マスク層のマスク材層に
よつてマスクされている領域における、上記ゲー
ト電極材層を挟んだ2つの領域の一方において、
上記第1及び第2の不純物導入領域に比し薄い厚
さを有し且つ上記不純物導入層に比し高い不純物
濃度を有する第3の不純物導入領域を、上記第1
の不純物導入領域と連接して形成するか、また
は、上記ゲート電極材層を挟んだ2つの領域にお
いて、第3の不純物導入領域及び上記第1及び第
2の不純物導入領域に比し薄い厚さを有し且つ上
記不純物導入層に比し高い不純物濃度を有する第
4の不純物導入領域を、それぞれ上記第1及び第
2の不純物導入領域とそれぞれ連接してそれぞれ
形成し、よつて、上記半絶縁性半導体基板の主面
側に、上方からみて、上記マスク層の上記ゲート
電極材層を挟んだ2つの領域において、上記第1
及び第3の不純物導入領域からなるソース領域及
びドレイン領域中の一方と、上記第2の不純物導
入領域からなるまたは上記第2及び第4の不純物
導入領域からなるソース領域及びドレイン領域中
の他方とをそれぞれ形成するとともに、上記不純
物導入層の上記マスク層の上記第1のマスク材層
下の領域でなり且つ上記ソース領域及びドレイン
領域に連接しているチヤンネル領域とを形成する
工程と を含んで、電界効果トランジスタを製造する、
という方法である。
果トランジスタの製法は、 半絶性半導体基板の主面側に、上方からみて、
所要のパターンを有し且つ所定の導電型を与える
不純物が導入されている不純物導入層を形成する
工程と、 上記半絶縁性半導体基板の主面側に、ゲート電
極材層と、該ゲート電極材層上に形成され且つ上
記ゲート電極材層に比し大なる幅を有するマスク
材層とを有する断面T字状のマスク層を、上方か
らみて、上記不純物導入層を横切つて形成する工
程と、 上記半絶縁半導体基板に対し、上記マスク層を
マスクとして用いて、上記不純物導入層と同じ導
電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通らないように行うことによつ
て、上記半絶縁性半導体基板の主面側に、上方か
らみて、上記マスク層のマスク材層によつてマス
クされていない領域における、上記マスク材層を
挟んだ2つの領域において、上記不純物導入層に
比し厚い厚さを有し且つ上記不純物導入層に比し
高い不純物濃度を有する第1及び第2の不純物導
入領域をそれぞれ形成し、しかる後またはその前
に、上記半絶縁性半導体基板に対し、上記マスク
層をマスクとして用いて、上記不純物導入層と同
じ導電型を与える不純物のイオンを注入させる処
理を、斜め上方から、上記第1の不純物導入領域
側から上記第2の不純物導入領域側に向う方向に
行うか、またはしかる後またはその前に、上記不
純物のイオンを注入させる処理と同様の処理を、
斜め上方から、上記第2の不純物導入領域側から
上記第1の不純物導入領域側に向う方向に行うこ
とによつて、上記半絶縁性半導体基板の主面側
に、上方からみて、上記マスク層のマスク材層に
よつてマスクされている領域における、上記ゲー
ト電極材層を挟んだ2つの領域の一方において、
上記第1及び第2の不純物導入領域に比し薄い厚
さを有し且つ上記不純物導入層に比し高い不純物
濃度を有する第3の不純物導入領域を、上記第1
の不純物導入領域と連接して形成するか、また
は、上記ゲート電極材層を挟んだ2つの領域にお
いて、第3の不純物導入領域及び上記第1及び第
2の不純物導入領域に比し薄い厚さを有し且つ上
記不純物導入層に比し高い不純物濃度を有する第
4の不純物導入領域を、それぞれ上記第1及び第
2の不純物導入領域とそれぞれ連接してそれぞれ
形成し、よつて、上記半絶縁性半導体基板の主面
側に、上方からみて、上記マスク層の上記ゲート
電極材層を挟んだ2つの領域において、上記第1
及び第3の不純物導入領域からなるソース領域及
びドレイン領域中の一方と、上記第2の不純物導
入領域からなるまたは上記第2及び第4の不純物
導入領域からなるソース領域及びドレイン領域中
の他方とをそれぞれ形成するとともに、上記不純
物導入層の上記マスク層の上記第1のマスク材層
下の領域でなり且つ上記ソース領域及びドレイン
領域に連接しているチヤンネル領域とを形成する
工程と を含んで、電界効果トランジスタを製造する、
という方法である。
作 用
本発明による電界効果トランジスタの製法によ
れば、ソース領域及びドレイン領域を、マスク層
を用いて、自己整合的に形成しているので、ソー
ス領域及びドレイン領域を、それら間の間隔をし
て、第2図及び第3図で上述した従来の電界効果
トランジスタの製法の場合と同様に、短い長さに
形成することができ、このため、チヤンネル領域
を、十分短い長さを有するものとして形成するこ
とができる。
れば、ソース領域及びドレイン領域を、マスク層
を用いて、自己整合的に形成しているので、ソー
ス領域及びドレイン領域を、それら間の間隔をし
て、第2図及び第3図で上述した従来の電界効果
トランジスタの製法の場合と同様に、短い長さに
形成することができ、このため、チヤンネル領域
を、十分短い長さを有するものとして形成するこ
とができる。
また、本発明による電界効果のトランジスタの
製法によれば、ソース領域及びドレイン領域中の
一方が、チヤンネル領域と連接している第3の不
純物導入領域と、その第3の不純物導入領域にチ
ヤンネル領域とは反対側で連接している第1の不
純物導入領域とからなるものとして形成され、そ
して、この場合、第3の不純物導入領域が、第1
の不純物導入領域に比し薄い厚さを有しているも
のとして形成され、また、ソース領域及びドレイ
ン領域中の他方が、チヤンネル領域と連接してい
る第2の不純物導入領域、またはチヤンネル領域
と連接している第4の不純物導入領域と、その第
4の不純物導入領域にチヤンネル領域とは反対側
で連接している第2の不純物導入領域とからなる
ものとして形成され、そして、この場合、第4の
不純物導入領域が、第2の不純物導入領域に比し
薄い厚さを有して形成されるので、ソース領域及
びドレイン領域が、ソース領域及びドレイン領域
を結ぶ方向の不純物濃度分布をして、少なくとも
ソース領域及びドレイン領域中の一方とチヤンネ
ル領域との間で、第2図及び第3図で上述した従
来の電界効果トランジスタの場合に比し、急峻に
変化しているものとして形成される。
製法によれば、ソース領域及びドレイン領域中の
一方が、チヤンネル領域と連接している第3の不
純物導入領域と、その第3の不純物導入領域にチ
ヤンネル領域とは反対側で連接している第1の不
純物導入領域とからなるものとして形成され、そ
して、この場合、第3の不純物導入領域が、第1
の不純物導入領域に比し薄い厚さを有しているも
のとして形成され、また、ソース領域及びドレイ
ン領域中の他方が、チヤンネル領域と連接してい
る第2の不純物導入領域、またはチヤンネル領域
と連接している第4の不純物導入領域と、その第
4の不純物導入領域にチヤンネル領域とは反対側
で連接している第2の不純物導入領域とからなる
ものとして形成され、そして、この場合、第4の
不純物導入領域が、第2の不純物導入領域に比し
薄い厚さを有して形成されるので、ソース領域及
びドレイン領域が、ソース領域及びドレイン領域
を結ぶ方向の不純物濃度分布をして、少なくとも
ソース領域及びドレイン領域中の一方とチヤンネ
ル領域との間で、第2図及び第3図で上述した従
来の電界効果トランジスタの場合に比し、急峻に
変化しているものとして形成される。
また、上述した理由で、ソース領域及びドレイ
ン領域が、それらを通つて流れる電流の一部が、
チヤンネル領域を通らずに半絶縁性半導体基板を
通つて流れる漏れ電流として流れる、その漏れを
電流をして、第2図及び第3図で上述した従来の
電界効果トランジスタの製法の場合に比し、格段
的に少ない量でしか流れないものとして形成され
る。
ン領域が、それらを通つて流れる電流の一部が、
チヤンネル領域を通らずに半絶縁性半導体基板を
通つて流れる漏れ電流として流れる、その漏れを
電流をして、第2図及び第3図で上述した従来の
電界効果トランジスタの製法の場合に比し、格段
的に少ない量でしか流れないものとして形成され
る。
さらに、上述した理由で、ソース領域及びドレ
イン領域が、第2図及び第3図で上述した従来の
電界効果トランジスタの製法によつて得られるソ
ース領域及びドレイン領域に比し、格段的に低い
抵抗しか有していないものとして形成される。
イン領域が、第2図及び第3図で上述した従来の
電界効果トランジスタの製法によつて得られるソ
ース領域及びドレイン領域に比し、格段的に低い
抵抗しか有していないものとして形成される。
発明の効果
従つて、本発明による電界効果トランジスタの
製法によれば、電界効果トランジスタを、従来の
電界効果トランジスタの製法によつて得られる電
界効果トランジスタに比し大なる電流で且つ高速
で負荷を駆動し得るものとして、容易に製造する
ことができる。
製法によれば、電界効果トランジスタを、従来の
電界効果トランジスタの製法によつて得られる電
界効果トランジスタに比し大なる電流で且つ高速
で負荷を駆動し得るものとして、容易に製造する
ことができる。
まず、本発明による電界効果トランジスタの製
法の理解を容易ならしめるため、本発明によつて
製造される電界効果トランジスタの実施例を、第
4図を伴なつて述べよう。
法の理解を容易ならしめるため、本発明によつて
製造される電界効果トランジスタの実施例を、第
4図を伴なつて述べよう。
第4図において、第1図との対応部分には同一
符号を付して詳細説明は省略する。
符号を付して詳細説明は省略する。
第4図に示す本発明によつて製造される電界効
果トランジスタの実施例は、次に述べる構成を有
する。
果トランジスタの実施例は、次に述べる構成を有
する。
すなわち、半絶縁性半導体基板1の主面2側
に、第1図で上述したと同様の不純物導入層3が
形成されている。
に、第1図で上述したと同様の不純物導入層3が
形成されている。
また、半絶縁性半導体基板1の不純物導入層3
側に、p型を与える不純物が導入されている不純
物導入層51が形成されている。
側に、p型を与える不純物が導入されている不純
物導入層51が形成されている。
しかして、半絶縁性半導体基板1の主面2上
に、第1図で上述したと同様のゲート電極4が、
第1図で上述したと同様に、不純物導入層3との
間でシヨツトキ接合5を形成するように、形成さ
れている。
に、第1図で上述したと同様のゲート電極4が、
第1図で上述したと同様に、不純物導入層3との
間でシヨツトキ接合5を形成するように、形成さ
れている。
また、半絶縁性半導体基板1の主面2側に、上
方からみて、ゲート電極4を挟んだ2つの領域に
おいて、不純物導入層3に導入されている不純物
と同じ導電型を与える不純物を不純物導入層3に
比し高い濃度で導入している不純物導入領域でな
るソース領域8及びドレイン領域9が、それらソ
ース領域及びドレイン領域間に、不純物導入層3
のゲート電極4下の領域からなるチヤンネル領域
10を形成するように、形成されている。
方からみて、ゲート電極4を挟んだ2つの領域に
おいて、不純物導入層3に導入されている不純物
と同じ導電型を与える不純物を不純物導入層3に
比し高い濃度で導入している不純物導入領域でな
るソース領域8及びドレイン領域9が、それらソ
ース領域及びドレイン領域間に、不純物導入層3
のゲート電極4下の領域からなるチヤンネル領域
10を形成するように、形成されている。
この場合、ソース領域8は、チヤンネル領域1
0側におけるそのチヤンネル領域10と連接し且
つチヤンネル領域10と同程度というような比較
的薄い厚さを有する不純物導入領域57′と、そ
の不純物導入領域57′とチヤンネル領域10側
とは反対側で連接し且つ不純物導入領域57′に
比し厚い厚さを有する不純物導入領域57とから
なる。また、ドレイン領域9は、チヤンネル領域
10側におけるチヤンネル領域10と連接し且つ
チヤンネル領域10と同程度というような比較的
薄い厚さを有する不純物導入領域58′と、その
不純物導入領域58′とチヤンネル領域10側と
は反対側で連接し且つ不純物導入領域58′に比
し厚し厚さを有する不純物導入領域58とからな
る。
0側におけるそのチヤンネル領域10と連接し且
つチヤンネル領域10と同程度というような比較
的薄い厚さを有する不純物導入領域57′と、そ
の不純物導入領域57′とチヤンネル領域10側
とは反対側で連接し且つ不純物導入領域57′に
比し厚い厚さを有する不純物導入領域57とから
なる。また、ドレイン領域9は、チヤンネル領域
10側におけるチヤンネル領域10と連接し且つ
チヤンネル領域10と同程度というような比較的
薄い厚さを有する不純物導入領域58′と、その
不純物導入領域58′とチヤンネル領域10側と
は反対側で連接し且つ不純物導入領域58′に比
し厚し厚さを有する不純物導入領域58とからな
る。
さらに、半絶縁性半導体基板1の主面2上に、
導電性層でなるソース電極11及びドレイン電極
12が、ソース領域8の不純物導入領域57及び
ドレイン領域9の不純物導入領域58にそれぞれ
オーム接触して形成されている。
導電性層でなるソース電極11及びドレイン電極
12が、ソース領域8の不純物導入領域57及び
ドレイン領域9の不純物導入領域58にそれぞれ
オーム接触して形成されている。
以上が、本発明による電界効果トランジスタの
製法によつて製造される電界効果トランジスタの
実施例の構成である。
製法によつて製造される電界効果トランジスタの
実施例の構成である。
このような構成を有する電界効果トランジスタ
によれば、第1図で上述した従来の電界効果トラ
ンジスタにおいて、そのソース領域8が、各部一
様な厚さを有する不純物導入領域から構成されて
いるのに代え、比較的厚い厚さを有する不純物導
入領域57と、比較的薄い厚さを有する不純物導
入領域57′とからなり、また、ドレイン領域9
が、同様に各部一様な厚さを有する不純物導入領
域から構成されているのに代え、比較的厚い厚さ
を有する不純物導入領域58と、比較的薄い厚さ
を有する不純物導入領域58′とからなり、また、
n型を有するソース領域8、ドレイン領域9及び
チヤンネル領域10下に、それらと接してp型の
不純物導入層51に接していることを除いて、第
1図で上述した従来の電界効果トランジスタと同
様の構成を有する。
によれば、第1図で上述した従来の電界効果トラ
ンジスタにおいて、そのソース領域8が、各部一
様な厚さを有する不純物導入領域から構成されて
いるのに代え、比較的厚い厚さを有する不純物導
入領域57と、比較的薄い厚さを有する不純物導
入領域57′とからなり、また、ドレイン領域9
が、同様に各部一様な厚さを有する不純物導入領
域から構成されているのに代え、比較的厚い厚さ
を有する不純物導入領域58と、比較的薄い厚さ
を有する不純物導入領域58′とからなり、また、
n型を有するソース領域8、ドレイン領域9及び
チヤンネル領域10下に、それらと接してp型の
不純物導入層51に接していることを除いて、第
1図で上述した従来の電界効果トランジスタと同
様の構成を有する。
従つて、詳細説明は省略するが、第1図で上述
した従来の電界効果トランジスタの場合と同様の
電界効果トランジスタとしての機能が得られる。
した従来の電界効果トランジスタの場合と同様の
電界効果トランジスタとしての機能が得られる。
以上で、本発明による電界効果トランジスタの
製法によつて製造される電界効果トランジスタの
実施例が明らかとなつた。
製法によつて製造される電界効果トランジスタの
実施例が明らかとなつた。
次に、本発明による電界効果トランジスタの製
法の実施例を述べよう。
法の実施例を述べよう。
実施例 1
まず、第5図を伴なつて本願第1番目の発明に
よる電界効果トランジスタの製法の実施例を述べ
よう。
よる電界効果トランジスタの製法の実施例を述べ
よう。
第5図において、第2図及び第4図との対応部
分には同一符号を付して示す。
分には同一符号を付して示す。
第5図に示す本願第1番目の発明による電界効
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
すなわち、第2図Aで上述したと同様の平らな
主面2を有する半絶縁性半導体基板1を予め用意
する(第5図A)。
主面2を有する半絶縁性半導体基板1を予め用意
する(第5図A)。
しかして、半絶縁性半導体基板1に対し、第2
図Bで上述したと同様のn型不純物のイオンを注
入させる処理を、上方から行うことによつて、半
絶縁性半導体基板1の主面2側に、第2図Bで上
述したと同様の不純物導入層3を形成する(第5
図B)。
図Bで上述したと同様のn型不純物のイオンを注
入させる処理を、上方から行うことによつて、半
絶縁性半導体基板1の主面2側に、第2図Bで上
述したと同様の不純物導入層3を形成する(第5
図B)。
次に、半絶縁性半導体基板1に対し、例えば
40KeVで加速された例えばBeイオンでなるp型
不純物のイオンを1.5×1012cm-2のドーズ量で注入
させる処理を、上方から行うことによつて、半絶
縁性半導体基板1の不純物導入層3側に、p型不
純物を導入している不純物導入層51を、不純物
導入層3下にそれと連接して形成する(第5図
C)。
40KeVで加速された例えばBeイオンでなるp型
不純物のイオンを1.5×1012cm-2のドーズ量で注入
させる処理を、上方から行うことによつて、半絶
縁性半導体基板1の不純物導入層3側に、p型不
純物を導入している不純物導入層51を、不純物
導入層3下にそれと連接して形成する(第5図
C)。
次に、半絶縁性半導体基板1の主面2上に、例
えば1μmの厚さを有する例えばフオトレジスト
(例えば商品名AZ1470)でなるマスク材層52
と、例えば5000Åの厚さを有する例えばSiO2で
なるマスク材層53とを、それらの順に、上述し
た不純物導入層3を覆つて、積層して形成する
(第5図D)。この場合、マスク材層52は塗布に
よつて形成し得る。また、マスク材層53はスパ
ツタ堆積法によつて形成し得る。
えば1μmの厚さを有する例えばフオトレジスト
(例えば商品名AZ1470)でなるマスク材層52
と、例えば5000Åの厚さを有する例えばSiO2で
なるマスク材層53とを、それらの順に、上述し
た不純物導入層3を覆つて、積層して形成する
(第5図D)。この場合、マスク材層52は塗布に
よつて形成し得る。また、マスク材層53はスパ
ツタ堆積法によつて形成し得る。
次に、マスク材層53上に、例えばマスク材層
52と同じ材料でなるマスク材層54を、上方か
らみて、不純物導入層3を例えば0.7μmの幅で横
切つて、例えば1μmの厚さに形成する(第5図
E)。
52と同じ材料でなるマスク材層54を、上方か
らみて、不純物導入層3を例えば0.7μmの幅で横
切つて、例えば1μmの厚さに形成する(第5図
E)。
次に、マスク材層52及び53に対し、マスク
材層54をマスクして用いて、例えばそれ自体は
公知の反応性イオンエツチング法によるエツチン
グ処理を行うことによつて、マスク材層52及び
53のマスク材層54下の領域でなるマスク材層
52′及び53′を、マスク材層54と同じパター
ンに形成する(第5図F)。
材層54をマスクして用いて、例えばそれ自体は
公知の反応性イオンエツチング法によるエツチン
グ処理を行うことによつて、マスク材層52及び
53のマスク材層54下の領域でなるマスク材層
52′及び53′を、マスク材層54と同じパター
ンに形成する(第5図F)。
次に、マスク材層52′に対し、マスク材層5
3′をマスクとして用いて、例えば0.05torrの圧
力を有する酸素の放電雰囲気中での反応性イオン
エツチング法による、それ自体は公知のエツチン
グ処理を行うことによつて、上方からみて、例え
ばマスク材層53′に比し0.4μm程度狭い幅を有
するというような、マスク材層53′に比し一周
り小さな、マスク材層53′に内包されているマ
スク材層52″を形成し、これによつて、半絶縁
性半導体基板1の主面2上に、マスク材層52″
と、そのマスク材層52″上に形成され且つマス
ク材層52″に比し大なる幅を有するマスク材層
53′とを有する断面T字状のマスク層55を、
上方からみて、不純物導入層3を横切つて形成す
る(第5図G)。この場合、マスク材層54は、
マスク材層53′上から飛散して、除去されてい
る。
3′をマスクとして用いて、例えば0.05torrの圧
力を有する酸素の放電雰囲気中での反応性イオン
エツチング法による、それ自体は公知のエツチン
グ処理を行うことによつて、上方からみて、例え
ばマスク材層53′に比し0.4μm程度狭い幅を有
するというような、マスク材層53′に比し一周
り小さな、マスク材層53′に内包されているマ
スク材層52″を形成し、これによつて、半絶縁
性半導体基板1の主面2上に、マスク材層52″
と、そのマスク材層52″上に形成され且つマス
ク材層52″に比し大なる幅を有するマスク材層
53′とを有する断面T字状のマスク層55を、
上方からみて、不純物導入層3を横切つて形成す
る(第5図G)。この場合、マスク材層54は、
マスク材層53′上から飛散して、除去されてい
る。
次に、半絶縁性半導体基板1に対し、上述した
マスク層55をマスクとして用いて、例えば
60KeVに加速された、例えばSiでなる不純物導
入層3と同じ導電型を与える不純物のイオン20
を、6×1013cm-2のドーズ量で注入させる処理
を、上方から行うことによつて、半絶縁性半導体
基板1の主面2側に、上方からみて、マスク層5
5のマスク材層53′によつてマスクされていな
い領域における、マスク材層53′を挟んだ2つ
の領域において、不純物導入層3に比し厚い厚さ
を有し且つ不純物導入層に比し高い不純物濃度を
有する不純物導入領域57及び58をそれぞれ形
成するとともに、マスク層55のマスク材層5
3′によつてマスクされている領域における、マ
スク材層52″を挟んだ2つの領域において、例
えば不純物導入層3と略々同じ厚さというような
不純物導入領域57及び58に比し薄い厚さを有
し且つ不純物導入層3に比し高い不純物濃度を有
する不純物導入領域57′及び58′を、不純物導
入領域57及び58とそれぞれ連接してそれぞれ
形成する。よつて、半絶縁性半導体基板1の主面
2側に、上方からみて、マスク層55のマスク材
層52″を挟んだ2つの領域において、上述した
不純物導入領域57及び57′からなるソース領
域8と、上述した不純物導入領域58及び58′
からなるドレイン領域9とをそれぞれ形成すると
ともに、不純物導入層3のマスク層55のマスク
材層52″下の領域でなり且つ上述したソース領
域8及びドレイン領域9に連接しているチヤンネ
ル領域10を形成する(第5図H)。
マスク層55をマスクとして用いて、例えば
60KeVに加速された、例えばSiでなる不純物導
入層3と同じ導電型を与える不純物のイオン20
を、6×1013cm-2のドーズ量で注入させる処理
を、上方から行うことによつて、半絶縁性半導体
基板1の主面2側に、上方からみて、マスク層5
5のマスク材層53′によつてマスクされていな
い領域における、マスク材層53′を挟んだ2つ
の領域において、不純物導入層3に比し厚い厚さ
を有し且つ不純物導入層に比し高い不純物濃度を
有する不純物導入領域57及び58をそれぞれ形
成するとともに、マスク層55のマスク材層5
3′によつてマスクされている領域における、マ
スク材層52″を挟んだ2つの領域において、例
えば不純物導入層3と略々同じ厚さというような
不純物導入領域57及び58に比し薄い厚さを有
し且つ不純物導入層3に比し高い不純物濃度を有
する不純物導入領域57′及び58′を、不純物導
入領域57及び58とそれぞれ連接してそれぞれ
形成する。よつて、半絶縁性半導体基板1の主面
2側に、上方からみて、マスク層55のマスク材
層52″を挟んだ2つの領域において、上述した
不純物導入領域57及び57′からなるソース領
域8と、上述した不純物導入領域58及び58′
からなるドレイン領域9とをそれぞれ形成すると
ともに、不純物導入層3のマスク層55のマスク
材層52″下の領域でなり且つ上述したソース領
域8及びドレイン領域9に連接しているチヤンネ
ル領域10を形成する(第5図H)。
この場合、ソース領域8を構成している不純物
導入領域57と、ドレイン領域9を構成している
不純物導入領域58とは、不純物イオン20が、
半絶縁性半導体基板1に、マスク層55を通るこ
となしに、直接、従つてエネルギを減衰させるこ
となしに注入されることによつて形成されるた
め、上述した厚い厚さに形成されるものである。
また、ソース領域8を構成している不純物導入領
域57′と、ドレイン領域9を構成している不純
物導入領域58′とは、不純物イオン20が、半
絶縁性半導体基板1に、マスク層55のマスク材
層53′を通り、従つてエネルギを約1/2に減衰さ
せて注入されることによつて形成されるため、上
述した薄い厚さに形成されるものである。さら
に、チヤンネル領域10が形成されるのは、不純
物イオン20が、そのエネルギをして、マスク層
55のマスク材層52″内で失われるため、半絶
縁性半導体基板1に達しないからである。
導入領域57と、ドレイン領域9を構成している
不純物導入領域58とは、不純物イオン20が、
半絶縁性半導体基板1に、マスク層55を通るこ
となしに、直接、従つてエネルギを減衰させるこ
となしに注入されることによつて形成されるた
め、上述した厚い厚さに形成されるものである。
また、ソース領域8を構成している不純物導入領
域57′と、ドレイン領域9を構成している不純
物導入領域58′とは、不純物イオン20が、半
絶縁性半導体基板1に、マスク層55のマスク材
層53′を通り、従つてエネルギを約1/2に減衰さ
せて注入されることによつて形成されるため、上
述した薄い厚さに形成されるものである。さら
に、チヤンネル領域10が形成されるのは、不純
物イオン20が、そのエネルギをして、マスク層
55のマスク材層52″内で失われるため、半絶
縁性半導体基板1に達しないからである。
次に、マスク層55のマスク材層52″に対し、
マスク材層53′をマスクとして用いて、上述し
たマスク材層52″を形成する場合と同様のエツ
チングを行うことによつて、マスク材層52″か
ら、ソース領域8を構成している不純物導入領域
57′及びドレイン領域9を構成している不純物
導入領域58′が、マスク材層52′下に横方向に
拡がつている分に応じた分だけ1周り小さなマス
ク材層52を形成し、これによつて、半絶縁性
半導体基板1の主面2上に、マスク材層52
と、そのマスク材層52上に形成され且つマス
ク材層52に比し大なる幅を有するマスク材層
53′とを有する断面T字状のマスク層55′を形
成する(第5図I)。
マスク材層53′をマスクとして用いて、上述し
たマスク材層52″を形成する場合と同様のエツ
チングを行うことによつて、マスク材層52″か
ら、ソース領域8を構成している不純物導入領域
57′及びドレイン領域9を構成している不純物
導入領域58′が、マスク材層52′下に横方向に
拡がつている分に応じた分だけ1周り小さなマス
ク材層52を形成し、これによつて、半絶縁性
半導体基板1の主面2上に、マスク材層52
と、そのマスク材層52上に形成され且つマス
ク材層52に比し大なる幅を有するマスク材層
53′とを有する断面T字状のマスク層55′を形
成する(第5図I)。
次に、半前悦性半導体基板11の主面2上に、
例えばSiO2でなる絶縁層13を、例えばスパツ
タ堆積法によつて、マスク層11に比し薄い厚さ
に形成する(第5図J)。なお、このとき、マス
ク層11上にも、絶縁層12と同じ材料の絶縁層
14が形成される。
例えばSiO2でなる絶縁層13を、例えばスパツ
タ堆積法によつて、マスク層11に比し薄い厚さ
に形成する(第5図J)。なお、このとき、マス
ク層11上にも、絶縁層12と同じ材料の絶縁層
14が形成される。
次に、マスク層11を溶去することによつて、
そのマスク層11を、その上に形成されている絶
縁層14とともに、半絶縁性半導体基板1上から
除去し、絶縁層13に、チヤンネル領域10を外
部に臨ませている窓15を形成する(第5図K)。
そのマスク層11を、その上に形成されている絶
縁層14とともに、半絶縁性半導体基板1上から
除去し、絶縁層13に、チヤンネル領域10を外
部に臨ませている窓15を形成する(第5図K)。
次に、絶縁層13に、ソース領域8及びドレイ
ン領域9を外部に臨ませる窓16及び17を形成
し、そして、ソース領域8及びドレイン領域9
に、窓16及び17をそれぞれ通じて、ソース電
極11及びドレイン電極12を形成し、しかる後
またはその前に、チヤンネル領域10に、ゲート
電極4、チヤンネル領域10との間でシヨツトキ
接合5を形成するように形成する(第5図L)。
ン領域9を外部に臨ませる窓16及び17を形成
し、そして、ソース領域8及びドレイン領域9
に、窓16及び17をそれぞれ通じて、ソース電
極11及びドレイン電極12を形成し、しかる後
またはその前に、チヤンネル領域10に、ゲート
電極4、チヤンネル領域10との間でシヨツトキ
接合5を形成するように形成する(第5図L)。
以上のようにして、第4図で上述した電界効果
トランジスタを製造する。
トランジスタを製造する。
実施例 2
次に、第6図を伴なつて、本願第2番目の発明
による電界効果トランジスタの製法の実施例を述
べよう。
による電界効果トランジスタの製法の実施例を述
べよう。
第6図において、第5図との対応部分には同一
符号を付して詳細説明を省略する。
符号を付して詳細説明を省略する。
第6図に示す本願第2番目の発明による電界効
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
すなわち、第5図A〜第5図Gで上述したと同
様の工程を順次とつて、第6図Aに示されている
ように、半絶縁性半導体基板1の主面2側に、不
純物導入層51及び3がそれらの順に積層され、
そして、半絶縁性半導体基板1の主面2上に、マ
スク材層52″と、そのマスク材層52″上に形成
され且つマスク材層52″に比し大なる幅を有す
るマスク材層53′とを有する断面T字状のマス
ク層55が、上方からみて、不純物導入層3を横
切つて形成されている、という構成を得る。ただ
し、この場合、後述するところからさらに明らか
となるが、マスク層55のマスク材層53′が、
第5図の場合に比し厚い厚さを有している。ま
た、マスク層55のマスク材層52″は、第5図
で上述したマスク材層52と同程度の幅を有
するを可とする。
様の工程を順次とつて、第6図Aに示されている
ように、半絶縁性半導体基板1の主面2側に、不
純物導入層51及び3がそれらの順に積層され、
そして、半絶縁性半導体基板1の主面2上に、マ
スク材層52″と、そのマスク材層52″上に形成
され且つマスク材層52″に比し大なる幅を有す
るマスク材層53′とを有する断面T字状のマス
ク層55が、上方からみて、不純物導入層3を横
切つて形成されている、という構成を得る。ただ
し、この場合、後述するところからさらに明らか
となるが、マスク層55のマスク材層53′が、
第5図の場合に比し厚い厚さを有している。ま
た、マスク層55のマスク材層52″は、第5図
で上述したマスク材層52と同程度の幅を有
するを可とする。
次に、半絶縁性半導体基板1に対し、マスク層
55をマスクとして用いて、第6図Bに示すよう
に、第5図Hで上述したのに準じた不純物のイオ
ン20を注入させる処理を、上方から、不純物の
イオン20のマスク層55のマスク層材層53′
を通らないように行うことによつて、半絶縁性半
導体基板1の主面2側に、上方からみて、マスク
層55のマスク材層53′によつてマスクされて
いない領域における、マスク材層53′を挟んだ
2つの領域において、第5図Hで上述したと同様
の不純物導入領域57及び58をそれぞれ形成す
る。
55をマスクとして用いて、第6図Bに示すよう
に、第5図Hで上述したのに準じた不純物のイオ
ン20を注入させる処理を、上方から、不純物の
イオン20のマスク層55のマスク層材層53′
を通らないように行うことによつて、半絶縁性半
導体基板1の主面2側に、上方からみて、マスク
層55のマスク材層53′によつてマスクされて
いない領域における、マスク材層53′を挟んだ
2つの領域において、第5図Hで上述したと同様
の不純物導入領域57及び58をそれぞれ形成す
る。
次に、またはその前に、第6図Cに示すよう
に、半絶縁性半導体基板1に対し、マスク層55
をマスクとして用いて、不純物導入層3と同じ導
電型を与える不純物のイオンを注入させる処理
を、符号60で示すように、斜め上方から、不純
物導入領域57側から不純物導入領域58側に向
う方向に行い、しかる後またはその前に、いま述
べた不純物のイオンを注入させる処理と同様の処
理を、符号61で示すように、斜め上方から、不
純物導入領域58側から不純物導入領域57側に
向う方向に行うことによつて、半絶縁性半導体基
板1の主面2側に、上方からみて、マスク層55
のマスク材層53′によつてマスクされている領
域における、マスク材層53′を挟んだ2つの領
域において、第5図Hで上述したと同様の不純物
導入領域57′及び58′を形成するとともに、チ
ヤンネル領域10を形成する。ただし、この場
合、不純物導入領域57′及び58′の不純物濃度
を、不純物導入領域58′が不純物導入領域5
7′に比し低い不純物濃度を有するように、互に
異ならしめてもよい。
に、半絶縁性半導体基板1に対し、マスク層55
をマスクとして用いて、不純物導入層3と同じ導
電型を与える不純物のイオンを注入させる処理
を、符号60で示すように、斜め上方から、不純
物導入領域57側から不純物導入領域58側に向
う方向に行い、しかる後またはその前に、いま述
べた不純物のイオンを注入させる処理と同様の処
理を、符号61で示すように、斜め上方から、不
純物導入領域58側から不純物導入領域57側に
向う方向に行うことによつて、半絶縁性半導体基
板1の主面2側に、上方からみて、マスク層55
のマスク材層53′によつてマスクされている領
域における、マスク材層53′を挟んだ2つの領
域において、第5図Hで上述したと同様の不純物
導入領域57′及び58′を形成するとともに、チ
ヤンネル領域10を形成する。ただし、この場
合、不純物導入領域57′及び58′の不純物濃度
を、不純物導入領域58′が不純物導入領域5
7′に比し低い不純物濃度を有するように、互に
異ならしめてもよい。
次に、第5図J〜第5図Lで上述したと同様の
工程を順次とつて、第5図Lで上述したと同様
の、従つて、第4図で上述したと同様の電界効果
トランジスタを製造する。
工程を順次とつて、第5図Lで上述したと同様
の、従つて、第4図で上述したと同様の電界効果
トランジスタを製造する。
実施例 3
づきに、第7図を伴なつて、本願第3番目の発
明による電界効果トランジスタの製法の実施例を
述べよう。
明による電界効果トランジスタの製法の実施例を
述べよう。
第7図において、第5図との対応部分には同一
符号を付して詳細説明を省略する。
符号を付して詳細説明を省略する。
第7図に示す本願第3番目の発明による電界効
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
すなわち、第5図A〜第5図Cで上述したと同
様の工程を順次とつて、第7図Aに示されている
ように、半絶縁性半導体基板1の主面2側に、不
純物導入層51及び3がそれらの順に積層されて
いる構成を得る。
様の工程を順次とつて、第7図Aに示されている
ように、半絶縁性半導体基板1の主面2側に、不
純物導入層51及び3がそれらの順に積層されて
いる構成を得る。
次に、半絶縁性半導体基板1の主面2上に、第
7図Bに示すように、ゲート電極材層71を、不
純物導入層3との間でシヨツトキ接合を形成する
ように、例えばスパツタリング法によつて例えば
2000Åの厚さに形成する。この場合、ゲート電極
材層71は例えばTi0.3W0.7合金でなる。
7図Bに示すように、ゲート電極材層71を、不
純物導入層3との間でシヨツトキ接合を形成する
ように、例えばスパツタリング法によつて例えば
2000Åの厚さに形成する。この場合、ゲート電極
材層71は例えばTi0.3W0.7合金でなる。
次に、ゲート電極材層71上に、第7図Cに示
すように、例えばフオトレジストでなり且つゲー
ト電極材層71を外部に臨ませる窓73を有する
マスク層72を、それ自体は公知の方法で形成す
る。この場合、窓73の長さは、0.7μmとし得
る。
すように、例えばフオトレジストでなり且つゲー
ト電極材層71を外部に臨ませる窓73を有する
マスク層72を、それ自体は公知の方法で形成す
る。この場合、窓73の長さは、0.7μmとし得
る。
次に、第7図Dに示すように、ゲート電極材層
71のマスク層72の窓73に臨む領域上に、マ
スク層72に比し薄い厚さを有する例えばAlで
なるマスク材層74を、例えば蒸着法によつて形
成する。このとき、マスク層72上にも、マスク
材層72と同じ材料のマスク材層75が形成され
る。
71のマスク層72の窓73に臨む領域上に、マ
スク層72に比し薄い厚さを有する例えばAlで
なるマスク材層74を、例えば蒸着法によつて形
成する。このとき、マスク層72上にも、マスク
材層72と同じ材料のマスク材層75が形成され
る。
次に、第7図Eに示すように、マスク層72を
溶去することによつて、マスク層72を、その上
のマスク材層75とともに、ゲート電極材層71
上から除去する。
溶去することによつて、マスク層72を、その上
のマスク材層75とともに、ゲート電極材層71
上から除去する。
次に、ゲート電極材層71に対し、マスク材層
74をマスクとして用いて、例えばCF4ガスを用
いた反応性エツチング処理を、上方から行うこと
によつて、半絶縁性半導体基板1の主面2上に、
第7図Fに示すように、ゲート電極材層71′と、
そのゲート電極材層71′上に形成され且つゲー
ト電極材層71′に比し大なる幅を有するマスク
材層74とを有する断面T字状のマスク層77
を、上方からみて、不純物導入層3を横切つて形
成する。
74をマスクとして用いて、例えばCF4ガスを用
いた反応性エツチング処理を、上方から行うこと
によつて、半絶縁性半導体基板1の主面2上に、
第7図Fに示すように、ゲート電極材層71′と、
そのゲート電極材層71′上に形成され且つゲー
ト電極材層71′に比し大なる幅を有するマスク
材層74とを有する断面T字状のマスク層77
を、上方からみて、不純物導入層3を横切つて形
成する。
次に、第5図Hで上述したと同様の不純物のイ
オン20の注入処理を、上方から、不純物のイオ
ン20がマスク層77のマスク材層74を通るよ
うに行うことによつて、第7図Gに示すように、
半絶縁性半導体基板1の主面2側に、上方からみ
て、マスク層77のマスク材層74によつてマス
クされていない領域における、マスク材層74を
挟んだ2つの領域において、第5図Hで上述した
と同様の不純物導入領域57及び58をそれぞれ
形成するとともに、マスク層77のマスク材層7
4によつてマスクされている領域における、ゲー
ト電極材層71′を挟んだ2つの領域において、
第5図Hで上述したと同様の不純物導入領域5
7′及び58′を形成する。
オン20の注入処理を、上方から、不純物のイオ
ン20がマスク層77のマスク材層74を通るよ
うに行うことによつて、第7図Gに示すように、
半絶縁性半導体基板1の主面2側に、上方からみ
て、マスク層77のマスク材層74によつてマス
クされていない領域における、マスク材層74を
挟んだ2つの領域において、第5図Hで上述した
と同様の不純物導入領域57及び58をそれぞれ
形成するとともに、マスク層77のマスク材層7
4によつてマスクされている領域における、ゲー
ト電極材層71′を挟んだ2つの領域において、
第5図Hで上述したと同様の不純物導入領域5
7′及び58′を形成する。
よつて、第5図Hで上述したと同様の、不純物
導入領域57及び57′からなるソース領域8と、
不純物導入領域58及び58′からなるドレイン
領域9とを形成するとともに、不純物導入層3の
マスク層77のゲート電極材層71′下の領域で
なる、第5図Hで上述したと同様のチヤンネル領
域10を形成する。
導入領域57及び57′からなるソース領域8と、
不純物導入領域58及び58′からなるドレイン
領域9とを形成するとともに、不純物導入層3の
マスク層77のゲート電極材層71′下の領域で
なる、第5図Hで上述したと同様のチヤンネル領
域10を形成する。
次に、第7図Hに示すように、ゲート電極材層
71′に対し、マスク材層74をマスクとして用
いて、第5図Iで上述したと同様のエツチング処
理を行うことによつて、ゲート電極4を形成す
る。
71′に対し、マスク材層74をマスクとして用
いて、第5図Iで上述したと同様のエツチング処
理を行うことによつて、ゲート電極4を形成す
る。
次に、第7図Iに示すように、ゲート電極4上
から、マスク材層74を除去する。
から、マスク材層74を除去する。
次に、第7図Jに示すように、ソース領域57
及び58上に、ソース電極11及びドレイン電極
12を形成する。
及び58上に、ソース電極11及びドレイン電極
12を形成する。
以上のようにして、第4図で上述したと同様の
電界効果トランジスタはを製造する。
電界効果トランジスタはを製造する。
実施例 4
次に、第8図を伴なつて、本願第4番目の発明
による電界効果トランジスタの製法の実施例を述
べよう。
による電界効果トランジスタの製法の実施例を述
べよう。
第8図において、第7図との対応部分には同一
符号を付して詳細説明を省略する。
符号を付して詳細説明を省略する。
第8図に示す本願第4番目の発明による電界効
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
果トランジスタの製法は、次に述べる順次の工程
をとつて、第4図に示すと同様の電界効果トラン
ジスタを製造する。
すなわち、第7図A〜第7図Fで上述したと同
様の工程を順次とつて、第8図Aに示されている
ように、半絶縁性半導体基板1の主面2側に、不
純物導入層51及び3がそれらの順に積層され、
そして、半絶縁性半導体基板1の主面2上に、ゲ
ート電極材層71′と、そのゲート電極材層7
1′上に形成され且つゲート電極材層71′に比し
大なる幅を有するマスク材層74とを有する断面
T字状のマスク層77が、上方からみて、不純物
導入層3を横切つて形成されている、という構成
を得る。
様の工程を順次とつて、第8図Aに示されている
ように、半絶縁性半導体基板1の主面2側に、不
純物導入層51及び3がそれらの順に積層され、
そして、半絶縁性半導体基板1の主面2上に、ゲ
ート電極材層71′と、そのゲート電極材層7
1′上に形成され且つゲート電極材層71′に比し
大なる幅を有するマスク材層74とを有する断面
T字状のマスク層77が、上方からみて、不純物
導入層3を横切つて形成されている、という構成
を得る。
この場合、後述するところからさらに明らかと
なるが、マスク層77のマスク材層74が、第7
図の場合に比し厚い厚さを有している。また、マ
スク層77のゲート電極材層71′は、第7図H
で上述したゲート電極4と同程度の幅を有するを
可とする。
なるが、マスク層77のマスク材層74が、第7
図の場合に比し厚い厚さを有している。また、マ
スク層77のゲート電極材層71′は、第7図H
で上述したゲート電極4と同程度の幅を有するを
可とする。
次に、半絶縁性半導体基板1に対し、マスク層
77をマスクとして用いて、第8図Bに示すよう
に、第7図Gで上述したのに準じた不純物のイオ
ン20の注入させる処理を、上方から、不純物の
イオン20がマスク層77のマスク材層74を通
らないように行うことによつて、第6図Bで上述
したと同様に、半絶縁性半導体基板1の主面2側
に、上方からマスク層77のマスク材層74によ
つてマスクされていない領域における、マスク材
層74を挟んだ2つの領域において、第7図Gで
上述したと同様の不純物導入領域57及び58を
それぞれ形成する。
77をマスクとして用いて、第8図Bに示すよう
に、第7図Gで上述したのに準じた不純物のイオ
ン20の注入させる処理を、上方から、不純物の
イオン20がマスク層77のマスク材層74を通
らないように行うことによつて、第6図Bで上述
したと同様に、半絶縁性半導体基板1の主面2側
に、上方からマスク層77のマスク材層74によ
つてマスクされていない領域における、マスク材
層74を挟んだ2つの領域において、第7図Gで
上述したと同様の不純物導入領域57及び58を
それぞれ形成する。
次に、またはその前に、第8図Cに示すよう
に、第6図Cで上述したと同様に、半絶縁性半導
体基板1に対し、マスク層77をマスクとして用
いて、不純物導入層3と同じ導電型を与える不純
物のイオンを注入させる処理を、符号60で示す
ように、斜め上方から、不純物導入領域57側か
ら不純物導入領域58側に向う方向に行い、しか
る後またはその前に、いま述べた不純物のイオン
を注入させる処理と同様の処理を、符号61で示
すように、斜め上方から不純物導入領域58側か
ら不純物導入領域57側に向う方向に行うことに
よつて、半絶縁性半導体基板1の主面2側に、上
方からみて、マスク層77のマスク材層54によ
つてマスクされている領域における、ゲート電極
材層71′を挟んだ2つの領域において、第7図
Gで上述したと同様の不純物導入領域57′及び
58′を形成する。ただし、この場合、不純物導
入領域57′及び58′の不純物濃度を、不純物導
入領域58′が不純物導入領域57′に比し低い不
純物濃度を有するように、互に異ならしめてもよ
い。
に、第6図Cで上述したと同様に、半絶縁性半導
体基板1に対し、マスク層77をマスクとして用
いて、不純物導入層3と同じ導電型を与える不純
物のイオンを注入させる処理を、符号60で示す
ように、斜め上方から、不純物導入領域57側か
ら不純物導入領域58側に向う方向に行い、しか
る後またはその前に、いま述べた不純物のイオン
を注入させる処理と同様の処理を、符号61で示
すように、斜め上方から不純物導入領域58側か
ら不純物導入領域57側に向う方向に行うことに
よつて、半絶縁性半導体基板1の主面2側に、上
方からみて、マスク層77のマスク材層54によ
つてマスクされている領域における、ゲート電極
材層71′を挟んだ2つの領域において、第7図
Gで上述したと同様の不純物導入領域57′及び
58′を形成する。ただし、この場合、不純物導
入領域57′及び58′の不純物濃度を、不純物導
入領域58′が不純物導入領域57′に比し低い不
純物濃度を有するように、互に異ならしめてもよ
い。
次に、第7図H〜第7図Jで上述したと同様の
工程を順次とつて、第7図Jで上述したと同様
の、従つて、第4図で上述したと同様の電界効果
トランジスタを製造する。
工程を順次とつて、第7図Jで上述したと同様
の、従つて、第4図で上述したと同様の電界効果
トランジスタを製造する。
なお、上述においては、本願第1、第2、第3
及び第4番目の発明のそれぞれについて、1つの
実施例を述べたに止まり、例えば、第6図及び第
8図で上述した本願第2及び第4番目の発明にお
いて、符号60及び61で示されている不純物イ
オンの注入のいずれか一方を省略し、非対象型の
電界効果トランジスタを製造することもでき、ま
た、半絶縁性半導体基板1をその主面が窒化シリ
コン幕の表面でなるものとして、上述した本発明
によつて、電界効果トランジスタを製造すること
もでき、その他、本発明の精神を脱することなし
に、種々の変型、変更をなし得るであろう。
及び第4番目の発明のそれぞれについて、1つの
実施例を述べたに止まり、例えば、第6図及び第
8図で上述した本願第2及び第4番目の発明にお
いて、符号60及び61で示されている不純物イ
オンの注入のいずれか一方を省略し、非対象型の
電界効果トランジスタを製造することもでき、ま
た、半絶縁性半導体基板1をその主面が窒化シリ
コン幕の表面でなるものとして、上述した本発明
によつて、電界効果トランジスタを製造すること
もでき、その他、本発明の精神を脱することなし
に、種々の変型、変更をなし得るであろう。
第1図は、従来の電界効果トランジスタの製法
によつて製造される電界効果トランジスタを示す
略線的断面図である。第2図は、第1図に示す電
界効果トランジスタを製造する従来の製法の一例
を示す順次の工程における略線的断面図である。
第3図は、第1図に示す電界効果トランジスタを
製造する従来の製法の他の例を示す順次の工程に
おける略線的断面図である。第4図は、本発明に
よる電界効果トランジスタの製法によつて製造さ
れる電界効果トランジスタの一例を示す略線的断
面図である。第5図は、第4図に示す電界効果ト
ランジスタを製造する本願第1番目の発明による
電界効果トランジスタの製法の実施例を示す順次
の工程における略線的断面図である。第6図は、
第4図に示す電界効果トランジスタを製造する本
願第2番目の発明による電界効果トランジスタの
製法の実施例を示す順次の工程における略線的断
面図である。第7図は、第4図に示す電界効果ト
ランジスタを製造する本願第3番目の発明による
電界効果トランジスタの製法の実施例を示す順次
の工程における略線的断面図である。第8図は、
第4図に示す電界効果トランジスタを製造する本
願第4番目の発明による電界効果トランジスタの
製法の実施例を示す順次の工程における略線的断
面図である。 1……半絶縁性半導体基板、2……半絶縁性半
導体基板1の主面、3……不純物導入層、4……
ゲート電極、5……シヨツトキ接合、8……ソー
ス領域、9……ドレイン領域、10……チヤンネ
ル領域、11……ソース電極、12……ドレイン
電極、16,17……窓、18……マスク層、2
0……不純物イオン、51……不純物導入層、5
2,53,54……マスク材層、57,57′…
…不純物導入領域、58,58′……不純物導入
領域、71……ゲート電極材層、72……マスク
層、73……窓、74……マスク材層、77……
マスク層。
によつて製造される電界効果トランジスタを示す
略線的断面図である。第2図は、第1図に示す電
界効果トランジスタを製造する従来の製法の一例
を示す順次の工程における略線的断面図である。
第3図は、第1図に示す電界効果トランジスタを
製造する従来の製法の他の例を示す順次の工程に
おける略線的断面図である。第4図は、本発明に
よる電界効果トランジスタの製法によつて製造さ
れる電界効果トランジスタの一例を示す略線的断
面図である。第5図は、第4図に示す電界効果ト
ランジスタを製造する本願第1番目の発明による
電界効果トランジスタの製法の実施例を示す順次
の工程における略線的断面図である。第6図は、
第4図に示す電界効果トランジスタを製造する本
願第2番目の発明による電界効果トランジスタの
製法の実施例を示す順次の工程における略線的断
面図である。第7図は、第4図に示す電界効果ト
ランジスタを製造する本願第3番目の発明による
電界効果トランジスタの製法の実施例を示す順次
の工程における略線的断面図である。第8図は、
第4図に示す電界効果トランジスタを製造する本
願第4番目の発明による電界効果トランジスタの
製法の実施例を示す順次の工程における略線的断
面図である。 1……半絶縁性半導体基板、2……半絶縁性半
導体基板1の主面、3……不純物導入層、4……
ゲート電極、5……シヨツトキ接合、8……ソー
ス領域、9……ドレイン領域、10……チヤンネ
ル領域、11……ソース電極、12……ドレイン
電極、16,17……窓、18……マスク層、2
0……不純物イオン、51……不純物導入層、5
2,53,54……マスク材層、57,57′…
…不純物導入領域、58,58′……不純物導入
領域、71……ゲート電極材層、72……マスク
層、73……窓、74……マスク材層、77……
マスク層。
Claims (1)
- 【特許請求の範囲】 1 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面上に、第1のマ
スク材層と、該第1のマスク材層上に形成され且
つ上記第1のマスク材層に比し大なる幅を有する
第2のマスク材層とを有する断面T字状のマスク
層を、上方からみて、上記不純物導入層を横切つ
て形成する工程と、 上記半絶縁性半導体基板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通るように行うことによつて、上
記半絶縁性半導体基板の主面側に、上方からみ
て、上記マスク層の第2のマスク材層によつてマ
スクされていない領域における、上記第2のマス
ク材層を挟んだ2つの領域において、上記不純物
導入層に比し厚い厚さを有し且つ上記不純物導入
層に比し高い不純物濃度を有する第1及び第2の
不純物導入領域をそれぞれ形成するとともに、上
記マスク層の上記第2のマスク材層によつてマス
クされている領域における、上記第1のマスク材
層を挟んだ2つの領域において、上記第1及び第
2の不純物導入領域に比し薄い厚さを有し且つ上
記不純物導入層に比し高い不純物濃度を有する第
3及び第4の不純物導入領域を、上記第1及び第
2の不純物導入領域とそれぞれ連接してそれぞれ
形成し、よつて、上記半絶縁性半導体基板の主面
側に、上方からみて、上記マスク層の上記第1の
マスク材層を挟んだ2つの領域において、上記第
1及び第3の不純物導入領域からなるソース領域
と、上記第2及び第4の不純物導入領域からなる
ドレイン領域とそれぞれ形成するとともに、上記
不純物導入層の上記マスク層の上記第1のマスク
材層下の領域でなり且つ上記ソース領域及びドレ
イン領域に連接しているチヤンネル領域を形成す
る工程とを含むことを特徴とする電界効果トラン
ジスタの製法。 2 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面側に、第1のマ
スク材層と、該第1のマスク材層上に形成され且
つ上記第1のマスス材層に比し大なる幅を有する
第2のマスク材層とを有する断面T字状のマスク
層を、上方からみて、上記不純物導入層を横切つ
て形成する工程と、 上記半絶縁半導体基板に対し、上記マスク層を
マスクとして用いて、上記不純物導入層と同じ導
電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通らないように行うことによつ
て、上記半絶縁性半導体基板の主面側に、上方か
らみて、上記マスク層の第2のマスク材層によつ
てマスクされていない領域における、上記第2の
マスク材層を挟んだ2つの領域において、上記不
純物導入層に比し厚い厚さを有し且つ上記不純物
導入層に比し高い不純物濃度を有する第1及び第
2の不純物導入領域をそれぞれ形成し、しかる後
またはその前に、上記半絶縁性半導体基板に対
し、上記マスク層をマスクとして用いて、上記不
純物導入層を同じ導電型を与える不純物のイオン
を注入させる処理を、斜め上方から、上記第1の
不純物導入領域側から上記第2の不純物導入領域
側に向う方向に行うか、またはしかる後またはそ
の前に、上記不純物のイオンを注入させる処理と
同様の処理を、斜め上方から、上記第2の不純物
導入領域側から上記第1の不純物導入領域側に向
う方向に行うことによつて、上記半絶縁性半導体
基板の主面側に、上方からみて、上記マスク層の
第2のマスク材層によつてマスクされている領域
における、上記第1のマスク材層を挟んだ2つの
領域の一方において、上記第1及び第2の不純物
導入領域に比し薄い厚さを有し且つ上記不純物導
入層に比し高い不純物濃度を有する第3の不純物
導入領域を、上記第1の不純物導入領域と連接し
て形成するか、または上記第1のマスク材層を挟
んだ2つの領域において、上記第3の不純物導入
領域及び上記第1及び第2の不純物導入領域に比
し薄い厚さを有し且つ上記不純物導入層に比し高
い不純物濃度を有する第4の不純物導入領域を、
上記第1及び第2の不純物導入領域とそれぞれ連
接してそれぞれ形成し、よつて、上記半絶縁性半
導体基板の主面側に、上方からみて、上記マスク
層の上記第1のマスク材層を挟んだ2つの領域に
おいて、上記第1及び第3の不純物導入領域から
なるソース領域及びドレイン領域中の一方と、上
記第2の不純物導入領域からなるまたは上記第2
及び第4の不純物導入領域からなるソース領域及
びドレイン領域中の他方とそれぞれ形成するとと
もに、上記不純物導入層の上記マスク層の上記第
1のマスク材層下の領域でなり且つ上記ソース領
域及びドレイン領域に連接しているチヤンネル領
域を形成する工程とを含むことを特徴とする電界
効果トランジスタの製法。 3 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面上に、ゲート電
極材層と、該ゲート電極材層に形成され且つ上記
ゲート電極材層に比し大なる幅を有するマスク材
層とを有する断面T字状のマスク層を、上方から
みて、上記不純物導入層を横切つて形成する工程
と、 上記半絶縁性半導体基板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通るように行うことによつて、上
記半絶縁性半導体基板の主面側に、上方からみ
て、上記マスク層のマスク材層によつてマスクさ
れていない領域における、上記マスク材層を挟ん
だ2つの領域において、上記不純物導入層に比し
厚い厚さを有し且つ上記不純物導入層に比し高い
不純物濃度とを有する第1及び第2の不純物導入
領域をそれぞれ形成するとともに、上記マスク層
の上記マスク材層によつてマスクされている領域
における、上記ゲート電極材層を挟んだ2つの領
域において、上記第1及び第2の不純物導入領域
に比し薄い厚さを有し且つ上記不純物導入層に比
し高い不純物濃度を有する第3及び第4の不純物
導入領域を、上記第1及び第2の不純物導入領域
とそれぞれ連接してそれぞれ形成し、よつて、上
記半絶縁性半導体基板の主面側に、上方からみ
て、上記マスク層の上記ゲート電極材層を挟んだ
2つの領域において、上記第1及び第3の不純物
導入領域からなるソース領域と、上記第2及び第
4の不純物導入領域からなるドレイン領域とを形
成するとともに、上記不純物導入層の上記マスク
層の上記ゲート電極材層下の領域でなり且つ上記
ソース領域及びドレイン領域に連接しているチヤ
ンネル領域を形成する工程とを含むことを特徴と
する電界効果トランジスタの製法。 4 半絶縁性半導体基板の主面側に、上方からみ
て、所要のパターンを有し且つ所定の導電型を与
える不純物が導入されている不純物導入層を形成
する工程と、 上記半絶縁性半導体基板の主面側に、ゲート電
極材層と、該ゲート電極材層上に形成され且つ上
記ゲートを電極材層に比し大なる幅を有するマス
ク材層とを有する断面T字状のマスク層を、上方
からみて、上記不純物導入層を横切つて形成する
工程と、 上記半絶縁性半導体基板に対し、上記マスク層
をマスクとして用いて、上記不純物導入層と同じ
導電型を与える不純物のイオンを注入させる処理
を、上方から、上記イオンが上記マスク層の第2
のマスク材層を通らないように行うことによつ
て、上記半絶縁性半導体基板の主面側に、上方か
らみて、上記マスク層のマスク材層によつてマス
クされていない領域における、上記マスク材層を
挟んだ2つの領域において、上記不純物導入層に
比し厚い厚さを有し且つ上記不純物導入層に比し
高い不純物濃度を有する第1及び第2の不純物導
入領域をそれぞれ形成し、しかる後またはその前
に、上記半絶縁性半導体基板に対し、上記マスク
層をマスクとして用いて、上記不純物導入層と同
じ導電型を与える不純物のイオンを注入させる処
理を、斜め上方から、上記第1の不純物導入領域
側から上記第2の不純物導入領域側に向う方向に
行うか、またはしかる後またはその前に、上記不
純物のイオンを注入させる処理と同様を処理を、
斜め方向から、上記第2の不純物導入領域側から
上記第1の不純物導入領域側に向う方向に行うこ
とによつて、上記半絶縁性半導体基板の主面側
に、上方からみて、上記マスク層のマスク材層に
よつてマスクされている領域における、上記ゲー
ト電極材層を挟んだ2つの領域の一方において、
上記第1及び第2の不純物導入領域に比し薄い厚
さを有し且つ上記不純物導入層に比し高い不純物
濃度を有する第3の不純物導入領域を、上記第1
の不純物導入領域と連接して形成するか、または
上記ゲート電極材層を挟んだ2つの領域におい
て、上記第3の不純物導入領域及び上記第1及び
第2の不純物導入領域に比し薄い厚さを有し且つ
上記不純物導入層に比し高い不純物濃度を有する
第4の不純物導入領域を、それぞれ上記第1及び
第2の不純物導入領域とそれぞれ連接してそれぞ
れ形成し、よつて、上記半絶縁性半導体基板の主
面側に、上方からみて、上記マスク層の上記ゲー
ト電極材層を挟んだ2つの領域において、上記第
1及び第3の不純物導入領域からなるソース領域
及びドレイン領域中の一方と、上記第2の不純物
導入領域からなるまたは上記第2及び第4の不純
物導入領域からなるソース領域及びドレイン領域
中の他方とをそれぞれ形成するとともに、上記不
純物導入層の上記マスク層の上記ゲート電極材層
下の領域でなり且つ上記ソース領域及びドレイン
領域に連接しているチヤンネル領域を形成する工
程とを含むことを特徴とする電界効果トランジス
タの製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP459585A JPS61163666A (ja) | 1985-01-14 | 1985-01-14 | 電界効果トランジスタの製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP459585A JPS61163666A (ja) | 1985-01-14 | 1985-01-14 | 電界効果トランジスタの製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS61163666A JPS61163666A (ja) | 1986-07-24 |
JPH0574934B2 true JPH0574934B2 (ja) | 1993-10-19 |
Family
ID=11588393
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP459585A Granted JPS61163666A (ja) | 1985-01-14 | 1985-01-14 | 電界効果トランジスタの製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61163666A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR920005128B1 (ko) * | 1989-12-27 | 1992-06-26 | 재단법인 한국전자통신연구소 | 접합형 전계효과 트랜지스터 제조방법 |
US5116772A (en) * | 1990-12-26 | 1992-05-26 | Electronics And Telecommunications Research Institute | Method for manufacturing a junction field effect transisor |
-
1985
- 1985-01-14 JP JP459585A patent/JPS61163666A/ja active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS61163666A (ja) | 1986-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
US4925807A (en) | Method of manufacturing a semiconductor device | |
JPH07249766A (ja) | 半導体装置及びその製造方法 | |
JPH0532911B2 (ja) | ||
JPH0574934B2 (ja) | ||
JP2503656B2 (ja) | 薄膜電界効果型トランジスタ―およびその製造方法 | |
FR2606212A1 (fr) | Procede de fabrication d'un composant bicmos | |
JP2777942B2 (ja) | Mosトランジスタの製造方法 | |
JPH03296274A (ja) | 薄膜電界効果型トランジスタおよびその製造方法 | |
JP3431353B2 (ja) | 半導体装置およびその製造方法 | |
JP2759153B2 (ja) | 薄膜e▲上2▼promおよびその製造方法 | |
JP3241914B2 (ja) | 半導体装置の製造方法 | |
JP2835398B2 (ja) | 電界効果トランジスタの製法 | |
JPS609171A (ja) | 半導体装置の製造方法 | |
JPH0354865A (ja) | 薄膜電界効果トランジスタ及びその製造方法 | |
JPS6042632B2 (ja) | 半導体装置 | |
JP2623647B2 (ja) | 半導体装置の製造方法 | |
JPH0513458A (ja) | 半導体装置の製造方法 | |
JPS6182481A (ja) | シヨツトキ−ゲ−ト型電界効果トランジスタおよびその製造方法 | |
JPS60130863A (ja) | 半導体装置の製造方法 | |
JPH08204189A (ja) | 半導体装置の製造方法 | |
JPH0722203B2 (ja) | 接合型電界トランジスタ及びその製造方法 | |
JPS5972723A (ja) | 3−5族化合物半導体のオ−ミツク電極の形成方法 | |
JPS61229323A (ja) | オ−ミツク電極の製造方法 | |
JPH03205870A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
EXPY | Cancellation because of completion of term |