JPS61229323A - オ−ミツク電極の製造方法 - Google Patents
オ−ミツク電極の製造方法Info
- Publication number
- JPS61229323A JPS61229323A JP6905485A JP6905485A JPS61229323A JP S61229323 A JPS61229323 A JP S61229323A JP 6905485 A JP6905485 A JP 6905485A JP 6905485 A JP6905485 A JP 6905485A JP S61229323 A JPS61229323 A JP S61229323A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ohmic electrode
- groove
- semiconductor substrate
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 239000007772 electrode material Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 9
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 239000002344 surface layer Substances 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 18
- 238000010884 ion-beam technique Methods 0.000 abstract description 5
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 239000012535 impurity Substances 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract description 2
- 206010003497 Asphyxia Diseases 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は半導体基体に形成された溝にオーミック電極を
製造する方法に関するものである。
製造する方法に関するものである。
(従来の技術)
この種のオーミック電極は、一般に、文献ジャーナル・
オプ・アゲライド・フィジックス(Journal o
f Applied PhySics) 54 (11
)、Nov。
オプ・アゲライド・フィジックス(Journal o
f Applied PhySics) 54 (11
)、Nov。
1983P、P、6725−6731の1−ダブルへテ
ロ接合GaAs/AtGaAsバイポーラトランジスタ
」に提案されているような構造をなしており、その製造
方法は、低抵抗層上に形成された高抵抗層をウェットエ
ツチングにより選択的に除去し露出した低抵抗層上にリ
フトオフ法を用いてAuGe /Ni /Au等の金属
を積層し熱処理することによってオー壮、り電極を形成
するものである。このようなオーミック電極では、オー
ミック電極が低抵抗層に直接接触しているため、電子の
伝導がスムーズに行なわれる。
ロ接合GaAs/AtGaAsバイポーラトランジスタ
」に提案されているような構造をなしており、その製造
方法は、低抵抗層上に形成された高抵抗層をウェットエ
ツチングにより選択的に除去し露出した低抵抗層上にリ
フトオフ法を用いてAuGe /Ni /Au等の金属
を積層し熱処理することによってオー壮、り電極を形成
するものである。このようなオーミック電極では、オー
ミック電極が低抵抗層に直接接触しているため、電子の
伝導がスムーズに行なわれる。
(発明が解決しようとする問題点〕
しかしながら、以上述べた構造のオーミック電極では、
半導体基体に形成された低抵抗層と接触しているのはオ
ーミック電極の底面部であり、選択的エツチングによっ
て半導体基体に形成された溝の側壁にはオーミック電極
がほとんど接触していない。そのため半導体基体の溝の
側壁部が空乏化してしまい、電流の流入量が制限される
ため、接触抵抗が大きくなるという欠点があった。
半導体基体に形成された低抵抗層と接触しているのはオ
ーミック電極の底面部であり、選択的エツチングによっ
て半導体基体に形成された溝の側壁にはオーミック電極
がほとんど接触していない。そのため半導体基体の溝の
側壁部が空乏化してしまい、電流の流入量が制限される
ため、接触抵抗が大きくなるという欠点があった。
(問題点を解決するための手段)
この発明は、接触抵抗の小さいオーミック電極を提供す
るものであり、そのための手段は、表層に厚さがaの高
抵抗の第1層とこの第1層の下に低抵抗の第2層とを有
する半導体基体の表面に選択的に除去でき且つこの基体
に対するエツチングレートがhであるネガ型のフォトレ
ジストを塗布し、前記フォトレジストを前記基体の直方
”向・にはりだしたオーバーハング構造であって且つこ
のオーバーハング構造にはりだした部分の厚さがaとh
との積より小さくなるように選択的に除去してレジスト
・(ターン体を形成し、異方性のあるドライエツチング
法により少なくとも前記第1層が貫通するように前記基
体をエツチングすると共に前記レジストノやターン体の
表面及び前記はりだした部分の一部もしくは全部をエツ
チングすることとにより前記基体に底面より大きな開口
面を有する溝を形成し、前記溝の側面を含む表面にオー
ミック電極材料を積層し、前記レジストパターフ体を除
去することによシ前記しジス) i?ターン体上の前記
オーミック電極材料を除去して前記溝にオーミック電極
を形成するものである。
るものであり、そのための手段は、表層に厚さがaの高
抵抗の第1層とこの第1層の下に低抵抗の第2層とを有
する半導体基体の表面に選択的に除去でき且つこの基体
に対するエツチングレートがhであるネガ型のフォトレ
ジストを塗布し、前記フォトレジストを前記基体の直方
”向・にはりだしたオーバーハング構造であって且つこ
のオーバーハング構造にはりだした部分の厚さがaとh
との積より小さくなるように選択的に除去してレジスト
・(ターン体を形成し、異方性のあるドライエツチング
法により少なくとも前記第1層が貫通するように前記基
体をエツチングすると共に前記レジストノやターン体の
表面及び前記はりだした部分の一部もしくは全部をエツ
チングすることとにより前記基体に底面より大きな開口
面を有する溝を形成し、前記溝の側面を含む表面にオー
ミック電極材料を積層し、前記レジストパターフ体を除
去することによシ前記しジス) i?ターン体上の前記
オーミック電極材料を除去して前記溝にオーミック電極
を形成するものである。
(作用〕
本発明によれば、以上のように半導体基体に底面より大
きな開口面を有する溝を形成し、この溝の側面及び底面
に接触するオーミック電極を形成したので、電流の流路
の狭窄がなく接触抵抗の小さいオーミック電極が容易に
形成できる。
きな開口面を有する溝を形成し、この溝の側面及び底面
に接触するオーミック電極を形成したので、電流の流路
の狭窄がなく接触抵抗の小さいオーミック電極が容易に
形成できる。
(実施例〕
第1図(、)〜(e)は本発明の1実施例を説明するた
めの断面図であり、以下図面に沿って説明する。
めの断面図であり、以下図面に沿って説明する。
まず第1図に示すように、半絶縁性のGaAs層1、S
iを5X10 crn 程度添加した300X程度厚
さのn −GaAs層2及び不純物無添加の500X程
度厚さのGaAs /@ 3よりなる半導体基体上にネ
ガ型のレジスト4を塗布する。
iを5X10 crn 程度添加した300X程度厚
さのn −GaAs層2及び不純物無添加の500X程
度厚さのGaAs /@ 3よりなる半導体基体上にネ
ガ型のレジスト4を塗布する。
次に遠紫外光露光と現像とによりレノスト4を選択的に
除去することにより、第1図(b)に示すように、レノ
ストパターン5を形成する。このとき、レジストの半導
体基体に対するエツチングレートをh1オーバーハング
部6の厚さをtとしたとき、L<500 (GaAs層
3の厚さ)xhの条件を満たすような厚さtとなるよう
に、遠紫外光露光の照射量を決定して露光を行い、しか
る後現像することによって、第1図(b)に示すように
レジストパターン5は形成される。
除去することにより、第1図(b)に示すように、レノ
ストパターン5を形成する。このとき、レジストの半導
体基体に対するエツチングレートをh1オーバーハング
部6の厚さをtとしたとき、L<500 (GaAs層
3の厚さ)xhの条件を満たすような厚さtとなるよう
に、遠紫外光露光の照射量を決定して露光を行い、しか
る後現像することによって、第1図(b)に示すように
レジストパターン5は形成される。
次に第1図(c)に示すように、Arイオンビーム7に
より、レジスト・eターン5を上方からエツチングする
と共に、不純物無添加GaAs層3″f、貫通する程度
にエツチングし、n −GaAs層2は貫通しない程度
にエツチングする。このとき、オーバーハング部6の厚
さtは500ω×hの厚さより薄く形成しているので、
レソス) a?ターフ5の厚さtのオーバーハング部6
をエツチングしている間、基体は下方に垂直にエツチン
グされ、その後、レジスト・ぐターン5のはり出した部
分が見かけ上横方向にエツチングされレジストパターン
5は徐々に大きな開口を形成し、共に基体は、第1図(
c)に示すような、底面より大きな開口面を有する溝8
が形成される。
より、レジスト・eターン5を上方からエツチングする
と共に、不純物無添加GaAs層3″f、貫通する程度
にエツチングし、n −GaAs層2は貫通しない程度
にエツチングする。このとき、オーバーハング部6の厚
さtは500ω×hの厚さより薄く形成しているので、
レソス) a?ターフ5の厚さtのオーバーハング部6
をエツチングしている間、基体は下方に垂直にエツチン
グされ、その後、レジスト・ぐターン5のはり出した部
分が見かけ上横方向にエツチングされレジストパターン
5は徐々に大きな開口を形成し、共に基体は、第1図(
c)に示すような、底面より大きな開口面を有する溝8
が形成される。
次に第1図(d)に示すように、表面にAuGe 、N
i 。
i 。
Auの順にオーミック電極材料9を蒸着すると、溝8の
側面までオーミック電極材料9が蒸着される。
側面までオーミック電極材料9が蒸着される。
次にレジストパターン5を除去するコトニより、このレ
ジストパターン5の上のオーミック電極材料9を除去し
、第1図(e)に示すようにオーミック電極lOを形成
する。最後に約450℃1分間の熱処理することにより
、Geが高濃度に拡散したn” −CaAs層1ノが形
成される。
ジストパターン5の上のオーミック電極材料9を除去し
、第1図(e)に示すようにオーミック電極lOを形成
する。最後に約450℃1分間の熱処理することにより
、Geが高濃度に拡散したn” −CaAs層1ノが形
成される。
以上説明したように、拡散層11は溝8の側面まで形成
されている為、オーミック電極10とn −GaAs層
2の接合部近傍に空乏層が形成されることが無く、オー
ミック電極lOから拡散層1ノを経由してn −GaA
s層2に電子が伝導する際に電子の流路が空乏層の形成
によって狭くなることがない。また確実に溝8の側面ま
でオーミック電極材料9が蒸着するため接触抵抗の小さ
いオーミック電極10が容易に形成可能である。
されている為、オーミック電極10とn −GaAs層
2の接合部近傍に空乏層が形成されることが無く、オー
ミック電極lOから拡散層1ノを経由してn −GaA
s層2に電子が伝導する際に電子の流路が空乏層の形成
によって狭くなることがない。また確実に溝8の側面ま
でオーミック電極材料9が蒸着するため接触抵抗の小さ
いオーミック電極10が容易に形成可能である。
本発明の実施例では、オーミック電極の形成方法におい
て半絶縁性GaAs層1 、 H−GaAs層2.不純
物無添加GaAs層3を用いたがこれらの半導体材料は
GaAs以外の半導体でもよく、異なった半導体の組み
合わせでも良く、n −GaAs層2はp型の伝導型で
もよい。
て半絶縁性GaAs層1 、 H−GaAs層2.不純
物無添加GaAs層3を用いたがこれらの半導体材料は
GaAs以外の半導体でもよく、異なった半導体の組み
合わせでも良く、n −GaAs層2はp型の伝導型で
もよい。
また、Siを5XlOcm 程度添加したn−GaA
s2は、Stを1×10 α 程度添加したn −G
aAs層とすれば、拡散層11を形成する必要もなく、
6のAuGe/Ni /AuをT i /P t /A
u等の適当な金属材料を使用することによって拡散層1
1を形′成・することなくオーミック接合を得られる。
s2は、Stを1×10 α 程度添加したn −G
aAs層とすれば、拡散層11を形成する必要もなく、
6のAuGe/Ni /AuをT i /P t /A
u等の適当な金属材料を使用することによって拡散層1
1を形′成・することなくオーミック接合を得られる。
また、Arイオンビーム7の入射線は反応性イオンビー
ムエツチングに用いるようなプラズマビームの入射線、
または化学的反応性に富むイオンの入射線でもよい。
ムエツチングに用いるようなプラズマビームの入射線、
または化学的反応性に富むイオンの入射線でもよい。
(発明の効果ン
以上、詳細に説明したように本発明によれば、オーミッ
ク電極を、半導体基体の底面より大きな開口面を有する
溝に、側面にも接触させて形成しているので、空乏層の
形成による電流の流路の狭窄がなく、接触抵抗の小さい
オーミ、り電極が容易に形成できる。したがって、半導
体基体のより深い所に2次元電子ガスを蓄積させてチャ
ンネル層を形成するFETやバイポーラトランジスタな
どのオーミック電極に適用可能である。
ク電極を、半導体基体の底面より大きな開口面を有する
溝に、側面にも接触させて形成しているので、空乏層の
形成による電流の流路の狭窄がなく、接触抵抗の小さい
オーミ、り電極が容易に形成できる。したがって、半導
体基体のより深い所に2次元電子ガスを蓄積させてチャ
ンネル層を形成するFETやバイポーラトランジスタな
どのオーミック電極に適用可能である。
第1図(、)〜(、)はこの発明の1実施例を説明する
ための断面図である。 1・・・半絶縁性GaAs層、2・・・n −GaAs
層、3・・・不純物無添加GaAs層、4・・・レジス
ト、5・・・レジスト/4’ターン、6・・・オーバー
ハング部、7・・・Arイオンビーム、8・・・溝、9
・・・オーミック電極材料、lO・・・オーミック電極
、11・・・Ge拡散層。 特許出願人 沖電気工業株式会社 第1図
ための断面図である。 1・・・半絶縁性GaAs層、2・・・n −GaAs
層、3・・・不純物無添加GaAs層、4・・・レジス
ト、5・・・レジスト/4’ターン、6・・・オーバー
ハング部、7・・・Arイオンビーム、8・・・溝、9
・・・オーミック電極材料、lO・・・オーミック電極
、11・・・Ge拡散層。 特許出願人 沖電気工業株式会社 第1図
Claims (1)
- 【特許請求の範囲】 1 表層に厚さがaの高抵抗の第1層と該第1層の下に
低抵抗の第2層とを有する半導体基体の表面に選択的に
除去でき且つ該基体に対するエッチングレートがhであ
る第3層を積層する工程と、前記第3層を前記基体の面
方向にはりだしたオーバーハング構造であって且つ該オ
ーバーハング構造にはりだした部分の厚さがaとhとの
積より小さくなるように選択的に除去する工程と、異方
性のあるドライエッチング法により少なくとも前記第1
層が貫通するように前記基体をエッチングすると共に前
記第3層を一部エツチングすることとにより前記基体に
底面より大きな開口面を有する溝を形成する工程と、前
記溝の側面を含む表面にオーミック電極材料を積層する
工程と、前記第3層を除去することにより前記第3層上
の前記オーミック電極材料を除去して前記溝にオーミッ
ク電極を形成する工程とを備えてなることを特徴とする
オーミック電極の製造方法。 2 前記第3層はネガ型のフォトレジストであることを
特徴とする特許請求の範囲第1項記載のオーミック電極
の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6905485A JPS61229323A (ja) | 1985-04-03 | 1985-04-03 | オ−ミツク電極の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6905485A JPS61229323A (ja) | 1985-04-03 | 1985-04-03 | オ−ミツク電極の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61229323A true JPS61229323A (ja) | 1986-10-13 |
Family
ID=13391466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6905485A Pending JPS61229323A (ja) | 1985-04-03 | 1985-04-03 | オ−ミツク電極の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61229323A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01239843A (ja) * | 1988-03-18 | 1989-09-25 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
-
1985
- 1985-04-03 JP JP6905485A patent/JPS61229323A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01239843A (ja) * | 1988-03-18 | 1989-09-25 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
JPS59168677A (ja) | 半導体装置及びその製造方法 | |
JPH0434301B2 (ja) | ||
JPH0752770B2 (ja) | 導電変調型mosfet | |
JPS61164263A (ja) | 導電変調型mosfet | |
JPS61229323A (ja) | オ−ミツク電極の製造方法 | |
JPS61136226A (ja) | オ−ミツク電極の製造方法 | |
JPS5963767A (ja) | 半導体装置 | |
JPS5847714Y2 (ja) | シヨツトキ障壁型電界効果トランジスタ | |
JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
JPH01272158A (ja) | 半導体装置およびその製法 | |
JPS5986268A (ja) | 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− | |
JPS59228718A (ja) | 半導体装置 | |
JPS60110172A (ja) | 半導体素子の製造方法 | |
JPH03240243A (ja) | 電界効果型トランジスタの製造方法 | |
JPH04357844A (ja) | 電界効果トランジスタ | |
JPS6261370A (ja) | GaAs電界効果型半導体装置 | |
JPH0574934B2 (ja) | ||
JPH11214403A (ja) | 半導体装置及びその製造方法 | |
JPH03231424A (ja) | 化合物半導体装置の製造方法 | |
JPS5912029B2 (ja) | 半導体装置の製造方法 | |
JPS62126678A (ja) | 接合型電界効果トランジスタとその製造方法 | |
JPS6222486A (ja) | 半導体装置及びその製造方法 | |
JPH08203923A (ja) | 半導体素子及びその製造方法 | |
JPS60234374A (ja) | 半導体装置の製造方法 |