JPS61136226A - オ−ミツク電極の製造方法 - Google Patents
オ−ミツク電極の製造方法Info
- Publication number
- JPS61136226A JPS61136226A JP25739384A JP25739384A JPS61136226A JP S61136226 A JPS61136226 A JP S61136226A JP 25739384 A JP25739384 A JP 25739384A JP 25739384 A JP25739384 A JP 25739384A JP S61136226 A JPS61136226 A JP S61136226A
- Authority
- JP
- Japan
- Prior art keywords
- ohmic electrode
- layer
- groove
- semiconductor substrate
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000007772 electrode material Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 7
- 210000003323 beak Anatomy 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 2
- 229920002120 photoresistant polymer Polymers 0.000 claims 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 21
- 238000010884 ion-beam technique Methods 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 2
- 239000012535 impurity Substances 0.000 abstract description 2
- 238000009792 diffusion process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 1
- 229920001076 Cutan Polymers 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は半導体基体に形成された溝にオーミック電極を
製造する方法に関するものである。
製造する方法に関するものである。
（従来の技術）
この種のオーミック電極は、一般に、文献Ｊｏｕｒｎａ
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５４ （
１１）、Ｎｏｖ。
ｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ ５４ （
１１）、Ｎｏｖ。
１９８３ Ｐ、Ｐ、６７２５−６７３１の「ダブルへテ
ロ接合ＧａＡａ／ＡｌＧａＡｓバイＩ−ラトランクスタ
Ｊに提案されているような構造をなしておシ、その製造
方法は、第１導電１１上に形成された第２導電層をウェ
ットエツチングにより選択的に除去し露出した第１導電
層上にリフトオフ法を用いてＡｕＧａ／Ｎｉ ／Ａｕ等
の金属を積層し熱処理することによってオーミック電極
を形成するものである。このよ５なオーミック電極では
、オーミック電極が第１導電層に直接接触しているため
、電子の伝導がスムーズに行なわれる。
ロ接合ＧａＡａ／ＡｌＧａＡｓバイＩ−ラトランクスタ
Ｊに提案されているような構造をなしておシ、その製造
方法は、第１導電１１上に形成された第２導電層をウェ
ットエツチングにより選択的に除去し露出した第１導電
層上にリフトオフ法を用いてＡｕＧａ／Ｎｉ ／Ａｕ等
の金属を積層し熱処理することによってオーミック電極
を形成するものである。このよ５なオーミック電極では
、オーミック電極が第１導電層に直接接触しているため
、電子の伝導がスムーズに行なわれる。
（発明が解決しようとする問題点）
しかしながら、以上述べた構造のオーミック電極では、
半導体基体に形成された第１導電層と接触しているのは
オーミック電極の底面部であり、選択的エツチングによ
って半導体基体（（形成された溝の側壁にはオーミック
電極がほとんど接触していない。そのため半導体基体の
溝の側壁部が空乏化してしまい、電流の流入量が制限さ
れるため、接触抵抗が大きくなるという欠点があった。
半導体基体に形成された第１導電層と接触しているのは
オーミック電極の底面部であり、選択的エツチングによ
って半導体基体（（形成された溝の側壁にはオーミック
電極がほとんど接触していない。そのため半導体基体の
溝の側壁部が空乏化してしまい、電流の流入量が制限さ
れるため、接触抵抗が大きくなるという欠点があった。
（問題点を解決するだめの手段）
この発明は、接触抵抗の小さいオーミック電極を提供す
るものであυ、半導体基体の表面に選択的に除去できる
第１層を積層し、この第１層を嘴形につき出たオーバー
ハング構造をなすように選択的に除去し、異方性のある
ドライエツチング法により前記半導体基体をエツチング
すると共に前記第１層の嘴形につき出た部分を除去する
こととによシ逆台形断面Ｏ溝を形成し前記溝の側面を含
。
るものであυ、半導体基体の表面に選択的に除去できる
第１層を積層し、この第１層を嘴形につき出たオーバー
ハング構造をなすように選択的に除去し、異方性のある
ドライエツチング法により前記半導体基体をエツチング
すると共に前記第１層の嘴形につき出た部分を除去する
こととによシ逆台形断面Ｏ溝を形成し前記溝の側面を含
。
む表面にオーミック電極材料を積層し、前記第１層を除
去することにより前記第１層上の前記オーミック電極材
料を除去して前記溝にオーミック電極を形成するもので
ある。
去することにより前記第１層上の前記オーミック電極材
料を除去して前記溝にオーミック電極を形成するもので
ある。
（作 用）
本発明によれば、以上説明したように第１導電層を露出
した逆台形断面の溝に、この溝の側面と底面とにオーミ
ック電極材料を積層することによってオーミック電極を
形成しているので、オーミック電極の側面部に空乏層の
形成による電流の流路の狭窄がなく、接触抵抗の小さい
オーミック電極が容易に形成することができる。
した逆台形断面の溝に、この溝の側面と底面とにオーミ
ック電極材料を積層することによってオーミック電極を
形成しているので、オーミック電極の側面部に空乏層の
形成による電流の流路の狭窄がなく、接触抵抗の小さい
オーミック電極が容易に形成することができる。
（実施例）
第１図体）〜（ｅ）は本発明の１実施例を説明するだめ
の断面図であり、以下図面に沿って説明する〇まず第１
図（ａ）に示すように、半絶縁性のＧａＡｓ層１、Ｓｉ
を５ Ｘ １０” ｃｒｔ−５程度添加した３００＾程
度厚さのｎ−ＧａＡｓ層及び不純物無添加の５００λ程
度厚さのＧａＡｓ層よシなる半導体基体上にネガ型・の
レノスト４を塗布する。
の断面図であり、以下図面に沿って説明する〇まず第１
図（ａ）に示すように、半絶縁性のＧａＡｓ層１、Ｓｉ
を５ Ｘ １０” ｃｒｔ−５程度添加した３００＾程
度厚さのｎ−ＧａＡｓ層及び不純物無添加の５００λ程
度厚さのＧａＡｓ層よシなる半導体基体上にネガ型・の
レノスト４を塗布する。
次に遠紫外光露光と現像とによりレノスト４を選択的に
除去することによシ、第１図＋：ｂ）に示すように、レ
ノスト／Ｊターン５を形成する。このとき遠紫外光露光
は通常の１／２程度の照射量で行い、しかる後現像する
ことにより第１図（ｂ）に示すように、約０．５μｍの
嘴形のひさし状につき出たオーバーハング部６を有する
レノスト・クターン５は形成される。
除去することによシ、第１図＋：ｂ）に示すように、レ
ノスト／Ｊターン５を形成する。このとき遠紫外光露光
は通常の１／２程度の照射量で行い、しかる後現像する
ことにより第１図（ｂ）に示すように、約０．５μｍの
嘴形のひさし状につき出たオーバーハング部６を有する
レノスト・クターン５は形成される。
次に第１図（ｅ）に示すように、Ａｒイオンビーム７に
より、不純物無添加ＧａＡａ層３を貫通する程度にエツ
チングし、ｎ−ＧａＡｇ層２は貫通しない程度にエツチ
ングする。不純物無添加ＧａＡｓ層３及びｎ−ＧａＡｓ
層２をエツチングするとき、同時に約０．５μｍのオ−
バーハング部６を約０．２μｍまでエツチングすること
により、レノスト・ぐターン５が徐々に広く開口され、
上側に広く開いた逆台形断面の溝８が半導体基体に形成
される。ここでレノストノ？ターン５のオーバーハング
部６のエツチングの最小値は、オーミック電極材料の蒸
着時における傾斜角θ〔第１図参照〕を考慮することに
よって決定し得るが、製造上のバラツキなどを考慮する
と、一般的にｉｊ 、ＧａＡｓ層２，３のエツチング傾
斜角Ｋが２０°〜３００以上になるように、オーバーハ
ング部６のエツチングを行う。
より、不純物無添加ＧａＡａ層３を貫通する程度にエツ
チングし、ｎ−ＧａＡｇ層２は貫通しない程度にエツチ
ングする。不純物無添加ＧａＡｓ層３及びｎ−ＧａＡｓ
層２をエツチングするとき、同時に約０．５μｍのオ−
バーハング部６を約０．２μｍまでエツチングすること
により、レノスト・ぐターン５が徐々に広く開口され、
上側に広く開いた逆台形断面の溝８が半導体基体に形成
される。ここでレノストノ？ターン５のオーバーハング
部６のエツチングの最小値は、オーミック電極材料の蒸
着時における傾斜角θ〔第１図参照〕を考慮することに
よって決定し得るが、製造上のバラツキなどを考慮する
と、一般的にｉｊ 、ＧａＡｓ層２，３のエツチング傾
斜角Ｋが２０°〜３００以上になるように、オーバーハ
ング部６のエツチングを行う。
次に第１図（ｄ）に示すように、表面にＡｕＧｅ ＠
Ｎｉ１Ａｕの頭にオーミック電極材料９を蒸直すると、
溝８の側面までオーミック電極材料９が蒸着される。
Ｎｉ１Ａｕの頭にオーミック電極材料９を蒸直すると、
溝８の側面までオーミック電極材料９が蒸着される。
次にレノストハターン５を除去することにより、このレ
ノストｉＪ？ターン５の上のオーミック電極材料９を除
去し、第１図（ｅ）に示すようにオーミック電極１０を
形成する。最後に約４５０℃１分間の熱処理することに
より、Ｇｅが高濃度に拡散したｎ”−ＧａＡｓ層１ノが
形成される。
ノストｉＪ？ターン５の上のオーミック電極材料９を除
去し、第１図（ｅ）に示すようにオーミック電極１０を
形成する。最後に約４５０℃１分間の熱処理することに
より、Ｇｅが高濃度に拡散したｎ”−ＧａＡｓ層１ノが
形成される。
以上説明したように、拡散層１ノは溝８の側面まで形成
されている為、オーミック電極１０とｎ−ＧａＡｓ層２
の接合部近傍に空乏層が形成されることが無く、オーミ
ック電極１０から拡散層１ノを経由してｎ−ＧａＡｓ層
２に電子が伝導する際に電子の流路が空乏層の形成によ
って狭くなることがない。
されている為、オーミック電極１０とｎ−ＧａＡｓ層２
の接合部近傍に空乏層が形成されることが無く、オーミ
ック電極１０から拡散層１ノを経由してｎ−ＧａＡｓ層
２に電子が伝導する際に電子の流路が空乏層の形成によ
って狭くなることがない。
また確実に溝８の側面までオーミック電極材料９が蒸着
するため接触抵抗の小さいオーミック電極ＩＯが容易に
形成可能である。
するため接触抵抗の小さいオーミック電極ＩＯが容易に
形成可能である。
本発明の実施例では、オーミック電極の形成方法におい
て半絶縁性ＧａＡｓ層１、ｎ−ＧａＡｓ層２、不続物無
添加ＧａＡｓ層３の半導体材料はＧａＡｓ以外の半導体
でもよく、異なった半導体の組み合わせでも良（、ｎ−
ＧａＡｓ層２はＰ型の伝導型でもよく、またエツチング
によって形成する溝８の深さもレノストパター７５のオ
ーバーハング部６の長さ、厚さを適当に選択する事によ
って、任意の深さとすることが可能である。
て半絶縁性ＧａＡｓ層１、ｎ−ＧａＡｓ層２、不続物無
添加ＧａＡｓ層３の半導体材料はＧａＡｓ以外の半導体
でもよく、異なった半導体の組み合わせでも良（、ｎ−
ＧａＡｓ層２はＰ型の伝導型でもよく、またエツチング
によって形成する溝８の深さもレノストパター７５のオ
ーバーハング部６の長さ、厚さを適当に選択する事によ
って、任意の深さとすることが可能である。
また、Ｓｔを５ Ｘ １０” ｃｍ−３程度添加したｎ
−ＧａＡＳ２は、Ｓｉを１×１０１０１９（’程度添加
したｎ”−ＧａＡｓ層とすれば１．拡散層１１を形成す
る必要もなく、６のＡｕＧｅ／Ｎｉ／Ａｕ ｔ−Ｔｉ／
Ｐｔ／Ａｕ等の適当な金属材料を使用することによって
拡散層１１を形成することなくオーミック接合を得られ
る。また、溝８の深さはｎ−ＧａＡｓ層２に達する深さ
以上ならば適当で良く、ｎ−ＧａＡｓ層２を突き抜ける
深さでもよい。
−ＧａＡＳ２は、Ｓｉを１×１０１０１９（’程度添加
したｎ”−ＧａＡｓ層とすれば１．拡散層１１を形成す
る必要もなく、６のＡｕＧｅ／Ｎｉ／Ａｕ ｔ−Ｔｉ／
Ｐｔ／Ａｕ等の適当な金属材料を使用することによって
拡散層１１を形成することなくオーミック接合を得られ
る。また、溝８の深さはｎ−ＧａＡｓ層２に達する深さ
以上ならば適当で良く、ｎ−ＧａＡｓ層２を突き抜ける
深さでもよい。
レノスト４は第１図伽）に示すような形状を形成できる
適当な材料よシなる層でもよい。Ａｒイオンビーム７の
入射線は反応性イオンビームエツチングに用いるような
プラズマビームの入射線、または化学的反応性に富むイ
オンの入射線でもよい。
適当な材料よシなる層でもよい。Ａｒイオンビーム７の
入射線は反応性イオンビームエツチングに用いるような
プラズマビームの入射線、または化学的反応性に富むイ
オンの入射線でもよい。
（発明の効果）
以上、詳細に説明したように本発明によれば、オーミッ
ク電極材料が、半導体基体を逆台形にエアチノグして形
成した溝８の側面まで蒸着しているので、空乏層の形成
による電流の流路の狭窄が無く、接触抵抗の小さいオー
ミック電極が容易に形成できる。したがって、半導体基
体の表面より深い所に２次元電子ガスを蓄積させてチャ
ンネル層を形成するＦＥＴやバイポーラトラ／ラスタな
どのオーミック電極に適用可能である。
ク電極材料が、半導体基体を逆台形にエアチノグして形
成した溝８の側面まで蒸着しているので、空乏層の形成
による電流の流路の狭窄が無く、接触抵抗の小さいオー
ミック電極が容易に形成できる。したがって、半導体基
体の表面より深い所に２次元電子ガスを蓄積させてチャ
ンネル層を形成するＦＥＴやバイポーラトラ／ラスタな
どのオーミック電極に適用可能である。
第１図（ａ）〜ｊｅ）はこの発明の１実施例を説明する
ための断面図である。 ｌ・・・半絶縁性ＧａＡｓ層、２・・・ｎ−ＧａＡｓ層
、３・・・不純物無添加ＧａＡｓ層、４・・・レノスト
、５・・レノストパターン、６・・・オーバーハング部
、７・・−Ａｒイオンビーム８・・・溝、９・・・オー
ミック電極材料、１０・・・オーミック電極、Ｉノ・・
・Ｑｅ拡散層。
ための断面図である。 ｌ・・・半絶縁性ＧａＡｓ層、２・・・ｎ−ＧａＡｓ層
、３・・・不純物無添加ＧａＡｓ層、４・・・レノスト
、５・・レノストパターン、６・・・オーバーハング部
、７・・−Ａｒイオンビーム８・・・溝、９・・・オー
ミック電極材料、１０・・・オーミック電極、Ｉノ・・
・Ｑｅ拡散層。
Claims (1)
- 【特許請求の範囲】 １、半導体基体の表面に選択的に除去できる第１層を積
層する工程と、前記第１層を嘴形につき出たオーバーハ
ング構造をなすように選択的に除去する工程と、異方性
のあるドライエッチング法により前記半導体基体をエッ
チングすると共に前記第１層の嘴形につき出た部分を一
部もしくは全部エッチングすることとにより前記半導体
基体に逆台形断面の溝を形成する工程と、前記溝の側面
を含む表面にオーミック電極材料を積層する工程と、前
記第１層を除去することにより前記第１層上の前記オー
ミック電極材料を除去して前記溝にオーミック電極を形
成する工程とを備えてなることを特徴とするオーミック
電極の製造方法。 ２、前記第１層はネガ型のフォトレジストであることを
特徴とする特許請求の範囲第１項記載のオーミック電極
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25739384A JPS61136226A (ja) | 1984-12-07 | 1984-12-07 | オ−ミツク電極の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25739384A JPS61136226A (ja) | 1984-12-07 | 1984-12-07 | オ−ミツク電極の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61136226A true JPS61136226A (ja) | 1986-06-24 |
Family
ID=17305763
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25739384A Pending JPS61136226A (ja) | 1984-12-07 | 1984-12-07 | オ−ミツク電極の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61136226A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641230A (en) * | 1987-06-23 | 1989-01-05 | Mitsubishi Electric Corp | Formation of ohmic electrode |
| US5725997A (en) * | 1995-07-26 | 1998-03-10 | Tdk Corporation | Method for preparing a resist pattern of t-shaped cross section |
| CN111863826A (zh) * | 2020-07-29 | 2020-10-30 | 长江存储科技有限责任公司 | 图形化掩膜的制作方法及三维nand存储器的制作方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51144578A (en) * | 1975-06-06 | 1976-12-11 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57139929A (en) * | 1981-02-07 | 1982-08-30 | Ibm | Method of forming and filling hole |
-
1984
- 1984-12-07 JP JP25739384A patent/JPS61136226A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51144578A (en) * | 1975-06-06 | 1976-12-11 | Mitsubishi Electric Corp | Semiconductor device |
| JPS57139929A (en) * | 1981-02-07 | 1982-08-30 | Ibm | Method of forming and filling hole |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS641230A (en) * | 1987-06-23 | 1989-01-05 | Mitsubishi Electric Corp | Formation of ohmic electrode |
| US5725997A (en) * | 1995-07-26 | 1998-03-10 | Tdk Corporation | Method for preparing a resist pattern of t-shaped cross section |
| CN111863826A (zh) * | 2020-07-29 | 2020-10-30 | 长江存储科技有限责任公司 | 图形化掩膜的制作方法及三维nand存储器的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| JP2968014B2 (ja) | 微小真空管及びその製造方法 | |
| JPS5952881A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS61136226A (ja) | オ−ミツク電極の製造方法 | |
| JP3303530B2 (ja) | 炭化けい素半導体素子の製造方法 | |
| JPH0330391A (ja) | 半絶縁基板上の光電子デバイス及びその製造方法 | |
| JPS61229323A (ja) | オ−ミツク電極の製造方法 | |
| JPH10242394A (ja) | 半導体装置の製造方法 | |
| TWI837342B (zh) | 結構體的製造方法以及中間結構體 | |
| JP2624642B2 (ja) | 半導体装置の製法 | |
| JPS609171A (ja) | 半導体装置の製造方法 | |
| JPS62204576A (ja) | 縦型トランジスタの製造方法 | |
| JPS59228718A (ja) | 半導体装置 | |
| JPS5847714Y2 (ja) | シヨツトキ障壁型電界効果トランジスタ | |
| JPS5986268A (ja) | 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− | |
| JPS62274675A (ja) | 電界効果トランジスタの製造方法 | |
| JPH01120075A (ja) | 半導体装置 | |
| JPH02234474A (ja) | 電子装置の製造方法 | |
| JPH0513458A (ja) | 半導体装置の製造方法 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH0574934B2 (ja) | ||
| JPH01276642A (ja) | ＧａＡｓ半導体装置の製造方法 | |
| JPS60186070A (ja) | 埋め込み金属ゲ−ト縦型電界効果トランジスタの製造方法 | |
| JPH0226790B2 (ja) |