JPS5847714Y2 - シヨツトキ障壁型電界効果トランジスタ - Google Patents

シヨツトキ障壁型電界効果トランジスタ

Info

Publication number
JPS5847714Y2
JPS5847714Y2 JP9771278U JP9771278U JPS5847714Y2 JP S5847714 Y2 JPS5847714 Y2 JP S5847714Y2 JP 9771278 U JP9771278 U JP 9771278U JP 9771278 U JP9771278 U JP 9771278U JP S5847714 Y2 JPS5847714 Y2 JP S5847714Y2
Authority
JP
Japan
Prior art keywords
recess
effect transistor
field effect
schottky barrier
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9771278U
Other languages
English (en)
Other versions
JPS5514757U (ja
Inventor
昌興 石川
力 辻
Original Assignee
日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本電気株式会社 filed Critical 日本電気株式会社
Priority to JP9771278U priority Critical patent/JPS5847714Y2/ja
Publication of JPS5514757U publication Critical patent/JPS5514757U/ja
Application granted granted Critical
Publication of JPS5847714Y2 publication Critical patent/JPS5847714Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

【考案の詳細な説明】 この考案はショットキ障壁ゲート型電界効果トランジス
タの構造に関する。
高抵抗半導体結晶表面に形成されたn型半導体導電層の
表面に該n型半導体導電管とショットキ接触をなす金属
を被着してゲート電極を形成し、該ゲート電極をはさむ
ように前記n型半導体導電層とオーミック接触をなす金
属を被着してソース電極およびドレイン電極を形成した
接結からなるショットキ障壁ゲート型電界効果トランジ
スタはゲート電極に負のバイアス電圧を印加し、ゲート
部分に形成されたショットキ障壁による空乏層の幅を変
化させることによりソースとドレイン間のチャンネル層
のコンダクタンスを変化させるものである。
このようなショットキ障壁ゲート型電界効果トランジス
タの発振出力はソースとドレイン間のブレイクダウン電
圧VD5Bで制限されており、ブレーナ構造のショット
キ障壁ゲート型電界効果トランジスタにおいてはドレイ
ン電極端の電界は平均電界より極めて大きくなり、ソー
ス・ドレイン電極間電圧が10■になるとブレイクダウ
ンしてしまう。
そこでドレイン端における電界強度を緩和し、VDSB
を増大させるために、ゲート部分をリセス(reces
s) した構造のショットキ障壁ゲート型電界効果トラ
ンジスタが提案されているが、リセスの構造によっては
1)、セス端で動作中に発光したり、またソース抵抗が
増大し電力利得を低下させるなどの問題、欠点を生じた
すなわち第1図に示すように高抵抗半導体結晶11表面
にn型半導体導電層12を形威しゲート電極13部分が
リセスされ、該リセスの両側にソース電極14、ビレ2
イン電極15を形成してなるショトツキ障壁ゲート型電
界効果トランジスタの断面図において、同図aのように
リセスの側面が急峻であるとゲートバイアスが浅いとき
に電界強度の大きな該リセス側面のドレイン側下部から
の発光16を生じたり、同図すのようにリセスの側面が
緩い勾配のテーパ状になっている場合には発光が少ない
が、ソース・ゲート間距離が必然的に大きくなり、ソー
ス抵抗が増大してしまう欠点があった。
この考案の目的は、前記の問題点、欠点を除去して高耐
圧・低雑音を目的として改良されたリセス構造のショッ
トキ障壁ゲート型電界効果トランジスタを提供すること
にある。
この考案によれば、高抵抗半導体表面に形成されたn型
半導体導電層表面のゲート電極部分がリセスされた構造
において、ソース側のリセス側面が急峻で、ドレイン側
のリセス側面がテーパ状で、かつ前記の両リセス側面に
挾まれたリセス底部にゲート電極が設けられることを特
徴とする特許トキ障壁ゲート型電界効果トランジスタが
得られる。
このような構造のショットキ障壁ゲート型電界効果トラ
ンジスタは、ソース側のリセス側面が急峻なために前記
リセス底部にゲート電極を設けるとソース・ゲート間の
距離をドレイン・ゲート間より短くでき、かつソース電
極下の前記n型半導体導電層の厚さをゲート直下の厚さ
より大きくできるのでソース抵抗を減少させることがで
き、さらにドレイン側のリセス側面がテーパ状であるた
めにドレイン側の前記リセス底部とリセス側面とからな
るコーナーにおける電界強度を小さくできるので、発光
を減少させることができ、したがってこのようなショッ
トキ障壁ゲート型電界効果トランジスタのマイクロ波特
性を改良させることができる。
以下にこの考案の実施例について半導体結晶としてGa
Asを用いた例を製造する方法とともに図面を用いて説
明する。
第2図はこの考案の一実施例について説明するための図
で各主要工程におけるGaAsウェーハの断面図を示す
第2図aは電子濃度1013〜1014cm−3の高抵
抗GaAs基板21上に厚さ5000 A ノn型Ga
As導電層22を形成シ、該n型GaAs導電層22表
面のドレイン電極形成部分とソース電極形成部分にそれ
ぞれフォトレジスト膜23.24を選択的に形成した様
子を示す。
第2図すはドレイン電極形成部分のフォトレジスト膜2
3側からウェーハの垂直方向に対し70°傾けた方向か
ら加速エネルギ数百ボルトのArイオン25を照射する
イオンビームエツチングを選択的におこなった様子を示
す。
フォトレジスト膜23側のn型GaAs導電層22は勾
装置6〜18°のテーパ状にエツチングされるが、フォ
トレジスト側24側のn型GaAs導電層22はスパッ
タされたGaAsの再付着があるのでほは゛垂直にエツ
チングされる。
第2図Cはイオンビームエツチングのマスクたるフォト
レジスト膜23.24をそれぞれ除去して得られたリセ
ス構造を示す。
第2図dはゲート電極26、ドレイン電極27およびソ
ース電極28を形成して得られたこの考案の改良された
リセス構造のショットキ障壁ゲート型電界効果トランジ
スタを示す。
以上に述べた実施例を用いて説明したようにこの考案を
用いることにより、従来構造では不可能であったソース
抵抗の軽減と発光の減少がともに可能となり良好なトラ
ンジスタ特性を得ることができる。
上記の実施例においては半導体結晶としてGaAsを用
いて説明してきたが、InP、AlGaAs、3iなど
の他の半導体結晶においてもこの考案の思想を適用でき
ることは云うまでもない。
【図面の簡単な説明】
第1図a、l)は従来のリセス構造を説明するための図
で、11は高抵抗半導体結晶、12はn型半導体結晶、
13はゲート電極、14はソース電極、15はドレイン
電極、16は発光を示す。 第2図a−dはこの考案の実施例を説明するための図で
、21は高抵抗GaAs結晶、22はn型GaAs導電
層、23,24はフォトレジスト膜、25はArイオン
ビーム、26はゲート電極、27はドレイン電極、28
はソース電極を示す。

Claims (1)

    【実用新案登録請求の範囲】
  1. 高抵抗半導体結晶表面に形威されたn型半導体導電層表
    面のゲート電極部分がリセスされた構造において、ソー
    ス側のリセス側面が急峻で、ドレイン側のリセス側面が
    テーパ状で、かつ前記の両リセス側面に挾まれたリセス
    底部にゲート電極が設けられていることを特徴とするシ
    ョットキ障壁ゲート型電界効果トランジスタ。
JP9771278U 1978-07-14 1978-07-14 シヨツトキ障壁型電界効果トランジスタ Expired JPS5847714Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9771278U JPS5847714Y2 (ja) 1978-07-14 1978-07-14 シヨツトキ障壁型電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9771278U JPS5847714Y2 (ja) 1978-07-14 1978-07-14 シヨツトキ障壁型電界効果トランジスタ

Publications (2)

Publication Number Publication Date
JPS5514757U JPS5514757U (ja) 1980-01-30
JPS5847714Y2 true JPS5847714Y2 (ja) 1983-10-31

Family

ID=29032805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9771278U Expired JPS5847714Y2 (ja) 1978-07-14 1978-07-14 シヨツトキ障壁型電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JPS5847714Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5651826B2 (ja) * 2010-09-03 2015-01-14 Tdk株式会社 スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス

Also Published As

Publication number Publication date
JPS5514757U (ja) 1980-01-30

Similar Documents

Publication Publication Date Title
JP2826924B2 (ja) Mosfetの製造方法
JP3147009B2 (ja) 電界効果トランジスタ及びその製造方法
JPS5847714Y2 (ja) シヨツトキ障壁型電界効果トランジスタ
US5231040A (en) Method of making a field effect transistor
JP2586834B2 (ja) 単一電子素子とその製造方法
JP3952383B2 (ja) 化合物電界効果半導体装置
JPH0575139A (ja) 半導体装置及びその製造方法
JP3611925B2 (ja) 電界効果トランジスタ,及びその製造方法
JPH0289324A (ja) 変調ドープ電界効果トランジスタ
JPH0789586B2 (ja) 半導体装置
JP3304343B2 (ja) 電界効果トランジスタ
JP3307359B2 (ja) 半導体装置及び半導体製造方法
JPH0817241B2 (ja) 細線電界効果トランジスタ及びその製造方法
JP3141931B2 (ja) 電界効果トランジスタ
JP2526492B2 (ja) 半導体装置の製造方法
JPH05218099A (ja) ヘテロ接合電界効果トランジスタ
JPS5986268A (ja) 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ−
JPH03240243A (ja) 電界効果型トランジスタの製造方法
JP2004047621A (ja) 半導体装置及びその製造方法
JP3112075B2 (ja) 電界効果トランジスタ及びその製造方法
JPS62274675A (ja) 電界効果トランジスタの製造方法
JPS61116877A (ja) 電界効果トランジスタの製造方法
JP2629639B2 (ja) 半導体装置及びその製造方法
JPS61229323A (ja) オ−ミツク電極の製造方法
JPS6357948B2 (ja)