JPS5847714Y2 - シヨツトキ障壁型電界効果トランジスタ - Google Patents
シヨツトキ障壁型電界効果トランジスタInfo
- Publication number
- JPS5847714Y2 JPS5847714Y2 JP9771278U JP9771278U JPS5847714Y2 JP S5847714 Y2 JPS5847714 Y2 JP S5847714Y2 JP 9771278 U JP9771278 U JP 9771278U JP 9771278 U JP9771278 U JP 9771278U JP S5847714 Y2 JPS5847714 Y2 JP S5847714Y2
- Authority
- JP
- Japan
- Prior art keywords
- recess
- effect transistor
- field effect
- schottky barrier
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【考案の詳細な説明】
この考案はショットキ障壁ゲート型電界効果トランジス
タの構造に関する。
タの構造に関する。
高抵抗半導体結晶表面に形成されたｎ型半導体導電層の
表面に該ｎ型半導体導電管とショットキ接触をなす金属
を被着してゲート電極を形成し、該ゲート電極をはさむ
ように前記ｎ型半導体導電層とオーミック接触をなす金
属を被着してソース電極およびドレイン電極を形成した
接結からなるショットキ障壁ゲート型電界効果トランジ
スタはゲート電極に負のバイアス電圧を印加し、ゲート
部分に形成されたショットキ障壁による空乏層の幅を変
化させることによりソースとドレイン間のチャンネル層
のコンダクタンスを変化させるものである。
表面に該ｎ型半導体導電管とショットキ接触をなす金属
を被着してゲート電極を形成し、該ゲート電極をはさむ
ように前記ｎ型半導体導電層とオーミック接触をなす金
属を被着してソース電極およびドレイン電極を形成した
接結からなるショットキ障壁ゲート型電界効果トランジ
スタはゲート電極に負のバイアス電圧を印加し、ゲート
部分に形成されたショットキ障壁による空乏層の幅を変
化させることによりソースとドレイン間のチャンネル層
のコンダクタンスを変化させるものである。
このようなショットキ障壁ゲート型電界効果トランジス
タの発振出力はソースとドレイン間のブレイクダウン電
圧ＶＤ５Ｂで制限されており、ブレーナ構造のショット
キ障壁ゲート型電界効果トランジスタにおいてはドレイ
ン電極端の電界は平均電界より極めて大きくなり、ソー
ス・ドレイン電極間電圧が１０■になるとブレイクダウ
ンしてしまう。
タの発振出力はソースとドレイン間のブレイクダウン電
圧ＶＤ５Ｂで制限されており、ブレーナ構造のショット
キ障壁ゲート型電界効果トランジスタにおいてはドレイ
ン電極端の電界は平均電界より極めて大きくなり、ソー
ス・ドレイン電極間電圧が１０■になるとブレイクダウ
ンしてしまう。
そこでドレイン端における電界強度を緩和し、ＶＤＳＢ
を増大させるために、ゲート部分をリセス（ｒｅｃｅｓ
ｓ） した構造のショットキ障壁ゲート型電界効果トラ
ンジスタが提案されているが、リセスの構造によっては
１）、セス端で動作中に発光したり、またソース抵抗が
増大し電力利得を低下させるなどの問題、欠点を生じた
。
を増大させるために、ゲート部分をリセス（ｒｅｃｅｓ
ｓ） した構造のショットキ障壁ゲート型電界効果トラ
ンジスタが提案されているが、リセスの構造によっては
１）、セス端で動作中に発光したり、またソース抵抗が
増大し電力利得を低下させるなどの問題、欠点を生じた
。
すなわち第１図に示すように高抵抗半導体結晶１１表面
にｎ型半導体導電層１２を形威しゲート電極１３部分が
リセスされ、該リセスの両側にソース電極１４、ビレ２
イン電極１５を形成してなるショトツキ障壁ゲート型電
界効果トランジスタの断面図において、同図ａのように
リセスの側面が急峻であるとゲートバイアスが浅いとき
に電界強度の大きな該リセス側面のドレイン側下部から
の発光１６を生じたり、同図すのようにリセスの側面が
緩い勾配のテーパ状になっている場合には発光が少ない
が、ソース・ゲート間距離が必然的に大きくなり、ソー
ス抵抗が増大してしまう欠点があった。
にｎ型半導体導電層１２を形威しゲート電極１３部分が
リセスされ、該リセスの両側にソース電極１４、ビレ２
イン電極１５を形成してなるショトツキ障壁ゲート型電
界効果トランジスタの断面図において、同図ａのように
リセスの側面が急峻であるとゲートバイアスが浅いとき
に電界強度の大きな該リセス側面のドレイン側下部から
の発光１６を生じたり、同図すのようにリセスの側面が
緩い勾配のテーパ状になっている場合には発光が少ない
が、ソース・ゲート間距離が必然的に大きくなり、ソー
ス抵抗が増大してしまう欠点があった。
この考案の目的は、前記の問題点、欠点を除去して高耐
圧・低雑音を目的として改良されたリセス構造のショッ
トキ障壁ゲート型電界効果トランジスタを提供すること
にある。
圧・低雑音を目的として改良されたリセス構造のショッ
トキ障壁ゲート型電界効果トランジスタを提供すること
にある。
この考案によれば、高抵抗半導体表面に形成されたｎ型
半導体導電層表面のゲート電極部分がリセスされた構造
において、ソース側のリセス側面が急峻で、ドレイン側
のリセス側面がテーパ状で、かつ前記の両リセス側面に
挾まれたリセス底部にゲート電極が設けられることを特
徴とする特許トキ障壁ゲート型電界効果トランジスタが
得られる。
半導体導電層表面のゲート電極部分がリセスされた構造
において、ソース側のリセス側面が急峻で、ドレイン側
のリセス側面がテーパ状で、かつ前記の両リセス側面に
挾まれたリセス底部にゲート電極が設けられることを特
徴とする特許トキ障壁ゲート型電界効果トランジスタが
得られる。
このような構造のショットキ障壁ゲート型電界効果トラ
ンジスタは、ソース側のリセス側面が急峻なために前記
リセス底部にゲート電極を設けるとソース・ゲート間の
距離をドレイン・ゲート間より短くでき、かつソース電
極下の前記ｎ型半導体導電層の厚さをゲート直下の厚さ
より大きくできるのでソース抵抗を減少させることがで
き、さらにドレイン側のリセス側面がテーパ状であるた
めにドレイン側の前記リセス底部とリセス側面とからな
るコーナーにおける電界強度を小さくできるので、発光
を減少させることができ、したがってこのようなショッ
トキ障壁ゲート型電界効果トランジスタのマイクロ波特
性を改良させることができる。
ンジスタは、ソース側のリセス側面が急峻なために前記
リセス底部にゲート電極を設けるとソース・ゲート間の
距離をドレイン・ゲート間より短くでき、かつソース電
極下の前記ｎ型半導体導電層の厚さをゲート直下の厚さ
より大きくできるのでソース抵抗を減少させることがで
き、さらにドレイン側のリセス側面がテーパ状であるた
めにドレイン側の前記リセス底部とリセス側面とからな
るコーナーにおける電界強度を小さくできるので、発光
を減少させることができ、したがってこのようなショッ
トキ障壁ゲート型電界効果トランジスタのマイクロ波特
性を改良させることができる。
以下にこの考案の実施例について半導体結晶としてＧａ
Ａｓを用いた例を製造する方法とともに図面を用いて説
明する。
Ａｓを用いた例を製造する方法とともに図面を用いて説
明する。
第２図はこの考案の一実施例について説明するための図
で各主要工程におけるＧａＡｓウェーハの断面図を示す
。
で各主要工程におけるＧａＡｓウェーハの断面図を示す
。
第２図ａは電子濃度１０１３〜１０１４ｃｍ−３の高抵
抗ＧａＡｓ基板２１上に厚さ５０００ Ａ ノｎ型Ｇａ
Ａｓ導電層２２を形成シ、該ｎ型ＧａＡｓ導電層２２表
面のドレイン電極形成部分とソース電極形成部分にそれ
ぞれフォトレジスト膜２３．２４を選択的に形成した様
子を示す。
抗ＧａＡｓ基板２１上に厚さ５０００ Ａ ノｎ型Ｇａ
Ａｓ導電層２２を形成シ、該ｎ型ＧａＡｓ導電層２２表
面のドレイン電極形成部分とソース電極形成部分にそれ
ぞれフォトレジスト膜２３．２４を選択的に形成した様
子を示す。
第２図すはドレイン電極形成部分のフォトレジスト膜２
３側からウェーハの垂直方向に対し７０°傾けた方向か
ら加速エネルギ数百ボルトのＡｒイオン２５を照射する
イオンビームエツチングを選択的におこなった様子を示
す。
３側からウェーハの垂直方向に対し７０°傾けた方向か
ら加速エネルギ数百ボルトのＡｒイオン２５を照射する
イオンビームエツチングを選択的におこなった様子を示
す。
フォトレジスト膜２３側のｎ型ＧａＡｓ導電層２２は勾
装置６〜１８°のテーパ状にエツチングされるが、フォ
トレジスト側２４側のｎ型ＧａＡｓ導電層２２はスパッ
タされたＧａＡｓの再付着があるのでほは゛垂直にエツ
チングされる。
装置６〜１８°のテーパ状にエツチングされるが、フォ
トレジスト側２４側のｎ型ＧａＡｓ導電層２２はスパッ
タされたＧａＡｓの再付着があるのでほは゛垂直にエツ
チングされる。
第２図Ｃはイオンビームエツチングのマスクたるフォト
レジスト膜２３．２４をそれぞれ除去して得られたリセ
ス構造を示す。
レジスト膜２３．２４をそれぞれ除去して得られたリセ
ス構造を示す。
第２図ｄはゲート電極２６、ドレイン電極２７およびソ
ース電極２８を形成して得られたこの考案の改良された
リセス構造のショットキ障壁ゲート型電界効果トランジ
スタを示す。
ース電極２８を形成して得られたこの考案の改良された
リセス構造のショットキ障壁ゲート型電界効果トランジ
スタを示す。
以上に述べた実施例を用いて説明したようにこの考案を
用いることにより、従来構造では不可能であったソース
抵抗の軽減と発光の減少がともに可能となり良好なトラ
ンジスタ特性を得ることができる。
用いることにより、従来構造では不可能であったソース
抵抗の軽減と発光の減少がともに可能となり良好なトラ
ンジスタ特性を得ることができる。
上記の実施例においては半導体結晶としてＧａＡｓを用
いて説明してきたが、ＩｎＰ、ＡｌＧａＡｓ、３ｉなど
の他の半導体結晶においてもこの考案の思想を適用でき
ることは云うまでもない。
いて説明してきたが、ＩｎＰ、ＡｌＧａＡｓ、３ｉなど
の他の半導体結晶においてもこの考案の思想を適用でき
ることは云うまでもない。
第１図ａ、ｌ）は従来のリセス構造を説明するための図
で、１１は高抵抗半導体結晶、１２はｎ型半導体結晶、
１３はゲート電極、１４はソース電極、１５はドレイン
電極、１６は発光を示す。 第２図ａ−ｄはこの考案の実施例を説明するための図で
、２１は高抵抗ＧａＡｓ結晶、２２はｎ型ＧａＡｓ導電
層、２３，２４はフォトレジスト膜、２５はＡｒイオン
ビーム、２６はゲート電極、２７はドレイン電極、２８
はソース電極を示す。
で、１１は高抵抗半導体結晶、１２はｎ型半導体結晶、
１３はゲート電極、１４はソース電極、１５はドレイン
電極、１６は発光を示す。 第２図ａ−ｄはこの考案の実施例を説明するための図で
、２１は高抵抗ＧａＡｓ結晶、２２はｎ型ＧａＡｓ導電
層、２３，２４はフォトレジスト膜、２５はＡｒイオン
ビーム、２６はゲート電極、２７はドレイン電極、２８
はソース電極を示す。
Claims (1)
- 高抵抗半導体結晶表面に形威されたｎ型半導体導電層表
面のゲート電極部分がリセスされた構造において、ソー
ス側のリセス側面が急峻で、ドレイン側のリセス側面が
テーパ状で、かつ前記の両リセス側面に挾まれたリセス
底部にゲート電極が設けられていることを特徴とするシ
ョットキ障壁ゲート型電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9771278U JPS5847714Y2 (ja) | 1978-07-14 | 1978-07-14 | シヨツトキ障壁型電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9771278U JPS5847714Y2 (ja) | 1978-07-14 | 1978-07-14 | シヨツトキ障壁型電界効果トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5514757U JPS5514757U (ja) | 1980-01-30 |
| JPS5847714Y2 true JPS5847714Y2 (ja) | 1983-10-31 |
Family
ID=29032805
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9771278U Expired JPS5847714Y2 (ja) | 1978-07-14 | 1978-07-14 | シヨツトキ障壁型電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5847714Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5651826B2 (ja) * | 2010-09-03 | 2015-01-14 | Tdk株式会社 | スピン注入電極構造、スピン伝導素子及びスピン伝導デバイス |
-
1978
- 1978-07-14 JP JP9771278U patent/JPS5847714Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5514757U (ja) | 1980-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2826924B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JP3147009B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS5847714Y2 (ja) | シヨツトキ障壁型電界効果トランジスタ | |
| US5231040A (en) | Method of making a field effect transistor | |
| JP2586834B2 (ja) | 単一電子素子とその製造方法 | |
| JP3952383B2 (ja) | 化合物電界効果半導体装置 | |
| JPH0575139A (ja) | 半導体装置及びその製造方法 | |
| JP3611925B2 (ja) | 電界効果トランジスタ，及びその製造方法 | |
| JPH0289324A (ja) | 変調ドープ電界効果トランジスタ | |
| JPH0789586B2 (ja) | 半導体装置 | |
| JP3304343B2 (ja) | 電界効果トランジスタ | |
| JP3307359B2 (ja) | 半導体装置及び半導体製造方法 | |
| JPH0817241B2 (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| JP3141931B2 (ja) | 電界効果トランジスタ | |
| JP2526492B2 (ja) | 半導体装置の製造方法 | |
| JPH05218099A (ja) | ヘテロ接合電界効果トランジスタ | |
| JPS5986268A (ja) | 変調ド−ピング層を動作層とするシヨツトキ−ゲ−ト型電界効果トランジスタ− | |
| JPH03240243A (ja) | 電界効果型トランジスタの製造方法 | |
| JP2004047621A (ja) | 半導体装置及びその製造方法 | |
| JP3112075B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS62274675A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JP2629639B2 (ja) | 半導体装置及びその製造方法 | |
| JPS61229323A (ja) | オ−ミツク電極の製造方法 | |
| JPS6357948B2 (ja) |