JP2004047621A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004047621A JP2004047621A JP2002201361A JP2002201361A JP2004047621A JP 2004047621 A JP2004047621 A JP 2004047621A JP 2002201361 A JP2002201361 A JP 2002201361A JP 2002201361 A JP2002201361 A JP 2002201361A JP 2004047621 A JP2004047621 A JP 2004047621A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gate
- semiconductor
- recess
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】接合型電界効果トランジスタのゲート長の短縮を図る。
【解決手段】チャンネル層20が形成された半導体基板に絶縁膜30をCVD法等で成膜し、レジストでパターンニングした後、RIE等を用いてゲート開口部31を形成する。絶縁膜30をマスクとして、ゲート開口部31に露出した半導体層(チャンネル層20)をウェットエッチングし凹部を形成する。このとき、エッチャントとして結晶面方位の選択性の強いものを用いて、凹部側壁を順メサ形状とする。絶縁膜30をマスクとして、ゲート開口部より半導体凹部にZn等のp型不純物を拡散してゲート拡散層40を形成する。
【選択図】 図1
【解決手段】チャンネル層20が形成された半導体基板に絶縁膜30をCVD法等で成膜し、レジストでパターンニングした後、RIE等を用いてゲート開口部31を形成する。絶縁膜30をマスクとして、ゲート開口部31に露出した半導体層(チャンネル層20)をウェットエッチングし凹部を形成する。このとき、エッチャントとして結晶面方位の選択性の強いものを用いて、凹部側壁を順メサ形状とする。絶縁膜30をマスクとして、ゲート開口部より半導体凹部にZn等のp型不純物を拡散してゲート拡散層40を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明はゲート拡散層を有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
ゲートにPN接合を用いた接合型FET(HEMTを含む)は、一般のショットキー型ゲートに比べゲートの拡散電位が高く、ゲート電流の順方向立ち上がり電圧Vfを高くとれるため、ゲートにより高い正電圧を印加することができ、回路応用において動作電圧マージンを広くでき、単一正電源動作が可能になるなどのメリットを有する。
【0003】
高周波特性の性能向上にはゲート長の短縮が必要であるが、特に0.2μm以下のゲート長を実現する場合の従来技術としては、他のタイプのFETと同様に、例えば、電子線(EB)直接描画によりゲート開口に用いるレジストパターンを形成する方法や、ゲート絶縁膜の開口部を絶縁膜のサイドウォールを用いて縮小するなどの方法があるが、前者はスループット(生産性)が悪く、後者は工程数が増加したり、寸法の制御性が悪いなどの問題点があった。
【0004】
また、接合型ゲートの問題点としてゲート拡散層の横方向への拡散(サイド拡散)があるため、実効ゲート長がゲート絶縁膜の開口幅より大きくなることから、他のFETよりも一層のゲート長の短縮が要求される。
【0005】
【発明が解決しようとする課題】
本発明は、かかる点に対処してなされたもので、ゲート長のより一層の短縮が可能な半導体装置及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
すなわち、請求項1の発明は、ゲート、ソース及びドレインを有する半導体装置において、側壁が傾斜し底面が開口幅より狭い凹部がゲートに対応して形成された半導体層と、この半導体層の凹部に沿って形成されたゲート拡散層とを備えたことを特徴とする。
【0007】
請求項1の発明においては、実効ゲート長は凹部底面における拡散層の長さになるため、凹部のない場合に比べて短縮される。また、ゲート拡散層のエッジ形状が順テーパーになるため、ゲート拡散層エッジにおけるドレイン電界の集中が緩和される。さらに、実効的にゲートとして作用する凹部底面の外側にチャンネル厚が漸次拡大するゲート領域が存在するため、同じゲート長の通常のFETに比べてショートチャンネル効果が抑制される。
【0008】
請求項2の発明は、請求項1の半導体装置において、凹部の側壁の傾斜角度が45度であることを特徴とする。凹部をエッチングにより形成する場合、例えば(100)面の半導体に対し、ゲートの断面におけるゲートの長手方向が[0 1 −1]方向と平行となるようにし、結晶面方位の選択性の強いエッチャントを用いることにより、(111)面が現れ易くなるため、容易に側壁が45度傾斜した凹部が形成される。
【0009】
請求項3の発明は、請求項1の半導体装置において、凹部を形成する半導体層がInP層またはGaAs層であることを特徴とする。接合型FETでは、例えば、InP基板やGaAs基板にイオン注入して形成されたチャンネル層に凹部が形成される。
【0010】
請求項4の発明は、請求項1の半導体装置において、凹部を形成する半導体層がInAlAs層またはAlGaAs層であることを特徴とする。半導体基板上にチャンネル層、電子供給層、バリア層が順次形成されている接合型HEMTでは、バリア層に凹部が形成される。バリア層としては、例えば、InAlAs系では、ノンドープInAlAsが、またAlGaAs系では、ノンドープAlGaAsが用いられる。
【0011】
請求項5の発明は、請求項1の半導体装置において、凹部を形成する半導体層の凹部底面側にエッチング停止層が積層されていることを特徴とする。この発明においては、凹部を形成するためのエッチングをエッチング停止層で止めやすくなり、一定の深さの凹部を形成することが容易となる。
【0012】
請求項6の発明は、請求項5の半導体装置において、凹部を形成する半導体層がInP層であり、エッチング停止層がInAlAs層であることを特徴とする。請求項7の発明は、請求項5の半導体装置において、凹部を形成する半導体層がGaAs層であり、エッチング停止層がAlGaAs層であることを特徴とする。
【0013】
接合型HEMTでは、バリア層上に凹部形成用の半導体層を設けて、バリア層をエッチング停止層として用いることができる。例えば、InAlAs系HEMTでは、ノンドープInAlAs層にInP層を積層し、このInP層をエッチングすることにより、容易にInP層厚の深さの凹部形成することが可能となる。同様に、AlGaAs系では、凹部形成用の半導体層にGaAs層を用い、ノンドープAlGaAsをエッチング停止層とすることができる。
【0014】
請求項8の発明の半導体装置の製造方法は、半導体層上に絶縁膜を堆積する工程と、絶縁膜にゲート開口部を形成する工程と、開口部に露出した半導体層を結晶面方位の異方性の出るエッチャントによりエッチングして、側壁が傾斜し底面が開口幅より狭い凹部を形成する工程と、絶縁膜の開口部より半導体層の凹部表面にゲート不純物を拡散する工程とを含むことを特徴とする。
【0015】
請求項8の発明においては、凹部を形成する半導体の結晶面に応じてゲートの長手方向を規定して、結晶面方位の異方性の出るエッチャントによりエッチングすることにより、容易に側壁が順メサ形状の凹部を形成することが可能となる。
【0016】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
図1は、本発明の半導体装置の第1の実施の形態を示すもので、ゲート部の断面構造を示している。この半導体装置は、半導体基板10上に形成されたチャンネル層20に絶縁膜30の開口部を介して、側壁が一定角度で傾斜した順テーパー(順メサ)状の凹部が形成されており、この凹部表面からゲート拡散層(例えば、Zn等のp型不純物の拡散層)40が形成されている。ゲート電極50は、ゲート拡散層40に接して設けられている。
【0017】
上記構成において、凹部の側壁は順テーパー(順メサ)形状のため、凹部の底面aは絶縁膜30の開口部の幅bよりも狭くなっており、順テーパー状の凹部がない場合に比べて、実効ゲート長(凹部底面における拡散層の長さ=a+サイド拡散幅*2)が短縮されている。例えば、順テーパーの傾斜角が45度の場合、開口部の幅bを0.3μm、凹部の深さを50nmとすれば、凹部の底面aは0.2μmとなり、実効ゲート長は0.1μm短縮されることになる。
【0018】
次に、本実施の形態の製造方法を図2(a)〜(d)に従って具体例を挙げて説明する。
【0019】
(a)チャンネル層20として例えばSiイオン注入によりn型層が形成されたGaAs等の半導体基板に、SiN等の絶縁膜30をCVD法等で約300nm厚さに堆積し、レジストでパターンニングした後、RIE等を用いてゲート開口部31を形成する。このとき、ゲートの長手方向はゲートの断面において、ウェットエッチングの際に順メサ形状が現れる方向に規定する。(100)面基板ではゲートの長手方向は[0 1 −1]方向に平行に選ぶ。ゲート開口部31の寸法bは、i線ステッパー等を用いれば、0.3μm程度は安定して開口することができる。
【0020】
(b)絶縁膜30をマスクとして、ゲート開口部31に露出した半導体層(チャンネル層20)をウェットエッチングし凹部を形成する。このとき、エッチャントとして結晶面方位の選択性の強いものを用いることにより、(111)面が現れ易くなるため、ゲートの長手方向に垂直な断面形状は側壁が45度傾斜した順テーパー状となり、凹部の底辺aは絶縁膜開口幅bよりも小さくなる。
【0021】
このような選択性の強いエッチャントとしては、GaAsに対してはクエン酸・過酸化水素水・水の混合液など、InPに対しては塩酸・水の混合液などがある。特にInPの場合はサイドエッチが殆んど入らず、実効ゲート長の短縮効果が最大限に得られる。例えば、塩酸と水を1:1の割合で混合したエッチング液(温度20℃)を用いてInPを開口幅0.3μmでエッチングすると、約25秒で深さが50nmで底面の長さaが0.2μmの順テーパー状の凹部を形成することができる。また、GaAsの場合はエッチング液の組成や温度等の条件によりサイドエッチ量等が変わるため、事前に形状を十分確認して作製することが重要である。
【0022】
(c)絶縁膜30をマスクとして、ゲート開口部31より半導体凹部に例えばZn等のp型不純物を拡散してゲート拡散層40を形成する。
【0023】
(d)公知の技術を用いてゲート電極50を形成し、FETのゲート構造を完成する。
【0024】
なお、ここではゲート部の製造例のみを示したが、FETのソース/ドレイン電極等は既存の技術を用いて形成することができる。
【0025】
上記の説明からも明らかなように、本実施の形態によれば、接合型FETの実効ゲート長を短縮することができ、高周波特性を向上させることができる。また、ゲート拡散層のエッジ形状が順テーパーになるため、ゲート拡散層エッジ(図1のP点付近)におけるドレイン電界の集中が緩和され、FETの耐圧が改善される。さらに、実効的にゲートとして作用する凹部底面の外側にチャンネル厚が漸次拡大するゲート領域が存在し、これにより特にドレイン電界が緩和されるため、同じゲート長の通常のFETに比べてショートチャンネル効果が抑制され、デバイス特性(gm、gd等)の低下を防止することができる。
【0026】
図1及び図2に示す第1の実施の形態では、イオン注入チャンネルを有する一般的な接合型FETについて示したが、本発明にかかるゲート構造は、図3および図4に示すように、接合型HEMTに対しても適用可能である。
【0027】
図3は、本発明の半導体装置の第2の実施の形態を示すもので、接合型HEMTにおけるゲート部の断面構造を示している。
【0028】
図3において、半導体基板10上に、チャンネル層20、電子供給層21、バリア層22が順次形成され、バリア層22に絶縁膜30の開口部を介して底辺aが開口幅bより狭い凹部とその凹部表面からのゲート拡散層40が形成されている。
【0029】
上記構成で、例えばAlGaAs/InGaAsヘテロ接合のAlGaAs系HEMTでは、半導体基板10、チャンネル層20、電子供給層21、バリア層22には、それぞれGaAs基板、ノンドープInGaAs、n型AlGaAs、ノンドープAlGaAsが用いられる。また、InAlAs/InGaAsヘテロ接合のInAlAs系HEMTの場合は、InP基板(半導体基板10)上に、チャンネル層20、電子供給層21、バリア層22としてノンドープInGaAs層、n型InAlAs層、ノンドープInAlAs層が順次形成される。
【0030】
接合型HEMTに適用された本実施の形態においても、接合型FETに適用された第1の実施の形態と同様に、実効ゲート長短縮の効果が得られる。
【0031】
図4は、本発明の半導体装置の第3の実施の形態を示すもので、InAlAs系HEMTにおける変形例を示している。図3に示す第2の実施の形態と比較して、ノンドープInAlAsからなるバリア層22上に、ノンドープのInP層23が積層され、凹部底面にノンドープInAlAsバリア層22が露出するように、InP層23に凹部が形成されている。
【0032】
上記構成においては、前述したようにInPにはサイドエッチが殆んど入らないため、実効ゲート長の短縮効果が最大限に得られる他、塩酸系エッチャントによりInAlAsとInPとのエッチング選択性が十分に得られるため、エッチングをバリア層22のInAlAs面で停止させることが容易で、その後一定量のゲート拡散を行うことにより、トランジスタのしきい値電圧Vthを精度良く制御することが可能となる。
【0033】
上記したように、本実施の形態によれば、InP層に対してInAlAs層がエッチング停止層として用いられているため、ゲート拡散層が形成される半導体凹部の深さを容易に一定に制御することができ、しきい値電圧Vthを精度良く制御することができる。なお、GaAs層に凹部を形成する場合には、AlGaAsをエッチング停止層として用いることができる。
【0034】
図5は、本発明の半導体装置の第4の実施の形態を示すもので、第1の実施の形態と比較して、凹部の断面形状がV溝形状となっている。凹部の断面形状は、究極的には、凹部の深さが絶縁膜開口幅bの1/2程度以上になるまで深くエッチングすると、凹部底面の幅aがゼロとなるいわゆるV溝形状となる。このV溝にゲート拡散層40を形成することにより、実効ゲート長が極めて小さい接合型FET(HEMT)を実現することができる。このV溝形状のゲート構造は、前述した何れの半導体構造にも適用可能である。
【0035】
【発明の効果】
上述したように、請求項1の発明によれば、凹部状のゲート拡散層を有することにより、実効ゲート長を短縮することができ、デバイスの高周波特性の向上を図ることができる。また、ゲート拡散層エッジでの電界集中を緩和することができ、ドレイン耐圧を改善することができる。さらに、通常の短ゲート化でのショートチャンネル効果を抑制することができ、デバイス性能の低下を防止することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1の実施の形態を示す断面図である。
【図2】図1に示す本発明の第1の実施の形態にかかるゲート部の製造工程を示す断面図である。
【図3】本発明の半導体装置の第2の実施の形態を示す断面図である。
【図4】本発明の半導体装置の第3の実施の形態を示す断面図である。
【図5】本発明の半導体装置の第4の実施の形態を示す断面図である。
【符号の説明】
10……半導体基板、20……チャンネル層、21……電子供給層、22……バリア層、23……InP層、30……絶縁膜、40……ゲート拡散層、50……ゲート電極
【発明の属する技術分野】
本発明はゲート拡散層を有する半導体装置及びその製造方法に関する。
【0002】
【従来の技術】
ゲートにPN接合を用いた接合型FET(HEMTを含む)は、一般のショットキー型ゲートに比べゲートの拡散電位が高く、ゲート電流の順方向立ち上がり電圧Vfを高くとれるため、ゲートにより高い正電圧を印加することができ、回路応用において動作電圧マージンを広くでき、単一正電源動作が可能になるなどのメリットを有する。
【0003】
高周波特性の性能向上にはゲート長の短縮が必要であるが、特に0.2μm以下のゲート長を実現する場合の従来技術としては、他のタイプのFETと同様に、例えば、電子線(EB)直接描画によりゲート開口に用いるレジストパターンを形成する方法や、ゲート絶縁膜の開口部を絶縁膜のサイドウォールを用いて縮小するなどの方法があるが、前者はスループット(生産性)が悪く、後者は工程数が増加したり、寸法の制御性が悪いなどの問題点があった。
【0004】
また、接合型ゲートの問題点としてゲート拡散層の横方向への拡散(サイド拡散)があるため、実効ゲート長がゲート絶縁膜の開口幅より大きくなることから、他のFETよりも一層のゲート長の短縮が要求される。
【0005】
【発明が解決しようとする課題】
本発明は、かかる点に対処してなされたもので、ゲート長のより一層の短縮が可能な半導体装置及びその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
すなわち、請求項1の発明は、ゲート、ソース及びドレインを有する半導体装置において、側壁が傾斜し底面が開口幅より狭い凹部がゲートに対応して形成された半導体層と、この半導体層の凹部に沿って形成されたゲート拡散層とを備えたことを特徴とする。
【0007】
請求項1の発明においては、実効ゲート長は凹部底面における拡散層の長さになるため、凹部のない場合に比べて短縮される。また、ゲート拡散層のエッジ形状が順テーパーになるため、ゲート拡散層エッジにおけるドレイン電界の集中が緩和される。さらに、実効的にゲートとして作用する凹部底面の外側にチャンネル厚が漸次拡大するゲート領域が存在するため、同じゲート長の通常のFETに比べてショートチャンネル効果が抑制される。
【0008】
請求項2の発明は、請求項1の半導体装置において、凹部の側壁の傾斜角度が45度であることを特徴とする。凹部をエッチングにより形成する場合、例えば(100)面の半導体に対し、ゲートの断面におけるゲートの長手方向が[0 1 −1]方向と平行となるようにし、結晶面方位の選択性の強いエッチャントを用いることにより、(111)面が現れ易くなるため、容易に側壁が45度傾斜した凹部が形成される。
【0009】
請求項3の発明は、請求項1の半導体装置において、凹部を形成する半導体層がInP層またはGaAs層であることを特徴とする。接合型FETでは、例えば、InP基板やGaAs基板にイオン注入して形成されたチャンネル層に凹部が形成される。
【0010】
請求項4の発明は、請求項1の半導体装置において、凹部を形成する半導体層がInAlAs層またはAlGaAs層であることを特徴とする。半導体基板上にチャンネル層、電子供給層、バリア層が順次形成されている接合型HEMTでは、バリア層に凹部が形成される。バリア層としては、例えば、InAlAs系では、ノンドープInAlAsが、またAlGaAs系では、ノンドープAlGaAsが用いられる。
【0011】
請求項5の発明は、請求項1の半導体装置において、凹部を形成する半導体層の凹部底面側にエッチング停止層が積層されていることを特徴とする。この発明においては、凹部を形成するためのエッチングをエッチング停止層で止めやすくなり、一定の深さの凹部を形成することが容易となる。
【0012】
請求項6の発明は、請求項5の半導体装置において、凹部を形成する半導体層がInP層であり、エッチング停止層がInAlAs層であることを特徴とする。請求項7の発明は、請求項5の半導体装置において、凹部を形成する半導体層がGaAs層であり、エッチング停止層がAlGaAs層であることを特徴とする。
【0013】
接合型HEMTでは、バリア層上に凹部形成用の半導体層を設けて、バリア層をエッチング停止層として用いることができる。例えば、InAlAs系HEMTでは、ノンドープInAlAs層にInP層を積層し、このInP層をエッチングすることにより、容易にInP層厚の深さの凹部形成することが可能となる。同様に、AlGaAs系では、凹部形成用の半導体層にGaAs層を用い、ノンドープAlGaAsをエッチング停止層とすることができる。
【0014】
請求項8の発明の半導体装置の製造方法は、半導体層上に絶縁膜を堆積する工程と、絶縁膜にゲート開口部を形成する工程と、開口部に露出した半導体層を結晶面方位の異方性の出るエッチャントによりエッチングして、側壁が傾斜し底面が開口幅より狭い凹部を形成する工程と、絶縁膜の開口部より半導体層の凹部表面にゲート不純物を拡散する工程とを含むことを特徴とする。
【0015】
請求項8の発明においては、凹部を形成する半導体の結晶面に応じてゲートの長手方向を規定して、結晶面方位の異方性の出るエッチャントによりエッチングすることにより、容易に側壁が順メサ形状の凹部を形成することが可能となる。
【0016】
【発明の実施の形態】
以下、図面に基づいて本発明の実施の形態を説明する。
図1は、本発明の半導体装置の第1の実施の形態を示すもので、ゲート部の断面構造を示している。この半導体装置は、半導体基板10上に形成されたチャンネル層20に絶縁膜30の開口部を介して、側壁が一定角度で傾斜した順テーパー(順メサ)状の凹部が形成されており、この凹部表面からゲート拡散層(例えば、Zn等のp型不純物の拡散層)40が形成されている。ゲート電極50は、ゲート拡散層40に接して設けられている。
【0017】
上記構成において、凹部の側壁は順テーパー(順メサ)形状のため、凹部の底面aは絶縁膜30の開口部の幅bよりも狭くなっており、順テーパー状の凹部がない場合に比べて、実効ゲート長(凹部底面における拡散層の長さ=a+サイド拡散幅*2)が短縮されている。例えば、順テーパーの傾斜角が45度の場合、開口部の幅bを0.3μm、凹部の深さを50nmとすれば、凹部の底面aは0.2μmとなり、実効ゲート長は0.1μm短縮されることになる。
【0018】
次に、本実施の形態の製造方法を図2(a)〜(d)に従って具体例を挙げて説明する。
【0019】
(a)チャンネル層20として例えばSiイオン注入によりn型層が形成されたGaAs等の半導体基板に、SiN等の絶縁膜30をCVD法等で約300nm厚さに堆積し、レジストでパターンニングした後、RIE等を用いてゲート開口部31を形成する。このとき、ゲートの長手方向はゲートの断面において、ウェットエッチングの際に順メサ形状が現れる方向に規定する。(100)面基板ではゲートの長手方向は[0 1 −1]方向に平行に選ぶ。ゲート開口部31の寸法bは、i線ステッパー等を用いれば、0.3μm程度は安定して開口することができる。
【0020】
(b)絶縁膜30をマスクとして、ゲート開口部31に露出した半導体層(チャンネル層20)をウェットエッチングし凹部を形成する。このとき、エッチャントとして結晶面方位の選択性の強いものを用いることにより、(111)面が現れ易くなるため、ゲートの長手方向に垂直な断面形状は側壁が45度傾斜した順テーパー状となり、凹部の底辺aは絶縁膜開口幅bよりも小さくなる。
【0021】
このような選択性の強いエッチャントとしては、GaAsに対してはクエン酸・過酸化水素水・水の混合液など、InPに対しては塩酸・水の混合液などがある。特にInPの場合はサイドエッチが殆んど入らず、実効ゲート長の短縮効果が最大限に得られる。例えば、塩酸と水を1:1の割合で混合したエッチング液(温度20℃)を用いてInPを開口幅0.3μmでエッチングすると、約25秒で深さが50nmで底面の長さaが0.2μmの順テーパー状の凹部を形成することができる。また、GaAsの場合はエッチング液の組成や温度等の条件によりサイドエッチ量等が変わるため、事前に形状を十分確認して作製することが重要である。
【0022】
(c)絶縁膜30をマスクとして、ゲート開口部31より半導体凹部に例えばZn等のp型不純物を拡散してゲート拡散層40を形成する。
【0023】
(d)公知の技術を用いてゲート電極50を形成し、FETのゲート構造を完成する。
【0024】
なお、ここではゲート部の製造例のみを示したが、FETのソース/ドレイン電極等は既存の技術を用いて形成することができる。
【0025】
上記の説明からも明らかなように、本実施の形態によれば、接合型FETの実効ゲート長を短縮することができ、高周波特性を向上させることができる。また、ゲート拡散層のエッジ形状が順テーパーになるため、ゲート拡散層エッジ(図1のP点付近)におけるドレイン電界の集中が緩和され、FETの耐圧が改善される。さらに、実効的にゲートとして作用する凹部底面の外側にチャンネル厚が漸次拡大するゲート領域が存在し、これにより特にドレイン電界が緩和されるため、同じゲート長の通常のFETに比べてショートチャンネル効果が抑制され、デバイス特性(gm、gd等)の低下を防止することができる。
【0026】
図1及び図2に示す第1の実施の形態では、イオン注入チャンネルを有する一般的な接合型FETについて示したが、本発明にかかるゲート構造は、図3および図4に示すように、接合型HEMTに対しても適用可能である。
【0027】
図3は、本発明の半導体装置の第2の実施の形態を示すもので、接合型HEMTにおけるゲート部の断面構造を示している。
【0028】
図3において、半導体基板10上に、チャンネル層20、電子供給層21、バリア層22が順次形成され、バリア層22に絶縁膜30の開口部を介して底辺aが開口幅bより狭い凹部とその凹部表面からのゲート拡散層40が形成されている。
【0029】
上記構成で、例えばAlGaAs/InGaAsヘテロ接合のAlGaAs系HEMTでは、半導体基板10、チャンネル層20、電子供給層21、バリア層22には、それぞれGaAs基板、ノンドープInGaAs、n型AlGaAs、ノンドープAlGaAsが用いられる。また、InAlAs/InGaAsヘテロ接合のInAlAs系HEMTの場合は、InP基板(半導体基板10)上に、チャンネル層20、電子供給層21、バリア層22としてノンドープInGaAs層、n型InAlAs層、ノンドープInAlAs層が順次形成される。
【0030】
接合型HEMTに適用された本実施の形態においても、接合型FETに適用された第1の実施の形態と同様に、実効ゲート長短縮の効果が得られる。
【0031】
図4は、本発明の半導体装置の第3の実施の形態を示すもので、InAlAs系HEMTにおける変形例を示している。図3に示す第2の実施の形態と比較して、ノンドープInAlAsからなるバリア層22上に、ノンドープのInP層23が積層され、凹部底面にノンドープInAlAsバリア層22が露出するように、InP層23に凹部が形成されている。
【0032】
上記構成においては、前述したようにInPにはサイドエッチが殆んど入らないため、実効ゲート長の短縮効果が最大限に得られる他、塩酸系エッチャントによりInAlAsとInPとのエッチング選択性が十分に得られるため、エッチングをバリア層22のInAlAs面で停止させることが容易で、その後一定量のゲート拡散を行うことにより、トランジスタのしきい値電圧Vthを精度良く制御することが可能となる。
【0033】
上記したように、本実施の形態によれば、InP層に対してInAlAs層がエッチング停止層として用いられているため、ゲート拡散層が形成される半導体凹部の深さを容易に一定に制御することができ、しきい値電圧Vthを精度良く制御することができる。なお、GaAs層に凹部を形成する場合には、AlGaAsをエッチング停止層として用いることができる。
【0034】
図5は、本発明の半導体装置の第4の実施の形態を示すもので、第1の実施の形態と比較して、凹部の断面形状がV溝形状となっている。凹部の断面形状は、究極的には、凹部の深さが絶縁膜開口幅bの1/2程度以上になるまで深くエッチングすると、凹部底面の幅aがゼロとなるいわゆるV溝形状となる。このV溝にゲート拡散層40を形成することにより、実効ゲート長が極めて小さい接合型FET(HEMT)を実現することができる。このV溝形状のゲート構造は、前述した何れの半導体構造にも適用可能である。
【0035】
【発明の効果】
上述したように、請求項1の発明によれば、凹部状のゲート拡散層を有することにより、実効ゲート長を短縮することができ、デバイスの高周波特性の向上を図ることができる。また、ゲート拡散層エッジでの電界集中を緩和することができ、ドレイン耐圧を改善することができる。さらに、通常の短ゲート化でのショートチャンネル効果を抑制することができ、デバイス性能の低下を防止することができる。
【図面の簡単な説明】
【図1】本発明の半導体装置の第1の実施の形態を示す断面図である。
【図2】図1に示す本発明の第1の実施の形態にかかるゲート部の製造工程を示す断面図である。
【図3】本発明の半導体装置の第2の実施の形態を示す断面図である。
【図4】本発明の半導体装置の第3の実施の形態を示す断面図である。
【図5】本発明の半導体装置の第4の実施の形態を示す断面図である。
【符号の説明】
10……半導体基板、20……チャンネル層、21……電子供給層、22……バリア層、23……InP層、30……絶縁膜、40……ゲート拡散層、50……ゲート電極
Claims (8)
- ゲート、ソース及びドレインを有する半導体装置において、側壁が傾斜し底面が開口幅より狭い凹部がゲートに対応して形成された半導体層と、この半導体層の凹部に沿って形成されたゲート拡散層とを備えたことを特徴とする半導体装置。
- 前記凹部の側壁の傾斜角度が45度であることを特徴とする請求項1記載の半導体装置。
- 前記凹部を形成する半導体層がInP層またはGaAs層であることを特徴とする請求項1記載の半導体装置。
- 前記凹部を形成する半導体層がInAlAs層またはAlGaAs層であることを特徴とする請求項1記載の半導体装置。
- 前記凹部を形成する半導体層の凹部底面側にエッチング停止層が積層されていることを特徴とする請求項1記載の半導体装置。
- 前記凹部を形成する半導体層がInP層であり、前記エッチング停止層がInAlAs層であることを特徴とする請求項5記載の半導体装置。
- 前記凹部を形成する半導体層がGaAs層であり、前記エッチング停止層がAlGaAs層であることを特徴とする請求項5記載の半導体装置。
- 半導体層上に絶縁膜を堆積する工程と、
前記絶縁膜にゲート開口部を形成する工程と、
前記開口部に露出した前記半導体層を結晶面方位の異方性の出るエッチャントによりエッチングして、側壁が傾斜し底面が開口幅より狭い凹部を形成する工程と、
前記絶縁膜の開口部より前記半導体層の凹部表面にゲート不純物を拡散する工程と
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201361A JP2004047621A (ja) | 2002-07-10 | 2002-07-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201361A JP2004047621A (ja) | 2002-07-10 | 2002-07-10 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004047621A true JP2004047621A (ja) | 2004-02-12 |
Family
ID=31707919
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002201361A Pending JP2004047621A (ja) | 2002-07-10 | 2002-07-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004047621A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010118556A (ja) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | 半導体装置および半導体装置の製造方法 |
JP2013030604A (ja) * | 2011-07-28 | 2013-02-07 | Tokyo Institute Of Technology | 電界効果トランジスタ |
-
2002
- 2002-07-10 JP JP2002201361A patent/JP2004047621A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010118556A (ja) * | 2008-11-13 | 2010-05-27 | Furukawa Electric Co Ltd:The | 半導体装置および半導体装置の製造方法 |
JP2013030604A (ja) * | 2011-07-28 | 2013-02-07 | Tokyo Institute Of Technology | 電界効果トランジスタ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5468343A (en) | Etching solution and etching method for semiconductors and method for evaluating GaAs surface | |
EP0551110B1 (en) | Compound semiconductor devices | |
JP2005191022A (ja) | 電界効果トランジスタ及びその製造方法 | |
EP0439114A1 (en) | Compound semiconductor device having gate electrode self-aligned to source and drain electrodes and method of manufacturing the same | |
JP3147009B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
US6144048A (en) | Heterojunction field effect transistor and method of fabricating the same | |
EP0855748B1 (en) | Heterojunction field-effect transistor and method of fabricating the same | |
JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
KR100299890B1 (ko) | 화합물반도체장치및그제조방법 | |
JP4182376B2 (ja) | 半導体装置 | |
US6180440B1 (en) | Method of fabricating a recessed-gate FET without producing voids in the gate metal | |
JP2004047621A (ja) | 半導体装置及びその製造方法 | |
JPH11177079A (ja) | 電界効果トランジスタ | |
JP3747391B2 (ja) | 化合物半導体装置及びその製造方法 | |
JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
JP2557430B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
JP3653652B2 (ja) | 半導体装置 | |
JP3039544B2 (ja) | 半導体装置およびその製造方法 | |
JP3077653B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
JP2000353789A (ja) | 化合物半導体装置およびその製造方法 | |
JPH05235056A (ja) | 半導体装置及びその製造方法 | |
JPH09321316A (ja) | 電界効果トランジスタ,及びその製造方法 | |
JPH10270463A (ja) | 電界効果トランジスタ | |
CN117276075A (zh) | 异质结双极型晶体管和异质结双极型晶体管的形成方法 | |
JPH0855861A (ja) | 電界効果トランジスタ、及びその製造方法 |