JPH01120075A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH01120075A JPH01120075A JP27570687A JP27570687A JPH01120075A JP H01120075 A JPH01120075 A JP H01120075A JP 27570687 A JP27570687 A JP 27570687A JP 27570687 A JP27570687 A JP 27570687A JP H01120075 A JPH01120075 A JP H01120075A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- electrodes
- electrode
- base transistor
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 18
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 abstract description 10
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 238000001312 dry etching Methods 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- 238000001704 evaporation Methods 0.000 abstract 1
- 230000003647 oxidation Effects 0.000 abstract 1
- 238000007254 oxidation reaction Methods 0.000 abstract 1
- 238000000151 deposition Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910012990 NiSi2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910018999 CoSi2 Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/7722—Field effect transistors using static field induced regions, e.g. SIT, PBT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、半導体装置に係り、特にパーミアブルベース
トランジスタに関する。
トランジスタに関する。
［従来の技術］
従来、パーミアブルベーストランジスタの作成方法の一
つとして、次のような方法が知られていた。すなわち、
プロシーデインゲス・オブ・アイ・イー・デイ−・エム
（１９８２年）第６４６頁から第６４９頁、および同書
第６５０頁から第６５３頁（Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ Ｉ ＥＤＭ （１９８２）ｐｐ６４６〜６４９．
Ｐｐ６５０〜６５３）に示されているように、周期的な
ラインアンドスペース（溝構造）を形成した半導体基板
上に金属と蒸着して、ライン部に形成された部分をカソ
ード電極、スペース部に形成された部分をグリッド電極
とし、さらに、基板の裏面にも金属を蒸着してアノード
電極とし、この三つの電極からパーミアブルベーストラ
ンジスタを構成する方法である。
つとして、次のような方法が知られていた。すなわち、
プロシーデインゲス・オブ・アイ・イー・デイ−・エム
（１９８２年）第６４６頁から第６４９頁、および同書
第６５０頁から第６５３頁（Ｐｒｏｃｅｅｄｉｎｇｓ
ｏｆ Ｉ ＥＤＭ （１９８２）ｐｐ６４６〜６４９．
Ｐｐ６５０〜６５３）に示されているように、周期的な
ラインアンドスペース（溝構造）を形成した半導体基板
上に金属と蒸着して、ライン部に形成された部分をカソ
ード電極、スペース部に形成された部分をグリッド電極
とし、さらに、基板の裏面にも金属を蒸着してアノード
電極とし、この三つの電極からパーミアブルベーストラ
ンジスタを構成する方法である。
しかしこの方法では、基板とラインアンドスペースの側
壁が垂直でないと、その側壁の部分にも金属が蒸着され
てしまうために、カソード電極とグリッド電極が電気的
に絶縁されないという点については配慮されていなかっ
た。
壁が垂直でないと、その側壁の部分にも金属が蒸着され
てしまうために、カソード電極とグリッド電極が電気的
に絶縁されないという点については配慮されていなかっ
た。
ラインアンプスペースを形成するにはドライエツチング
法を用いて基板を加工するが、その側壁を垂直し加工す
べくエツチングガスから生成されるイオンのエネルギー
を増すと、基板に与えるダメージが増加してしまう。こ
のため、側壁を垂直に加工することは困離であった。こ
のような従来の手法によって形成されるラインアンドス
ペースの側壁は、基板に対して重置ではなく、ある角度
（基板の法線から２０〜３０°）の傾きを持つことにな
る。
法を用いて基板を加工するが、その側壁を垂直し加工す
べくエツチングガスから生成されるイオンのエネルギー
を増すと、基板に与えるダメージが増加してしまう。こ
のため、側壁を垂直に加工することは困離であった。こ
のような従来の手法によって形成されるラインアンドス
ペースの側壁は、基板に対して重置ではなく、ある角度
（基板の法線から２０〜３０°）の傾きを持つことにな
る。
［発明が解決しようとする問題点］
上記従来技術では、傾いた側壁を持つラインアンドスペ
ースに金属を蒸着してカソード電極とグリッド電極を同
時に形成する際の、両電極間の電気的絶縁について配慮
がなされておらず、同時蒸着すると、溝の側壁にも電極
材料が蒸着してしまい、導通状態になってしまうという
問題があった。
ースに金属を蒸着してカソード電極とグリッド電極を同
時に形成する際の、両電極間の電気的絶縁について配慮
がなされておらず、同時蒸着すると、溝の側壁にも電極
材料が蒸着してしまい、導通状態になってしまうという
問題があった。
カソード電極とグリッド電極が導通状態になれば、カソ
ードからアノードに流れる電子をグリッドでコントロー
ルすることが不可能になり、トランジスタ動作をさせる
ことができない。
ードからアノードに流れる電子をグリッドでコントロー
ルすることが不可能になり、トランジスタ動作をさせる
ことができない。
本発明の目的は、上記問題点を解決し、ラインアンドス
ペースを形成した基板上に金属を蒸着してカソード電極
とグリッド電極を形成する場合にも、両電極間が電気的
にＭＲされるような構造のパーミアブルベーストランジ
スタを提供することにある。
ペースを形成した基板上に金属を蒸着してカソード電極
とグリッド電極を形成する場合にも、両電極間が電気的
にＭＲされるような構造のパーミアブルベーストランジ
スタを提供することにある。
［問題点に解決するための手段］
上記目的は、ラインアンドスペースの側壁に二酸化シリ
コン（ＳｉＯ３）層が存在するような構造のパーミアブ
ルベーストランジスタとすることによって達成される。
コン（ＳｉＯ３）層が存在するような構造のパーミアブ
ルベーストランジスタとすることによって達成される。
［作用］
二酸化シリコン上には電極金属が蒸着されにくいために
、電極金属蒸着前にラインアンドスペースの側壁に二酸
化シリコンを形成しておくことによって、カソード電極
とグリッド電極が導通することが抑制される。
、電極金属蒸着前にラインアンドスペースの側壁に二酸
化シリコンを形成しておくことによって、カソード電極
とグリッド電極が導通することが抑制される。
したがって、傾いた側壁を持ったラインアンドスペース
上に電極を形成する場合でも、電気的に互いに絶縁され
たカソード電極とグリッド電極が容易に得られる。
上に電極を形成する場合でも、電気的に互いに絶縁され
たカソード電極とグリッド電極が容易に得られる。
［実施例コ
以下本発明の実施例を面図を用いて説明する。
第２図は本発明のパーミアブルベーストランジスタの作
成方法を示す断面図である。
成方法を示す断面図である。
まず（ａ）のように、ｎ形Ｓｉ基板１１上にカソード電
極とオーミックコンタクトをとるために、リンを５００
人の深さに打ち込んだ領域１６を形成した後、ドライエ
ツチング法により幅１μｍのラインアンドスペースを形
成する。それを熱酸化して（ｂ）のように表面全面に二
酸化シリコン（Ｓｉ０２）膜１５を厚さ５００人に形成
する。
極とオーミックコンタクトをとるために、リンを５００
人の深さに打ち込んだ領域１６を形成した後、ドライエ
ツチング法により幅１μｍのラインアンドスペースを形
成する。それを熱酸化して（ｂ）のように表面全面に二
酸化シリコン（Ｓｉ０２）膜１５を厚さ５００人に形成
する。
次に（Ｑ）のように、再びドライエツチングによりライ
ンとスペースの部分のＳｉＯ３を除去し、側壁にのみＳ
ｉＯ□を残す。このとき、側壁に付着している５ｉ０２
を全部除去してしまわないように、ドライエツチングの
時間等のコントロールを慎重に行う必要がある。
ンとスペースの部分のＳｉＯ３を除去し、側壁にのみＳ
ｉＯ□を残す。このとき、側壁に付着している５ｉ０２
を全部除去してしまわないように、ドライエツチングの
時間等のコントロールを慎重に行う必要がある。
次に（ｄ）のように、ＮｉＳｉ２をＭＢＥ法によって１
００人の厚さに蒸着し、カソード電極１２とグリッド電
極１３を同時に形成した。グリッド電極はＳｉ基板１１
とショットキコンタクトを形成する必要があるので、Ｎ
ｉＳｉ２の組成を精密にコントロールできるＭＢＥ法を
用いた。
００人の厚さに蒸着し、カソード電極１２とグリッド電
極１３を同時に形成した。グリッド電極はＳｉ基板１１
とショットキコンタクトを形成する必要があるので、Ｎ
ｉＳｉ２の組成を精密にコントロールできるＭＢＥ法を
用いた。
最後に（ｅ）のように、Ｓｉ基板１１の裏面にＡｕ５ｂ
を蒸着してアノード’７［極１４とした。
を蒸着してアノード’７［極１４とした。
以上の工程により、第１図に示したようなパーミアブル
ベーストランジスタが完成する。尚、本実施例のパーミ
アブルベーストランジスタの各部の寸法は第１図中に示
した通りである。
ベーストランジスタが完成する。尚、本実施例のパーミ
アブルベーストランジスタの各部の寸法は第１図中に示
した通りである。
このパーミアブルベーストランジスタ素子を測定したと
ころ、カソード電極とグリッド電極の導通は見られなか
った。また、トランジスタ動作も良好で、パーミアブル
ベーストランジスタ本来の特性である二極管特性を示し
た。
ころ、カソード電極とグリッド電極の導通は見られなか
った。また、トランジスタ動作も良好で、パーミアブル
ベーストランジスタ本来の特性である二極管特性を示し
た。
本実施例においては基板としてシリコンを用いたが、他
の半導体材料、たとえばＧａＡｓ、ＩｎＰ。
の半導体材料、たとえばＧａＡｓ、ＩｎＰ。
Ｇｅ等でも同様である。またカソードおよびグリッド電
極用金属としてＮｉＳｉ２以外にＡＱ、Ａｕ。
極用金属としてＮｉＳｉ２以外にＡＱ、Ａｕ。
ＣｏＳｉ２等を使用した場合や、アノード電極用全屈と
してＡ ｕ Ｓ ｂ以外にＡｆｆ等を使用した場合にも
同様の効果が得られる。
してＡ ｕ Ｓ ｂ以外にＡｆｆ等を使用した場合にも
同様の効果が得られる。
［発明の効果コ
本発明によれば、ラインアンドスペースの側壁の二酸化
シリコン層によってグリッド電極とカソード電極の導通
が抑制されるので、傾いた側壁を持つラインアンドスペ
ースの場合でもグリッド電極とカソード電極が電気的に
絶縁されたパーミアブルベーストランジスタを形成する
ことが可能である。
シリコン層によってグリッド電極とカソード電極の導通
が抑制されるので、傾いた側壁を持つラインアンドスペ
ースの場合でもグリッド電極とカソード電極が電気的に
絶縁されたパーミアブルベーストランジスタを形成する
ことが可能である。
したがって、ラインアンドスペース形成の際、ドライエ
ツチングの条件の範囲が広くなり、素子形成が容易にな
るという効果がある。
ツチングの条件の範囲が広くなり、素子形成が容易にな
るという効果がある。
第１図は本発明の実施例のパーミアブルベーストランジ
スタの断面図、第２図は本発明の実施例のパーミアブル
ベーストランジスタの作成方法を示した図である。 １１・・・シリコン基板、１２・・・カソード電極、１
３・・・グリッド電極、１４・・・アノード電極、１５
・・・二酸化シリコン、１６・・・イオン打込み領域。
スタの断面図、第２図は本発明の実施例のパーミアブル
ベーストランジスタの作成方法を示した図である。 １１・・・シリコン基板、１２・・・カソード電極、１
３・・・グリッド電極、１４・・・アノード電極、１５
・・・二酸化シリコン、１６・・・イオン打込み領域。
Claims (1)
- １、溝構造を形成した半導体基板上にカソード電極とグ
リッド電極を形成して成るパーミアブルベーストランジ
スタにおいて、上記溝の側壁に二酸化シリコン層を形成
して成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275706A JP2677800B2 (ja) | 1987-11-02 | 1987-11-02 | パーミアブルベーストランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62275706A JP2677800B2 (ja) | 1987-11-02 | 1987-11-02 | パーミアブルベーストランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01120075A true JPH01120075A (ja) | 1989-05-12 |
| JP2677800B2 JP2677800B2 (ja) | 1997-11-17 |
Family
ID=17559233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62275706A Expired - Lifetime JP2677800B2 (ja) | 1987-11-02 | 1987-11-02 | パーミアブルベーストランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2677800B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198382A (ja) * | 1989-12-27 | 1991-08-29 | Hitachi Ltd | 縦型電界効果トランジスタの製造方法 |
| EP0461967A2 (fr) * | 1990-06-15 | 1991-12-18 | Thomson-Csf | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant |
| WO2022077173A1 (zh) * | 2020-10-12 | 2022-04-21 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
| JPS5356977A (en) * | 1976-11-01 | 1978-05-23 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS61137371A (ja) * | 1984-12-07 | 1986-06-25 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
-
1987
- 1987-11-02 JP JP62275706A patent/JP2677800B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5320885A (en) * | 1976-08-11 | 1978-02-25 | Semiconductor Res Found | Electrostatic induction type semiconductor device |
| JPS5356977A (en) * | 1976-11-01 | 1978-05-23 | Mitsubishi Electric Corp | Production of semiconductor device |
| JPS61137371A (ja) * | 1984-12-07 | 1986-06-25 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS62204576A (ja) * | 1986-03-04 | 1987-09-09 | Nec Corp | 縦型トランジスタの製造方法 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03198382A (ja) * | 1989-12-27 | 1991-08-29 | Hitachi Ltd | 縦型電界効果トランジスタの製造方法 |
| EP0461967A2 (fr) * | 1990-06-15 | 1991-12-18 | Thomson-Csf | Composant semiconducteur à jonction Schottky pour amplification hyperfréquence et circuits logiques rapides, et procédé de réalisation d'un tel composant |
| WO2022077173A1 (zh) * | 2020-10-12 | 2022-04-21 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
| CN114902422A (zh) * | 2020-10-12 | 2022-08-12 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
| CN114902422B (zh) * | 2020-10-12 | 2023-10-31 | 京东方科技集团股份有限公司 | 显示面板及其制作方法和显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2677800B2 (ja) | 1997-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577330B2 (ja) | 両面ゲ−ト静電誘導サイリスタの製造方法 | |
| JPH05505906A (ja) | 電子源及びその製造方法 | |
| US4503600A (en) | Process for manufacturing a buried gate field effect transistor | |
| JPH01120075A (ja) | 半導体装置 | |
| JP2004022774A (ja) | 半導体装置および電界効果トランジスタ | |
| US4167806A (en) | Method of fabrication of an amorphous semiconductor device on a substrate | |
| JPS627165A (ja) | 半導体装置の製造方法 | |
| JPS61136226A (ja) | オ−ミツク電極の製造方法 | |
| JP3084280B2 (ja) | 電界放射型電子源の製造方法および平面発光装置の製造方法およびディスプレイ装置の製造方法 | |
| JPS6217391B2 (ja) | ||
| JPH0258827A (ja) | 半導体装置の製造方法 | |
| JP2961805B2 (ja) | 超伝導素子およびその製造方法 | |
| JPH0564473B2 (ja) | ||
| JPS62105472A (ja) | 半導体装置の製造方法 | |
| JP2724490B2 (ja) | ゲートターンオフサイリスタの製造方法 | |
| JPS6266629A (ja) | 薄膜形成方法 | |
| JPS6294981A (ja) | 半導体装置用電極の形成方法 | |
| JPS5846871B2 (ja) | ハンドウタイソウチ | |
| JPS6216037B2 (ja) | ||
| JPS60160167A (ja) | 半導体装置の製造方法 | |
| JPS6131638B2 (ja) | ||
| JPS6210027B2 (ja) | ||
| JPH1167059A (ja) | 冷陰極電子源とその製造方法 | |
| JPH0658964B2 (ja) | 半導体装置 | |
| JPH05190844A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |