JPS59228718A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59228718A
JPS59228718A JP10355583A JP10355583A JPS59228718A JP S59228718 A JPS59228718 A JP S59228718A JP 10355583 A JP10355583 A JP 10355583A JP 10355583 A JP10355583 A JP 10355583A JP S59228718 A JPS59228718 A JP S59228718A
Authority
JP
Japan
Prior art keywords
film
substrate
groove
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10355583A
Other languages
English (en)
Inventor
Takashi Kimura
隆 木村
Yoshito Koga
古賀 良人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP10355583A priority Critical patent/JPS59228718A/ja
Publication of JPS59228718A publication Critical patent/JPS59228718A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の技術分野] この発明は半導体装置に関し、更に詳細には、良好なオ
ーミックコンタクトを有するとともに従来よりも短縮し
た工程で、かつ、従来よりも低コストで製造することが
できる化合物半導体装置に関するものである。
[発明の技術的背景] 本発明に関連するGa As半導体装置は、半絶縁性の
Ga As基板内に導電性領域を形成した後、該導電性
領域にオーミック接触する金属電極を該基板上に形成す
ることにより製造される。 従来、該導電性領域は一般
に気相成長法やイオン注入法を利用して作られ、その層
厚は通常、数千オングストローム(X)ないし数ミクロ
ン(μl1l)であるが、イオン注入法を用いた場合に
は、該領域の層厚は数千人という小さな値になってしま
うため、この膜厚では良好なA−ミックコンタクトを形
成することが不可能である。 従って、従来は、該導電
性領域をイオン注入法で形成するQa As半導体装置
に対しては、該導電性領域の周囲に二回以上のイオン注
入を行うことにより高濃度域を作り、該高潮度域を電極
とのコンタクト部分とじてその上にオーミック電極を形
成していた。 第1図は前記のごとき方法(二重イオン
注入法)で形成された従来のQa AS半導体装置を示
して0る。
図において、1は絶縁性の半導体基板、2は一回のイオ
ン注入で作られた薄層の低淵疾導電性領−域、3は二重
のイオン注入で作られた拡散深さの大きな高濃度導電性
傾城、4は気相成長法を利用して形成されたSiO2等
の絶縁膜、5は高淵度導電性領[3上にオーミック接触
している。A、u −Qe金合金オーミック電極である
「背景技術の問題点」 前記のごとき構造及び製造方法による従来のGa As
半導体装置には次のような問題点があった。
(I>  拡散深さの大きい高濃度導電性傾城をイオン
注入法によって形成するには不純物イオンを数百kV以
上の高電圧で加速するとともに高電流密度で半導体基板
に注入することが必要であるが、現在用いられているイ
オン注入装置では高圧高電流密度のイオン注入に制約が
あるため、現在は短時間の高電流密度のイオン注入の代
わりに長時間の低電流密度のイオン注入を行うことによ
り該高濃度導電性傾城3を形成している。
しかしながら、長時間のイオン注入は半導体装置の総生
産時間を長くし、かつ、生産能率を低下させるため、該
半導体装置のコストが高価になるという問題を生じる。
(II)  従来のQa7!1.s半導体装置において
は、前記のようにオーミック電極を設りるために拡散深
さが大きく、かつ、不純物濃度の大ぎな高濃度領域3が
形成されているが、一般に、イオン注入層は高濃度にな
る程、注入イオンのアニールによる電気的活性化率が低
くなって該イオン注入層の低抵抗化が困難となるため、
接触抵抗の不安定や耐サージ性の低下を招くことになり
、従って安定なオーミックコンタクトの形成が困難であ
った。
(I[[)  オーミック電極は基板の表面にコンタク
1〜しているから、基板表面におけるオーミック電極と
絶縁膜との接点近傍に電界集中が起きる構造となってい
る。
[発明の目的] この発明の目的は、前記問題点を有しない、改良された
半導体装置を提供することである。
[発明の概要] この発明にJこり改良された半導体装置は、従来の半導
体装置に設けられていたような高Ii1度領域を有さず
、辺縁部が傾斜もしくはナイフェツジ状に形成された低
m度薄層が同じ傾斜角度の側壁面を有したオーミック電
極に直接に接触している構造となっている。
[発明の実施例] 第2図は本発明により改良された半導体装置の一実施例
の断面図である。 第2図において、第1図と同一符号
で表示された部分は第1図の半導体装置と同じ部分であ
る。
本発明の半導体装置においては、低濃度導電性薄層2A
の周lの半導体基板には逆台形型の溝6が刻設されてい
る。 ま1%−N該溝6の底面は該低濃度導電性薄層2
Aよりも深い位置にある。(必ずしもそうする必要はな
い) 該低濃度導電性薄層2Aの辺縁部は該溝6の傾斜
側壁面の一部を構成する傾斜面2aとなってJ3す、該
)146内に形成された樋状のオーミック電極5Aの傾
斜側壁面と該低濃度導電性薄層2Aの傾斜面2aとがA
−ミック接触している。 またオーミック電極5Aの上
方部分は絶縁膜4の開口に沿って絶縁膜4上に延在して
いる。
次に第2図の半導体装置の製造工程の一例について説明
する。
第2図の半導体装置を製造する場合、まず半導体基板1
上にSt 3 N4 、Si 02又はレジスト等を堆
積させた後、フォトエツチングによりイオン注入用マス
クを作り、このマスクを通して半導体基板1中に3i+
等の不純物イオンを加速電圧150kV1 ドーズii
t 3xlO” 7cm2の条件で注入することにより
低濃度導電性薄層2Δを形成する。
次に気相成長法により半導体基板1の全面にsr 02
から成る絶縁膜4を3000久膜厚に形成した後、温度
800℃で15分間アニールを行う。 ついで、絶縁膜
4上にレジストパターンを形成した後、このレジストパ
ターンをマスクとして低濃度導電性薄層2Aの周縁に沿
って絶縁膜4及びその下の半導体基板1とを選択的にエ
ツチングすることにより、横断面形状が逆台形の溝6を
半導体基板内に形成すると同時に該低濃度導電性薄層2
Aの辺縁に沿って絶縁膜4に開口4aを形成する。
この場合、エツチング液として、例えば弗化アンモン、
りん酸及び過酸化水素水の混合液を用いるが、それらの
混合比(例えば弗化アンモン50:りん酸3:過酸化水
素1:水50)を適当に設定することにより、SiO3
とQa ASのエツチングレートの差を利用して横FJ
i面形状が逆台形となるような溝6を形成することかで
きる。
溝6の形成後、真空蒸着法によって該満6内及び絶縁膜
4上にへ〇−Ge合金膜を形成した後、パターニングし
てオーミック電極5Aを形成づる。
そして最後に水素雰囲気中でアロイすることにより該低
濃度導電性薄層2Aとオーミック電極5Δとの間にオー
ミック接触が形成される。
なお、前記の実施例は本発明を限定する・乙のではない
。 すなわち本発明の半導体装置は、Ga As半導体
装置に限定されるものではなく、絶縁性基板により構成
される半導体装置にも適用可能であり、また、絶縁膜ど
して5io2以外に5i3Nqやその他の材料から成る
絶縁膜を用いることもできる。
[発明の効果] 以上のごとき本発明の半導体装置による効果を列挙すれ
ば次の通りである。
<a >  低濃度導電性薄層(?iなゎち動作層)が
傾斜面を有するとともに該傾斜面にてオーミック電極に
接触しているので従来の半導体装置で問題となっていた
電界集中が緩和され、耐サージ性が高くかつ安定なA−
ミンクコンタクトを有した半導体装置が得られる。
(b)  従来の半導体装置のように高濃度領域を作る
必要がないので製造工程が短縮される上、イオン注入装
置も低エネルギーの安価なものを使えるので製造コスト
が従来よりもかなり低下し、従って、従来より安価でか
つ、性能のよい半4休装置が得られる。
【図面の簡単な説明】
第1図は従来の半導体装置の断面図、第2図は本発明の
一実施例の半導体装置の断面図である。 1・・・半導体基板、 2,2A・・・低8!痕導電性
薄層、 3・・・高濃度導電性領域、 4・・・絶縁膜
、5.5A・・・オーミック電極、 6・・・溝。 −特許出願人 東京芝浦電気株式会社 第1図

Claims (1)

    【特許請求の範囲】
  1. 1 半絶縁性材料もしくは絶縁性材料から成る半導体基
    板と、該半導体基板の表面に刻設されるとともに底部に
    向って幅が狭くなるように傾斜側壁面を有した溝と、該
    傾斜側壁面を構成する傾斜面を有するように該半導体基
    板内に形成された低濃度導電性薄層と、該溝以外の該半
    導体基板の表面ど該低濃度導電性薄層とを被覆している
    絶縁膜と、該絶縁膜上に配置される上方部分と該構内に
    配置される下方部分とを有するとともに該溝部の該傾斜
    側壁面において該低濃度S電性U層の該傾斜面にオーミ
    ック接触しているオーミック電極とを具備している半導
    体装置。
JP10355583A 1983-06-11 1983-06-11 半導体装置 Pending JPS59228718A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10355583A JPS59228718A (ja) 1983-06-11 1983-06-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10355583A JPS59228718A (ja) 1983-06-11 1983-06-11 半導体装置

Publications (1)

Publication Number Publication Date
JPS59228718A true JPS59228718A (ja) 1984-12-22

Family

ID=14357063

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10355583A Pending JPS59228718A (ja) 1983-06-11 1983-06-11 半導体装置

Country Status (1)

Country Link
JP (1) JPS59228718A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252180A (ja) * 1986-04-24 1987-11-02 Mitsubishi Cable Ind Ltd 半導体発光素子
JPH01239843A (ja) * 1988-03-18 1989-09-25 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007096179A (ja) * 2005-09-30 2007-04-12 National Institute Of Advanced Industrial & Technology 電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48101888A (ja) * 1972-04-01 1973-12-21
JPS50115782A (ja) * 1974-02-22 1975-09-10
JPS5125991A (ja) * 1974-08-27 1976-03-03 Nippon Electric Co
JPS5319766A (en) * 1976-08-06 1978-02-23 Fujitsu Ltd Preparation of field-effect type semiconductor device
JPS56101768A (en) * 1980-01-18 1981-08-14 Sumitomo Electric Ind Ltd Manufacture of semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS48101888A (ja) * 1972-04-01 1973-12-21
JPS50115782A (ja) * 1974-02-22 1975-09-10
JPS5125991A (ja) * 1974-08-27 1976-03-03 Nippon Electric Co
JPS5319766A (en) * 1976-08-06 1978-02-23 Fujitsu Ltd Preparation of field-effect type semiconductor device
JPS56101768A (en) * 1980-01-18 1981-08-14 Sumitomo Electric Ind Ltd Manufacture of semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62252180A (ja) * 1986-04-24 1987-11-02 Mitsubishi Cable Ind Ltd 半導体発光素子
JPH01239843A (ja) * 1988-03-18 1989-09-25 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2007096179A (ja) * 2005-09-30 2007-04-12 National Institute Of Advanced Industrial & Technology 電極の破壊電圧を抑制するためのダイヤモンド電極構造を備えたデバイス及びその製造方法

Similar Documents

Publication Publication Date Title
JP2577330B2 (ja) 両面ゲ−ト静電誘導サイリスタの製造方法
JPS636877A (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
US4351099A (en) Method of making FET utilizing shadow masking and diffusion from a doped oxide
US5486710A (en) Field effect transistor
JPS59149055A (ja) バイポ−ラプレ−ナトランジスタの製造方法
JPS59228718A (ja) 半導体装置
JP2664527B2 (ja) 半導体装置
JP2808613B2 (ja) 電界効果トランジスタ
JP2683552B2 (ja) バイポーラトランジスタの製法
JPS63314866A (ja) バイボ−ラ・トランジスタ
JP2526492B2 (ja) 半導体装置の製造方法
JP2709086B2 (ja) 半導体装置の電極形成方法
JPS6114755A (ja) 半導体トランジスタおよびその製造方法
JP2713122B2 (ja) 半導体装置の製造方法
JP2570770B2 (ja) バイポーラ・トランジスタ
JPS61136226A (ja) オ−ミツク電極の製造方法
JPH05182977A (ja) 半導体装置の製造方法
JPS63318778A (ja) ヘテロ接合バイポ−ラトランジスタおよびその製造方法
JPH0476924A (ja) 半導体装置の製造方法
JPS5966168A (ja) 半導体装置の製法
JPH05129215A (ja) 半導体装置の製造方法
JPS58142575A (ja) 半導体装置の製造方法
JPS61129868A (ja) 半導体装置
JPH0797634B2 (ja) 電界効果トランジスタとその製造方法
JPH0478034B2 (ja)