JPH05129215A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH05129215A JPH05129215A JP28774291A JP28774291A JPH05129215A JP H05129215 A JPH05129215 A JP H05129215A JP 28774291 A JP28774291 A JP 28774291A JP 28774291 A JP28774291 A JP 28774291A JP H05129215 A JPH05129215 A JP H05129215A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon layer
- silicon substrate
- impurities
- layer
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】
【目的】 ポリシリコン層からシリコン基板への固相拡
散の制御性を改善し、拡散層を制御性よく低抵抗化する
ことが可能な製造方法を提供することである。 【構成】 （Ａ）シリコン基板１の主面側に形成された
酸化シリコン層３にエミッタ開口部を形成し、引き続き
ポリシリコン層４を堆積する。（Ｂ）不純物のイオン注
入を行い、ポリシリコン層４およびポリシリコン層４下
のシリコン基板１に不純物をド―ピングする。イオン注
入は、自然酸化層２を突き抜ける程度の加速電圧で行
う。（Ｃ）導電層５を堆積する。（Ｄ）固相拡散法を用
いてポリシリコン層４から不純物の拡散を行い、エミッ
タ拡散層６を形成する。（Ｅ）エミッタ電極４ａ、５ａ
をパターン形成する。
散の制御性を改善し、拡散層を制御性よく低抵抗化する
ことが可能な製造方法を提供することである。 【構成】 （Ａ）シリコン基板１の主面側に形成された
酸化シリコン層３にエミッタ開口部を形成し、引き続き
ポリシリコン層４を堆積する。（Ｂ）不純物のイオン注
入を行い、ポリシリコン層４およびポリシリコン層４下
のシリコン基板１に不純物をド―ピングする。イオン注
入は、自然酸化層２を突き抜ける程度の加速電圧で行
う。（Ｃ）導電層５を堆積する。（Ｄ）固相拡散法を用
いてポリシリコン層４から不純物の拡散を行い、エミッ
タ拡散層６を形成する。（Ｅ）エミッタ電極４ａ、５ａ
をパターン形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関する。
に関する。
【０００２】
【従来の技術】図３（Ａ）〜（Ｃ）は、従来例を示した
製造工程の断面図であり、シリコン集積回路におけるバ
イポーラトランジスタのエミッタの近傍を示したもので
ある。以下、その製造工程を説明する。
製造工程の断面図であり、シリコン集積回路におけるバ
イポーラトランジスタのエミッタの近傍を示したもので
ある。以下、その製造工程を説明する。
【０００３】（Ａ）シリコン基板１１の主面側に形成さ
れた酸化シリコン層１３にエミッタ開口部を形成し、引
き続きポリシリコン層１４（膜厚２００〜５００ｎｍ程
度）を形成する。シリコン基板１１とポリシリコン層１
４との境界部には、自然酸化層１２が形成されている。
れた酸化シリコン層１３にエミッタ開口部を形成し、引
き続きポリシリコン層１４（膜厚２００〜５００ｎｍ程
度）を形成する。シリコン基板１１とポリシリコン層１
４との境界部には、自然酸化層１２が形成されている。
【０００４】（Ｂ）ドナーまたはアクセプタとなる不純
物をポリシリコン層１４にイオン注入する。
物をポリシリコン層１４にイオン注入する。
【０００５】（Ｃ）層間絶縁層１５を形成した後、固相
拡散法を用いてポリシリコン層１４から不純物の拡散を
行い、エミッタ拡散層１６を形成する。
拡散法を用いてポリシリコン層１４から不純物の拡散を
行い、エミッタ拡散層１６を形成する。
【０００６】
【発明が解決しようとする課題】上記従来の製造方法で
は、主として自然酸化層１２の影響により、不純物の固
相拡散の制御性が悪く、拡散層を制御性よく低抵抗化で
きないという問題点があった。
は、主として自然酸化層１２の影響により、不純物の固
相拡散の制御性が悪く、拡散層を制御性よく低抵抗化で
きないという問題点があった。
【０００７】本発明の目的は、ポリシリコン層からシリ
コン基板への固相拡散の制御性を改善し、拡散層を制御
性よく低抵抗化することが可能な製造方法を提供するこ
とである。
コン基板への固相拡散の制御性を改善し、拡散層を制御
性よく低抵抗化することが可能な製造方法を提供するこ
とである。
【０００８】
【課題を解決するための手段】本発明における半導体装
置の製造方法は、シリコン基板の主面側にポリシリコン
層を形成する工程と、上記シリコン基板と上記ポリシリ
コン層との界面に形成された自然酸化層を通して不純物
のイオン注入を行い、上記ポリシリコン層および上記ポ
リシリコン層下の上記シリコン基板に上記不純物をド―
ピングする工程と、上記ポリシリコン層にイオン注入さ
れた上記不純物を上記シリコン基板に拡散する工程とか
らなる
置の製造方法は、シリコン基板の主面側にポリシリコン
層を形成する工程と、上記シリコン基板と上記ポリシリ
コン層との界面に形成された自然酸化層を通して不純物
のイオン注入を行い、上記ポリシリコン層および上記ポ
リシリコン層下の上記シリコン基板に上記不純物をド―
ピングする工程と、上記ポリシリコン層にイオン注入さ
れた上記不純物を上記シリコン基板に拡散する工程とか
らなる
【０００９】
【実施例】図１（Ａ）〜（Ｅ）は、本発明の第１実施例
を示した製造工程の断面図であり、シリコン集積回路に
おけるバイポーラトランジスタのエミッタおよびエミッ
タ電極の近傍を示したものである。
を示した製造工程の断面図であり、シリコン集積回路に
おけるバイポーラトランジスタのエミッタおよびエミッ
タ電極の近傍を示したものである。
【００１０】１はシリコン基板、２は自然酸化層、３は
酸化シリコン層、４はポリシリコン層（膜厚１００〜２
００ｎｍ程度）、５は金属（タングステン等）または金
属化合物（タングステンとシリコンとの化合物等）を用
いた導電層である。
酸化シリコン層、４はポリシリコン層（膜厚１００〜２
００ｎｍ程度）、５は金属（タングステン等）または金
属化合物（タングステンとシリコンとの化合物等）を用
いた導電層である。
【００１１】以下、図１（Ａ）〜（Ｅ）にしたがって、
製造工程の説明をする。
製造工程の説明をする。
【００１２】（Ａ）シリコン基板１の主面側に形成され
た酸化シリコン層３にエミッタ開口部を形成し、引き続
きポリシリコン層４を堆積する。
た酸化シリコン層３にエミッタ開口部を形成し、引き続
きポリシリコン層４を堆積する。
【００１３】（Ｂ）ドナーまたはアクセプタとなる不純
物のイオン注入を行い、ポリシリコン層４およびポリシ
リコン層４下のシリコン基板１に不純物をド―ピングす
る。イオン注入は、自然酸化層２を突き抜ける程度の加
速電圧で行う。
物のイオン注入を行い、ポリシリコン層４およびポリシ
リコン層４下のシリコン基板１に不純物をド―ピングす
る。イオン注入は、自然酸化層２を突き抜ける程度の加
速電圧で行う。
【００１４】（Ｃ）スパッタリング法等を用いて、導電
層５を堆積する。
層５を堆積する。
【００１５】（Ｄ）固相拡散法を用いてポリシリコン層
４から不純物の拡散を行い、エミッタ拡散層６を形成す
る。上記工程（Ｃ）において自然酸化層２を突き抜ける
ように不純物のイオン注入を行ったので（シリコン基板
１にも不純物をド―ピングしたので）、エミッタ拡散層
６が制御性よく低抵抗化できる。
４から不純物の拡散を行い、エミッタ拡散層６を形成す
る。上記工程（Ｃ）において自然酸化層２を突き抜ける
ように不純物のイオン注入を行ったので（シリコン基板
１にも不純物をド―ピングしたので）、エミッタ拡散層
６が制御性よく低抵抗化できる。
【００１６】（Ｅ）導電層５およびポリシリコン層４を
パターニングし、エミッタ電極４ａ、５ａを形成する。
パターニングし、エミッタ電極４ａ、５ａを形成する。
【００１７】なお、上記工程（Ｄ）を行う前にエミッタ
電極４ａ、５ａのパターニングを行い、しかる後にエミ
ッタ拡散層６を形成してもよい。
電極４ａ、５ａのパターニングを行い、しかる後にエミ
ッタ拡散層６を形成してもよい。
【００１８】図２（Ａ）〜（Ｅ）は、本発明の第２実施
例を示した製造工程の断面図であり、シリコン集積回路
におけるバイポーラトランジスタのエミッタおよびエミ
ッタ電極の近傍を示したものである。上記第１実施例に
おける構成要素と実質的に同様の構成要素には同一番号
を付し、説明を省略する。
例を示した製造工程の断面図であり、シリコン集積回路
におけるバイポーラトランジスタのエミッタおよびエミ
ッタ電極の近傍を示したものである。上記第１実施例に
おける構成要素と実質的に同様の構成要素には同一番号
を付し、説明を省略する。
【００１９】以下、図２（Ａ）〜（Ｅ）にしたがって、
製造工程の説明をする。
製造工程の説明をする。
【００２０】（Ａ）シリコン基板１の主面側に形成され
た酸化シリコン層３にエミッタ開口部を形成し、引き続
きポリシリコン層４（膜厚２００〜５００ｎｍ程度）を
堆積する。
た酸化シリコン層３にエミッタ開口部を形成し、引き続
きポリシリコン層４（膜厚２００〜５００ｎｍ程度）を
堆積する。
【００２１】（Ｂ）ドナーまたはアクセプタとなる不純
物のイオン注入を行い、ポリシリコン層４およびポリシ
リコン層４下のシリコン基板１に不純物をド―ピングす
る。このイオン注入は、自然酸化層２を突き抜ける程度
の高加速電圧で行う。
物のイオン注入を行い、ポリシリコン層４およびポリシ
リコン層４下のシリコン基板１に不純物をド―ピングす
る。このイオン注入は、自然酸化層２を突き抜ける程度
の高加速電圧で行う。
【００２２】（Ｃ）再び不純物のイオン注入を行い、ポ
リシリコン層４に不純物をド―ピングする。このイオン
注入は、ポリシリコン層４の上側表面付近に不純物分布
のピークがくる程度の低加速電圧で行う。
リシリコン層４に不純物をド―ピングする。このイオン
注入は、ポリシリコン層４の上側表面付近に不純物分布
のピークがくる程度の低加速電圧で行う。
【００２３】（Ｄ）固相拡散法を用いてポリシリコン層
４から不純物の拡散を行い、エミッタ拡散層６を形成す
る。上記工程（Ｂ）において自然酸化層２を突き抜ける
ように不純物のイオン注入を行ったので（シリコン基板
１にも不純物をド―ピングしたので）、エミッタ拡散層
６が制御性よく低抵抗化できる。
４から不純物の拡散を行い、エミッタ拡散層６を形成す
る。上記工程（Ｂ）において自然酸化層２を突き抜ける
ように不純物のイオン注入を行ったので（シリコン基板
１にも不純物をド―ピングしたので）、エミッタ拡散層
６が制御性よく低抵抗化できる。
【００２４】（Ｅ）ポリシリコン層４をパターニング
し、エミッタ電極４ａを形成する。
し、エミッタ電極４ａを形成する。
【００２５】なお、上記工程（Ｄ）を行う前にエミッタ
電極４ａのパターニングを行い、しかる後にエミッタ拡
散層６を形成してもよい。また、上記工程（Ｂ）と工程
（Ｃ）との順序は逆にしてもよい。
電極４ａのパターニングを行い、しかる後にエミッタ拡
散層６を形成してもよい。また、上記工程（Ｂ）と工程
（Ｃ）との順序は逆にしてもよい。
【００２６】
【発明の効果】本発明における製造方法では、自然酸化
層を通して不純物のイオン注入を行ったので（シリコン
基板にも不純物をド―ピングしたので）、ポリシリコン
層からシリコン基板への固相拡散の制御性が改善され、
拡散層を制御性よく低抵抗化することが可能となる。
層を通して不純物のイオン注入を行ったので（シリコン
基板にも不純物をド―ピングしたので）、ポリシリコン
層からシリコン基板への固相拡散の制御性が改善され、
拡散層を制御性よく低抵抗化することが可能となる。
【図１】本発明の第１実施例を示した製造工程の断面図
である。
である。
【図２】本発明の第２実施例を示した製造工程の断面図
である。
である。
【図３】従来例を示した製造工程の断面図である。
１……シリコン基板 ２……自然酸化層 ４……ポリシリコン層
Claims (3)
- 【請求項１】 シリコン基板の主面側にポリシリコン層
を形成する工程と、 上記シリコン基板と上記ポリシリコン層との界面に形成
された自然酸化層を通して不純物のイオン注入を行い、
上記ポリシリコン層および上記ポリシリコン層下の上記
シリコン基板に上記不純物をド―ピングする工程と、 上記ポリシリコン層にイオン注入された上記不純物を上
記シリコン基板に拡散する工程とからなる半導体装置の
製造方法。 - 【請求項２】 シリコン基板の主面側にポリシリコン層
を形成する工程と、 上記シリコン基板と上記ポリシリコン層との界面に形成
された自然酸化層を通して不純物のイオン注入を行い、
上記ポリシリコン層および上記ポリシリコン層下の上記
シリコン基板に上記不純物をド―ピングする工程と、 上記不純物がド―ピングされた上記ポリシリコン層上に
金属または金属化合物を用いた導電層を形成する工程
と、 上記ポリシリコン層にイオン注入された上記不純物を上
記シリコン基板に拡散する工程とからなる半導体装置の
製造方法。 - 【請求項３】 シリコン基板の主面側にポリシリコン層
を形成する工程と、 上記シリコン基板と上記ポリシリコン層との界面に形成
された自然酸化層を通して不純物のイオン注入を行い、
上記ポリシリコン層および上記ポリシリコン層下の上記
シリコン基板に上記不純物をド―ピングする第１ド―ピ
ング工程と、 上記第１ド―ピング工程よりも低い加速電圧で上記ポリ
シリコン層に不純物のイオン注入を行う第２ド―ピング
工程と、 上記ポリシリコン層にイオン注入された上記不純物を上
記シリコン基板に拡散する工程とからなる半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28774291A JPH05129215A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28774291A JPH05129215A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129215A true JPH05129215A (ja) | 1993-05-25 |
Family
ID=17721172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28774291A Pending JPH05129215A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129215A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393687A (en) * | 1993-12-16 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Method of making buried contact module with multiple poly si layers |
| US5801087A (en) * | 1994-03-24 | 1998-09-01 | Micron Technology, Inc. | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers |
-
1991
- 1991-11-01 JP JP28774291A patent/JPH05129215A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5393687A (en) * | 1993-12-16 | 1995-02-28 | Taiwan Semiconductor Manufacturing Company | Method of making buried contact module with multiple poly si layers |
| US5801087A (en) * | 1994-03-24 | 1998-09-01 | Micron Technology, Inc. | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4481706A (en) | Process for manufacturing integrated bi-polar transistors of very small dimensions | |
| US4354309A (en) | Method of manufacturing a metal-insulator-semiconductor device utilizing a graded deposition of polycrystalline silicon | |
| US4249968A (en) | Method of manufacturing a metal-insulator-semiconductor utilizing a multiple stage deposition of polycrystalline layers | |
| US4693782A (en) | Fabrication method of semiconductor device | |
| JP4030139B2 (ja) | 電力半導体装置及びその製造方法 | |
| US4797372A (en) | Method of making a merge bipolar and complementary metal oxide semiconductor transistor device | |
| US5128272A (en) | Self-aligned planar monolithic integrated circuit vertical transistor process | |
| US4502894A (en) | Method of fabricating polycrystalline silicon resistors in integrated circuit structures using outdiffusion | |
| JPH05129215A (ja) | 半導体装置の製造方法 | |
| JP2576664B2 (ja) | Ｎｐｎトランジスタの製造方法 | |
| JPS6159775A (ja) | 半導体装置 | |
| JPH06163576A (ja) | 半導体装置の製造方法 | |
| JP2852241B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0418693B2 (ja) | ||
| JP2654056B2 (ja) | 半導体装置の製造方法 | |
| JP3052428B2 (ja) | 半導体装置の製造方法 | |
| JPH01302860A (ja) | バイポーラトランジスタの製造方法 | |
| JPH01179357A (ja) | 半導体装置の製造方法 | |
| JPS58164241A (ja) | 半導体装置の製造方法 | |
| JPH0590594A (ja) | 縦型ｍｏｓ電界効果トランジスタの製造方法 | |
| JPH08204189A (ja) | 半導体装置の製造方法 | |
| JPH0750306A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0621077A (ja) | 半導体装置およびその製造方法 | |
| JPH0529327A (ja) | 半導体装置の製造方法 | |
| JPH0697276A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010308 |