NL8403005A - METHOD FOR MANUFACTURING A BIPOLAR HETEROJUNCTION TRANSISTOR AND BIPOLAR HETEROJUNCTION TRANSISTOR MANUFACTURED BY THE METHOD - Google Patents
METHOD FOR MANUFACTURING A BIPOLAR HETEROJUNCTION TRANSISTOR AND BIPOLAR HETEROJUNCTION TRANSISTOR MANUFACTURED BY THE METHOD Download PDFInfo
- Publication number
- NL8403005A NL8403005A NL8403005A NL8403005A NL8403005A NL 8403005 A NL8403005 A NL 8403005A NL 8403005 A NL8403005 A NL 8403005A NL 8403005 A NL8403005 A NL 8403005A NL 8403005 A NL8403005 A NL 8403005A
- Authority
- NL
- Netherlands
- Prior art keywords
- forming layer
- base
- emitter
- heterojunction transistor
- bipolar heterojunction
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000000463 material Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 5
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 claims description 2
- 239000002019 doping agent Substances 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims description 2
- 229910000077 silane Inorganic materials 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910008062 Si-SiO2 Inorganic materials 0.000 description 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000005496 tempering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66242—Heterojunction transistors [HBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0804—Emitter regions of bipolar transistors
- H01L29/0817—Emitter regions of bipolar transistors of heterojunction bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/737—Hetero-junction transistors
- H01L29/7371—Vertical transistors
- H01L29/7375—Vertical transistors having an emitter comprising one or more non-monocrystalline elements of group IV, e.g. amorphous silicon, alloys comprising group IV elements
Description
* H/AL/mf/1 Leuven* H / AL / mf / 1 Leuven
Werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor en bipolaire heterojunctie-transistor vervaardigd volgens de werkwijze.A method of manufacturing a bipolar heterojunction transistor and a bipolar heterojunction transistor manufactured according to the method.
De uitvinding betreft een werkwijze voor het vervaardigen van een bipolaire heterojunctie-transistor, omvattende een de collector vormende laag, een de basis vormende laag en een de emitter vormende laag voor het verkrijgen van 5 een hoge stroomversterkingsfactor β, dat wil zeggen de verhouding tussen coHectorstroom Iq en basisstroom ïg bij gebruik van de transistor in een schakeling.The invention relates to a method for manufacturing a bipolar heterojunction transistor, comprising a collector-forming layer, a base-forming layer and an emitter-forming layer for obtaining a high current amplification factor β, ie the ratio between coHector current Iq and base current ïg when using the transistor in a circuit.
Bij de bekende, klassieke techniek voor het vervaardigen van een de emitter vormende laag van een homojunc-10 tie-transistor laat men hiertoe fosfor diffunderen tot in schijven monokristallijn silicium bij ongeveer 900° C. Voor het verkrijgen van een grote collectorstroom 1^, moet de de emitter vormende laag gedoteerd zijn tot een grote donor-dichtheid Ng, tot bijvoorbeeld 3.10^0 atomen/cm^. De groot-15 te van de basisstroom wordt bepaald door de bandafstand in de de emitter vormende laag, in monokristallijn silicium ongeveer 1,1 eV.In the known, classical technique for the production of an emitter-forming layer of a homojuncion-transistor, phosphorus is to be diffused for this purpose into monocrystalline silicon disks at approximately 900 ° C. In order to obtain a large collector current 1 ^ the emitter forming layer are doped to a high donor density Ng, for example 3.10 ^ 0 atoms / cm ^. The magnitude of the base current is determined by the bandgap in the emitter forming layer, in monocrystalline silicon, about 1.1 eV.
Nadeel van deze bekende methode is, dat door de sterke dotering de bandafstand in de de emitter vormende laag 20 afneemt tot ongeveer 0,9 eV, zodat de basisstroom toeneemt en de factor β ongunstig wordt beïnvloed. Vanwege de kleine bandafstand stroomt een relatief grote minderhedenstroom tot in de emitter. Bovendien is het ongunstig de de basis vormende laag dunner dan 0,5 ym te kiezen, vanwege de grote waarde 25 van de basisweerstand en de kleine waarde van de doorslag-spanning over de basis.A drawback of this known method is that, due to the strong doping, the band gap in the emitter-forming layer 20 decreases to about 0.9 eV, so that the base current increases and the factor β is adversely affected. Due to the small band gap, a relatively large minority current flows into the emitter. In addition, it is unfavorable to choose the base-forming layer thinner than 0.5 µm because of the large value of the base resistance and the small value of the breakdown voltage across the base.
Een techniek voor het verkrijgen van een bipolaire heterojunctie-transistor met een hoge β is gebruik te maken van III-V technieken (dat wil zeggen een combinatie van drie-30 en vijfwaardige elementen, bijvoorbeeld GaAs), in het bijzonder van de AlGaAs-GaAs junctie, waarbij AlGaAs een bandafstand van 2,3 eV vertoont.One technique for obtaining a bipolar heterojunction transistor with a high β is to use III-V techniques (i.e. a combination of tri-30 and pentavalent elements, e.g. GaAs), in particular the AlGaAs-GaAs junction, with AlGaAs exhibiting a band gap of 2.3 eV.
34C3005 iV -¾ -2- / ; Deze III-V-transistor wordt gevormd door middel van een epitaxiale laag van AlGaAs op GaAs. Deze techniek is moeilijk te beheersen en kostbaar.34C3005 iV -¾ -2- /; This III-V transistor is formed by an epitaxial layer of AlGaAs on GaAs. This technique is difficult to master and expensive.
| Een techniek in de siliciumtechnologie voor het 5 vormen van bipolaire heterojunctie-transistoren is de SIPOS-techniek, waarbij de de emitter vormende laag zodanig wordt gevormd uit een N2-S1H4-N2O-PH3 damp bij ongeveer 650° C., dat een met fosfor gedoteerde Si-Si02-polykristallijne structuur ontstaat. Vervolgens wordt dit materiaal voor het verla-10 gen van de toestandsdichtheid aan het junctieoppervlak ontlaten bij een temperatuur van 900° C in een H2-omgeving, waarna het een bandafstand van 1,5 eV vertoont.| A technique in the silicon technology for forming bipolar heterojunction transistors is the SIPOS technique, wherein the emitter forming layer is formed from an N2-S1H4-N2O-PH3 vapor at about 650 ° C, that one with phosphorus doped Si-SiO2 polycrystalline structure. Subsequently, this material is annealed to the junction surface to decrease the state density at a temperature of 900 ° C in an H 2 environment, after which it exhibits a band gap of 1.5 eV.
Nadeel van deze techniek is, dat door het ontlaten bij hoge temperatuur fosfor in de basislaag diffundeert en de 15 nauwkeurig gedefinieerde emitter-basis-junctie verstoort, en zodoende de overgang tussen de bandafstand in de de emitter vormende laag en de bandafstand in de de basis vormende laag minder scherp maakt.A drawback of this technique is that by annealing at a high temperature, phosphorus diffuses into the base layer and disturbs the precisely defined emitter-base junction, and thus the transition between the band gap in the emitter layer and the band gap in the base makes the forming layer less sharp.
De uitvinding heeft ten doel deze overgang van 20 bandafstand nauwkeuriger te maken en zodoende de de basisvor-mende laag dunner te kunnen uitvoeren ten behoeve van een grotere β en de vervaardiging van bipolaire heterojunctie-transistoren met grote β eenvoudiger, sneller en goedkoper uit te voeren, doordat het ontlaten bij relatief hoge tempe-25 ratuur met H2 achterwege kan blijven.The object of the invention is to make this band-gap transition more accurate and thus to make the base-forming layer thinner for a larger β and to make the production of bipolar heterojunction transistors with large β simpler, faster and cheaper. in that the tempering with H 2 can be omitted at a relatively high temperature.
Dit wordt bereikt, doordat de de emitter vormende laag bij een temperatuur van ten hoogste 300° C door middel van een plasma, dat ionen of radicalen van halfgeleidermate-riaal, van doteringsmateriaal en van waterstof omvat, zodanig 30 op de de basis vormende laag wordt aangebracht, dat de de emitter vormende laag in hoofdzaak bestaat uit gedoteerd en gehydrogeneerd halfgeleidermateriaal in amorfe of microkris-tallijne vorm.This is achieved in that the emitter-forming layer at a temperature of up to 300 ° C is deposited on the base-forming layer by means of a plasma comprising ions or radicals of semiconductor material, dopant and hydrogen. that the emitter-forming layer consists essentially of doped and hydrogenated semiconductor material in amorphous or microcrystalline form.
Nadere bijzonderheden en kenmerken van de uitvin-35 ding worden beschreven aan de hand van een tekening.Further details and features of the invention are described with reference to a drawing.
In de tekening tonen;Show in the drawing;
Figuur 1 een schematische voorstelling van een bipolaire heterojunctie-npn-transistor volgens de uitvinding, figuur 2 een schematisch aanzicht in doorsnede van 8403005 -3- 4? -< een toestel voor het uitvoeren van de werkwijze volgens de uitvinding, figuur 3 een schematische voorstelling van overgang van bandafstand bij de emitter-basis-junctie, 5 figuur 4 een grafiek van het gedrag voor kleine stroomwaarden van een npn-transistor volgens de uitvinding, figuur 5 een grafiek van het gedrag voor grote stroomwaarden van een npn-transistor volgens de uitvinding, 10 en figuur 6 een grafiek van de stroomversterkingsfac-tor fi, uitgezet tegen het Basisgummelgetal GG.Figure 1 shows a schematic representation of a bipolar heterojunction npn transistor according to the invention, figure 2 shows a schematic sectional view of 8403005-3-4; - <a device for carrying out the method according to the invention, figure 3 a schematic representation of transition of band distance at the emitter-base junction, figure 4 a graph of the behavior for small current values of an npn transistor according to the invention Figure 5 is a graph of the behavior for large current values of an npn transistor according to the invention, and Figure 6 is a graph of the current amplification factor fi, plotted against the base gum number GG.
Een npn-transistor 1 volgens de uitvinding (figuur 1) wordt gevormd door een van een emittercontact 5 voorziene, de emitter vormende laag 2, die uit met fosfor gedoteerd en 15 gehydrogeneerd silicium in amorfe of microkristallijne vorm bestaat, een met acceptoren gedoteerde, van een basiscontact 7 voorziene, de de basis vormende laag 3 van monokristallijn silicium en een donoren gedoteerde, van een collectorcontact 6 voorziene, de de collector vormende laag 3 van monokristal-20 lijn silicium. De stroomversterkingsfactor β is gedefinieerd als volgt: e = Ï£=f2 25 waarin Ijj de absolute waarde van de electronenstroom vanaf emitter tot in de collector is, lp de grootte van de gaten— stroom van basis tot in de emitter, Ic de grootte van de collectorstroom en lp de grootte van de basisstroom voorstelt. Het tweede =-teken geldt slechts, indien de basisre-30 combinatie verwaarloosbaar is.An npn transistor 1 according to the invention (figure 1) is formed by an emitter-contacting layer 5, the emitter-forming layer 2, which consists of phosphor-doped and hydrogenated silicon in amorphous or microcrystalline form, and an doped with acceptors. a base contact 7, the base-forming layer 3 of monocrystalline silicon, and a donor-doped, collector-contacting layer 6, the collector-forming layer 3 of single-crystal line silicon. The current amplification factor β is defined as follows: e = Ï £ = f2 25 where Ijj is the absolute value of the electron current from the emitter to the collector, lp is the magnitude of the holes — current from base to the emitter, lc is the magnitude of the collector current and lp represents the magnitude of the base current. The second = sign only applies if the basic re-30 combination is negligible.
De de emitter vormende laag van de transistor volgens de uitvinding wordt aangebracht in een kamer 8, die op een temperatuur van ongeveer 250° wordt gehouden en die voorzien is van een drukmeter 9, van van kranen 12, 13 voorzien 35 aan- en afvoerkanalen 10, 11 en van een“afneembaar deksel 14, zodat tenminste één van de de collector vormende laag en van de de basis vormende laag voorziene siliciumschijf 15 en si-laan (S1H4) en fosfine (PH3, ongeveer 1% van de hoeveelheidThe emitter-forming layer of the transistor according to the invention is placed in a chamber 8, which is kept at a temperature of approximately 250 ° and which is provided with a pressure gauge 9, with supply and discharge channels 10 provided with taps 12, 13. , 11 and with a removable cover 14, so that at least one of the collector-forming layer and the base-forming silicon disk 15 and silane (S1H4) and phosphine (PH3), about 1% of the amount
SiH4) tot in de kamer 12 kunnen worden gebracht. Door middel 84 0 3 ö 0 5 * t -4- * * van een wisselspanningsbron of eventueel een gelijkspannings-bron 16 wordt nu een plasma tussen de electroden 17, 18 opgewekt, zodat de de emitter vormende laag op de de basis vormende laag wordt aangebracht bij een druk van 100-500 mTorr en 5 een temperatuur van 250° C. De electrode 18 is geaard; electrode 17 is op de spanningsbron aangesloten, die eveneens geaard is. Doordat een plasma wordt gebezigd, kan de temperatur laag gehouden worden. De siliciumschijf is hetzij verticaal (met een getrokken lijn getekend, 15), hetzij horizontaal 10 (met een stippellijn getekend, 15') opgesteld. De de basis en de collector vormende lagen zijn door middel van op zich bekende methoden aangebracht. Voor het verkrijgen van goede contacten werd Ti(0,5 μπι) -Al(1 ym) opgedampt op de amorfe siliciumlaag en op de de basis vormende laag. Voor het verbe-15 teren van goede contacten wordt een ontlating toegepast bij 290° C. gedurende 25 minuten. De ontlating bij hoge temperatuur, zoals bij de SIPOS-techniek, kan achterwege blijven, daar de de emitter vormende laag bij de vorming uit het plasma reeds gehydrogeneerd is.SiH4) can be introduced into chamber 12. By means of 84 0 3 0 0 5 * t -4- * * from an alternating voltage source or possibly a direct voltage source 16, a plasma is now generated between the electrodes 17, 18, so that the emitter-forming layer becomes the base-forming layer applied at a pressure of 100-500 mTorr and a temperature of 250 ° C. The electrode 18 is grounded; electrode 17 is connected to the voltage source, which is also grounded. Because a plasma is used, the temperature can be kept low. The silicon wafer is arranged either vertically (drawn by a solid line, 15) or horizontally (drawn by a dotted line, 15 '). The layers forming the base and the collector are applied by methods known per se. To obtain good contacts, Ti (0.5 μπι) -Al (1 µm) was evaporated on the amorphous silicon layer and on the base-forming layer. To improve good contacts, a annealing is applied at 290 ° C. for 25 minutes. High temperature annealing, such as in the SIPOS technique, can be omitted, since the emitter-forming layer has already been hydrogenated during plasma formation.
20 De overgang van een bandafstand 19 in de het fos for gedoteerde N-laag naar een bandafstand 20 in de licht gedoteerde P-laag staat afgebeeld in figuur 3, waarbij bovendien het doteringsprofiel getekend is. De bandafstand 19 is bijvoorbeeld 1,6 eV groot en de bandafstand 20 bijvoorbeeld 25 1,1 eV. De getrokken lijn geeft het doteringsprofiel bij de np-junctie (emitter-basis) bij de transistor volgens de uitvinding weer. De gestippelde lijnen 21, 22 geven het doteringsprof iel weer volgens de bekende technieken, zoals de diffusietechniek en SIPOS-techniek, voor het aanbrengen van 30 de de emitter vormende laag, waarbij vanwege de hoge temperatuur donormateriaal (fosfor) tot in de de basis vormende laag kan diffunderen. De stippellijn 20 geeft bijvoorbeeld een doteringsprof iel bij een gedurende korte tijd gesinterde SIPOS-transistor weer; stippellijn 22 geeft bijvoorbeeld een dote-35 ringsprofiel bij een transistor volgens de diffusietechniek weer. Vanwege de precies bepaalde emitter-basis-junctie bij de transistor volgens de uitvinding kan de dikte van de de basis vormende laag dunner gekozen worden dan bij de tot nu toe gebruikte transistoren, bijvoorbeeld kleiner dan 0,5 urn., 8403005 è- ^ -5- wat een vergroting van de collectorstroom Ie bewerkstelligt en derhalve een grotere β. Bij een bepaalde waarde van β wordt zodoende ook een kleinere waarde van de basisweerstand verkregen.The transition from a band gap 19 in the phosphor-doped N-layer to a band gap 20 in the lightly doped P-layer is shown in Figure 3, in addition the doping profile is drawn. For example, the band gap 19 is 1.6 eV and the band gap 20 is 1.1 eV, for example. The solid line represents the doping profile at the np junction (emitter base) in the transistor according to the invention. The dotted lines 21, 22 represent the doping profile according to the known techniques, such as the diffusion technique and SIPOS technique, for applying the emitter-forming layer, whereby due to the high temperature, donor material (phosphorus) forms into the base. layer can diffuse. Dotted line 20 shows, for example, a doping profile in a SIPOS transistor sintered for a short time; dotted line 22, for example, shows a doping profile on a transistor according to the diffusion technique. Because of the precisely determined emitter-base junction in the transistor according to the invention, the thickness of the base-forming layer can be chosen thinner than in the transistors used hitherto, for instance less than 0.5 µm., 8403005 è- ^ - 5- which causes an increase in the collector current Ie and therefore a larger β. At a certain value of β, a smaller value of the base resistance is thus also obtained.
5 Dé lijnen 24, 25, 26, 27, 28, 29, 30, 31 geven de collectorstroom Ic (in pA fig. 4, in mA fig. 5), weer van de transistor volgens de uitvinding bij constante basisstroom Ιβ van resp. 10 pA, 20 pA, 30 PA, 200 PA, 400 PA, 600 pA, 800 PA, 1 mA in relatie tot de collector-emitter-10 spanning Vce in Volt, die langs de horizontale assen staat weergegeven.The lines 24, 25, 26, 27, 28, 29, 30, 31 show the collector current Ic (in pA fig. 4, in mA fig. 5), of the transistor according to the invention at constant base current Ιβ of resp. 10 pA, 20 pA, 30 PA, 200 PA, 400 PA, 600 pA, 800 PA, 1 mA in relation to the collector-emitter-10 voltage Vce in Volts shown along the horizontal axes.
In figuur 6 staat vertikaal de stroomversterkings-factor β uitgezet tegen het Basisgummelgetal. Het Basisgummelgetal is gedefiniëerd als het quotiënt van de dichtheid 15 per oppervlak en de diffusiecoëfficiënt van minderheidsla-dingsdrager in de de basis vormende laag. De electrodenstroom Ili en derhalve de β-factor zijn omgekeerd evenredig met het Basisgummelgetal. De getrokken lijn (figuur 6) geeft dit verband weer voor bipolaire homojunctie-transistoren. In figuur 20 6 is een meetpunt aan de transistor volgens de uitvinding.In figure 6 the flow amplification factor β is plotted vertically against the base gum number. The Base Gum Number is defined as the quotient of the density per area and the diffusion coefficient of minority charge carrier in the base forming layer. The electrode current Ili and therefore the β factor are inversely proportional to the base gum number. The solid line (Figure 6) shows this relationship for bipolar homojunction transistors. Figure 20-6 shows a measuring point on the transistor according to the invention.
Daar deze heterojunctie-transistor een hoog Basisgummelgetal vertoont en bij dat Basisgummelgetal een ongeveer 50 maal zo grote β-factor vertoont, zal de heterojunctie-transistor volgens de uitvinding voor lagere Basisgummelgetalwaarden ook j 25 een veel grotere stroomversterkingsfactor β vertonen dan de gebruikelijke bipolaire homojunctie-transistoren.Since this heterojunction transistor has a high base gum number and at that base gum number has an approximately 50 times larger β factor, the heterojunction transistor according to the invention for lower base gum number values will also show a much greater current amplification factor β than the usual bipolar homojunction. transistors.
84030058403005
Claims (5)
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403005A NL8403005A (en) | 1984-10-02 | 1984-10-02 | METHOD FOR MANUFACTURING A BIPOLAR HETEROJUNCTION TRANSISTOR AND BIPOLAR HETEROJUNCTION TRANSISTOR MANUFACTURED BY THE METHOD |
| NL8501769A NL8501769A (en) | 1984-10-02 | 1985-06-19 | BIPOLAR HIGH-JUNCTION TRANSISTOR AND METHOD FOR THE MANUFACTURE THEREOF. |
| AT85201504T ATE43754T1 (en) | 1984-10-02 | 1985-09-19 | BIPOLAR TRANSISTOR WITH HETEROJUNCTION AND METHOD FOR ITS MANUFACTURE. |
| EP85201504A EP0178004B1 (en) | 1984-10-02 | 1985-09-19 | A bipolar hetero-junction transistor and method of producing the same |
| DE8585201504T DE3570804D1 (en) | 1984-10-02 | 1985-09-19 | A bipolar hetero-junction transistor and method of producing the same |
| CA000491423A CA1242035A (en) | 1984-10-02 | 1985-09-24 | Amorphous hydrogenated bipolar hetero-junction transistor |
| CN85108634.9A CN1003831B (en) | 1984-10-02 | 1985-09-29 | Bipolar hetero-junction transistor and method for producing same |
| JP60219982A JPS61180480A (en) | 1984-10-02 | 1985-10-02 | Bipolar hetero junction transistor and manufacture thereof |
| KR1019850007277A KR890004471B1 (en) | 1984-10-02 | 1985-10-02 | Bipolar hetero junction tr manufacturing method |
| US07/704,674 US5108936A (en) | 1984-10-02 | 1991-05-21 | Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8403005A NL8403005A (en) | 1984-10-02 | 1984-10-02 | METHOD FOR MANUFACTURING A BIPOLAR HETEROJUNCTION TRANSISTOR AND BIPOLAR HETEROJUNCTION TRANSISTOR MANUFACTURED BY THE METHOD |
| NL8403005 | 1984-10-02 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL8403005A true NL8403005A (en) | 1986-05-01 |
Family
ID=19844549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL8403005A NL8403005A (en) | 1984-10-02 | 1984-10-02 | METHOD FOR MANUFACTURING A BIPOLAR HETEROJUNCTION TRANSISTOR AND BIPOLAR HETEROJUNCTION TRANSISTOR MANUFACTURED BY THE METHOD |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS61180480A (en) |
| NL (1) | NL8403005A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63285972A (en) * | 1987-05-19 | 1988-11-22 | Fujitsu Ltd | Bipolar transistor and manufacture thereof |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127861A (en) * | 1977-09-26 | 1978-11-28 | International Business Machines Corporation | Metal base transistor with thin film amorphous semiconductors |
| JPS6036108B2 (en) * | 1979-06-29 | 1985-08-19 | ソニー株式会社 | semiconductor equipment |
| JPS5696860A (en) * | 1979-12-29 | 1981-08-05 | Sony Corp | Semiconductor device |
| JPS5771126A (en) * | 1980-10-21 | 1982-05-01 | Semiconductor Energy Lab Co Ltd | Semiamorhous semiconductor |
| JPS5931057A (en) * | 1982-08-13 | 1984-02-18 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
-
1984
- 1984-10-02 NL NL8403005A patent/NL8403005A/en not_active Application Discontinuation
-
1985
- 1985-10-02 JP JP60219982A patent/JPS61180480A/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61180480A (en) | 1986-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4505759A (en) | Method for making a conductive silicon substrate by heat treatment of oxygenated and lightly doped silicon single crystals | |
| US5834800A (en) | Heterojunction bipolar transistor having mono crystalline SiGe intrinsic base and polycrystalline SiGe and Si extrinsic base regions | |
| US4233615A (en) | Semiconductor integrated circuit device | |
| US3147152A (en) | Diffusion control in semiconductive bodies | |
| US4046609A (en) | Method of manufacturing photo-diodes utilizing sequential diffusion | |
| US3475661A (en) | Semiconductor device including polycrystalline areas among monocrystalline areas | |
| US6008110A (en) | Semiconductor substrate and method of manufacturing same | |
| NL8501769A (en) | BIPOLAR HIGH-JUNCTION TRANSISTOR AND METHOD FOR THE MANUFACTURE THEREOF. | |
| US3595713A (en) | Method of manufacturing a semiconductor device comprising complementary transistors | |
| KR100288815B1 (en) | Manufacturing Method of Semiconductor Substrate | |
| US3617822A (en) | Semiconductor integrated circuit | |
| US3473976A (en) | Carrier lifetime killer doping process for semiconductor structures and the product formed thereby | |
| US3953255A (en) | Fabrication of matched complementary transistors in integrated circuits | |
| NL8403005A (en) | METHOD FOR MANUFACTURING A BIPOLAR HETEROJUNCTION TRANSISTOR AND BIPOLAR HETEROJUNCTION TRANSISTOR MANUFACTURED BY THE METHOD | |
| US5569611A (en) | Method of manufacturing a bipolar transistor operating at low temperature | |
| GB1327755A (en) | Methods of manufacturing a semiconductor device | |
| US4512074A (en) | Method for manufacturing a semiconductor device utilizing selective oxidation and diffusion from a polycrystalline source | |
| US5075737A (en) | Thin film semiconductor device | |
| US3619735A (en) | Integrated circuit with buried decoupling capacitor | |
| US4067038A (en) | Substrate fed logic and method of fabrication | |
| JP2841419B2 (en) | Polycrystalline diode and method of manufacturing the same | |
| JPS608623B2 (en) | Method for manufacturing semiconductor devices | |
| FR2667726A1 (en) | SEMICONDUCTOR DEVICE HAVING DOUBLE DOPED CHANNEL STOP LAYER AND METHOD FOR MANUFACTURING THE SAME | |
| JP3108208B2 (en) | Method for manufacturing semiconductor device | |
| KR930005478B1 (en) | Isolation manfuacture method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A1B | A search report has been drawn up | ||
| BV | The patent application has lapsed |