JPS59106153A - シリコントランジスタの製造方法 - Google Patents
シリコントランジスタの製造方法Info
- Publication number
- JPS59106153A JPS59106153A JP21556582A JP21556582A JPS59106153A JP S59106153 A JPS59106153 A JP S59106153A JP 21556582 A JP21556582 A JP 21556582A JP 21556582 A JP21556582 A JP 21556582A JP S59106153 A JPS59106153 A JP S59106153A
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- amorphous silicon
- base
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 9
- 229910052710 silicon Inorganic materials 0.000 title claims description 9
- 239000010703 silicon Substances 0.000 title claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 11
- 239000012535 impurity Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 6
- 229910021421 monocrystalline silicon Inorganic materials 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000001259 photo etching Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 abstract 1
- 238000007781 pre-processing Methods 0.000 abstract 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- XUIMIQQOPSSXEZ-IGMARMGPSA-N silicon-28 atom Chemical compound [28Si] XUIMIQQOPSSXEZ-IGMARMGPSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001308 synthesis method Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はエミッタ領域を非晶質シリコンで構成したシリ
コントランジスタの製造方法に関する。
コントランジスタの製造方法に関する。
従来の非晶質シリコンをエミッタ領域とするトランジス
タの構成’１ＮＰＮ型トランジスタを例として示した第
１図によシ説明する。第１図（ａＪはトランジスタチッ
プ全体の構成を示す断面図である。
タの構成’１ＮＰＮ型トランジスタを例として示した第
１図によシ説明する。第１図（ａＪはトランジスタチッ
プ全体の構成を示す断面図である。
Ｎ型の低比抵抗領域１上にこれに比して高比抵抗のコレ
クタ領域２を形成した単結晶シリコン基体３に、その−
主面４からｐ型ベース領域５を拡散して形成する。主面
４上の熱酸化膜等の絶縁膜６の窓部分７上に、ベース領
域５と面８で接してエミッタベース接合となるようにＮ
型不純物をドープした非晶質シリコンエミッタ領域９が
形成される。１０（ｔよエミッタ領域９及びベース領域
にそれぞれＡ〜ルミツク−コンタクト／と′ｇ、ａ＜で
あ／ｉ）。
クタ領域２を形成した単結晶シリコン基体３に、その−
主面４からｐ型ベース領域５を拡散して形成する。主面
４上の熱酸化膜等の絶縁膜６の窓部分７上に、ベース領
域５と面８で接してエミッタベース接合となるようにＮ
型不純物をドープした非晶質シリコンエミッタ領域９が
形成される。１０（ｔよエミッタ領域９及びベース領域
にそれぞれＡ〜ルミツク−コンタクト／と′ｇ、ａ＜で
あ／ｉ）。
非晶）１１シリコン］−ベッダ頗域９イぐ形成する際の
前処理は、通常ベース領域５の表１ｎ１をエツチングす
る。エツチング手段：として塩酸カスにょるベーパーｘ
ツチを用いる場合、弗蛸酸系エツチング／俟による湿式
エツチングを用いる場合があるが、いずれの場合におい
ても絶縁膜６は単結晶シリニ」ンよりエツチング速度が
極めて運いプζめ、絶ｈｔｒｍ６のエッチ部にアンダー
カットが生じる。第１図（ｂ）は第１図（ａＪの絶縁膜
６のエッチ部１１の拡大図で、第１図（ａ）と対応する
部分には同一の符号を利しである。通常の気相合成法に
よる非晶質シリコン生成法では、絶縁膜６のエッチ部ア
ンダーカッ）・により生じた空洞１２には非晶質シリコ
ンがＪ）、ｈ積ぜず、ベース領域５の一部表面１：３が
霧出する。この状態でエミッタ電極金属膜を付着すると
エミッタ電極金属膜１ｏはエミッタ非晶質シリコン領域
９と面１４で接触するのみならす、空洞１２に露出した
ベース領域表面１３と而１５で接することになり、丁ミ
ック領域９とベース領域５とが短絡状態となる。
前処理は、通常ベース領域５の表１ｎ１をエツチングす
る。エツチング手段：として塩酸カスにょるベーパーｘ
ツチを用いる場合、弗蛸酸系エツチング／俟による湿式
エツチングを用いる場合があるが、いずれの場合におい
ても絶縁膜６は単結晶シリニ」ンよりエツチング速度が
極めて運いプζめ、絶ｈｔｒｍ６のエッチ部にアンダー
カットが生じる。第１図（ｂ）は第１図（ａＪの絶縁膜
６のエッチ部１１の拡大図で、第１図（ａ）と対応する
部分には同一の符号を利しである。通常の気相合成法に
よる非晶質シリコン生成法では、絶縁膜６のエッチ部ア
ンダーカッ）・により生じた空洞１２には非晶質シリコ
ンがＪ）、ｈ積ぜず、ベース領域５の一部表面１：３が
霧出する。この状態でエミッタ電極金属膜を付着すると
エミッタ電極金属膜１ｏはエミッタ非晶質シリコン領域
９と面１４で接触するのみならす、空洞１２に露出した
ベース領域表面１３と而１５で接することになり、丁ミ
ック領域９とベース領域５とが短絡状態となる。
〔発明のＬ１的〕
本発明の目的に↓［、エミッタ電極金属膜によるエミッ
タ・ベース短絡を防止したシリコ／トランジスタの製造
方法を提供することにある。
タ・ベース短絡を防止したシリコ／トランジスタの製造
方法を提供することにある。
本発明の特徴とするところは非晶質シリコンエミッタ脱
形成の１ｉｉＪ処理エツチングに先立って絶縁膜の開什
部周縁部全学鯖晶シリｙ１ンよりエツチング速度が大き
いか或いは単結晶シリコンにエツチング体度が近い非晶
質シリコンで僅覆した点にあイ）。
形成の１ｉｉＪ処理エツチングに先立って絶縁膜の開什
部周縁部全学鯖晶シリｙ１ンよりエツチング速度が大き
いか或いは単結晶シリコンにエツチング体度が近い非晶
質シリコンで僅覆した点にあイ）。
以下第２図を探コ照しながら本発明によるトランジスタ
の製造方法をＮＰＮ型を例にとって説明する。第２Ｕ（
ａ）の如くＮ型低比抵抗領域２１上に、これに比し１１
°、比抵抗のコレクタ夙域２２を形成した単結晶シリコ
ン基体２３上に、その−主面２４からｐ型ベース領域２
５全拡故して形成する。次に主面２４上のエミッタ形成
領域２７の熱酸化膜等の絶縁膜を除去して、モノシラン
を常圧、６６０Ｃで熱分解した非晶質シリコン膜全厚さ
１μｍに形成する。この非晶質シリコン膜を、第２図（
ｂ）の如く、通常のホトエツチング技術を用いてＪ−ミ
ッタ形成領域２７を囲ひように非晶質シリコン領域２８
を形成する。しかる後、第２図（Ｃ）の々目〈主面２４
上のエミッタ形成領域２７にＮ型不純物をドープした非
晶質シリコンエミッタ領域２９を形成し、エミッタベー
ス接合３０を作る。非晶質シリコンエミッタ領域２９形
成の前処理としては１、弗酸：硝酸＝１：４０のエツチ
ング液で３０秒エツチングを行う。このエツチング処理
に対し、単結晶ベース領域２５は０．５μｍ１非晶質シ
リコン領域２８は０．７μｍエツチングされ、非晶質シ
リコンの方がエツチング速度が太きいため、非晶質シリ
コンのエッヂ部がアンダーカットされることりよ無い。
の製造方法をＮＰＮ型を例にとって説明する。第２Ｕ（
ａ）の如くＮ型低比抵抗領域２１上に、これに比し１１
°、比抵抗のコレクタ夙域２２を形成した単結晶シリコ
ン基体２３上に、その−主面２４からｐ型ベース領域２
５全拡故して形成する。次に主面２４上のエミッタ形成
領域２７の熱酸化膜等の絶縁膜を除去して、モノシラン
を常圧、６６０Ｃで熱分解した非晶質シリコン膜全厚さ
１μｍに形成する。この非晶質シリコン膜を、第２図（
ｂ）の如く、通常のホトエツチング技術を用いてＪ−ミ
ッタ形成領域２７を囲ひように非晶質シリコン領域２８
を形成する。しかる後、第２図（Ｃ）の々目〈主面２４
上のエミッタ形成領域２７にＮ型不純物をドープした非
晶質シリコンエミッタ領域２９を形成し、エミッタベー
ス接合３０を作る。非晶質シリコンエミッタ領域２９形
成の前処理としては１、弗酸：硝酸＝１：４０のエツチ
ング液で３０秒エツチングを行う。このエツチング処理
に対し、単結晶ベース領域２５は０．５μｍ１非晶質シ
リコン領域２８は０．７μｍエツチングされ、非晶質シ
リコンの方がエツチング速度が太きいため、非晶質シリ
コンのエッヂ部がアンダーカットされることりよ無い。
次に第２図（ｄＪの如く判面２４上のベース電極取出し
部の絶縁膜を除去し、ベース、エミッタの電極３１を形
成する。第２図（ｅ、ｌは第２図（ｄＪのエミッタ・ベ
ース接合端部３２の拡大図である。絶縁膜２６のエッヂ
部は非晶質シリコン２８で被俊尽れ、しかもこの非晶質
シリコン２８はシリコンエツチング処理に対し７て、単
結晶シリコンよりエツチング速度が太きいため、エミッ
タベース接合端部にアンダーカットによる空洞を生じる
ことは無く、エミッタ電極金属膜３］がベース領域２５
に直接、接触してエミッタベース短絡となることが防止
される。
部の絶縁膜を除去し、ベース、エミッタの電極３１を形
成する。第２図（ｅ、ｌは第２図（ｄＪのエミッタ・ベ
ース接合端部３２の拡大図である。絶縁膜２６のエッヂ
部は非晶質シリコン２８で被俊尽れ、しかもこの非晶質
シリコン２８はシリコンエツチング処理に対し７て、単
結晶シリコンよりエツチング速度が太きいため、エミッ
タベース接合端部にアンダーカットによる空洞を生じる
ことは無く、エミッタ電極金属膜３］がベース領域２５
に直接、接触してエミッタベース短絡となることが防止
される。
第３図は本発明の他の実施例を示すもので、第２図（ｅ
）に対応し、第２図と対応する部分には同一の符号全付
しである。第２図のＩＸ：施例と異るのは第２図（ｂ）
の工程において非晶（１１シリコン２８に高畠此のエミ
ッタ領域と同−仏心型の不純物をドープして熱処理を力
１」えることで、その結果、第３図に示す如く非晶質シ
リコン２８から不純物が単結晶ベース領域２５に拡散し
て、非晶ηシリコンエミッタ領域２９と同−伝樽型の単
結晶拡散領域３３が形成される。この単結晶拡散領域３
３は面３４で非晶質シリコンエミッタ領域２９に接続さ
れているためエミッタ領域の一部として働き、エミッタ
接合端部の曲率全緩和し、エミッタ・ベース降伏電圧を
安定化させる効果がある。
）に対応し、第２図と対応する部分には同一の符号全付
しである。第２図のＩＸ：施例と異るのは第２図（ｂ）
の工程において非晶（１１シリコン２８に高畠此のエミ
ッタ領域と同−仏心型の不純物をドープして熱処理を力
１」えることで、その結果、第３図に示す如く非晶質シ
リコン２８から不純物が単結晶ベース領域２５に拡散し
て、非晶ηシリコンエミッタ領域２９と同−伝樽型の単
結晶拡散領域３３が形成される。この単結晶拡散領域３
３は面３４で非晶質シリコンエミッタ領域２９に接続さ
れているためエミッタ領域の一部として働き、エミッタ
接合端部の曲率全緩和し、エミッタ・ベース降伏電圧を
安定化させる効果がある。
本発明によれば、非晶質シリコンエミッタ領域に隣接し
てベース領域が露出することが無く、エミッタ電極金属
膜が露出したベース領域に接触する短絡不良の発生が防
止できる効果がある。
てベース領域が露出することが無く、エミッタ電極金属
膜が露出したベース領域に接触する短絡不良の発生が防
止できる効果がある。
第１図は従来技術を説明するトランジスタ断面図、第２
図は本発明によるトランジスタの製造方法を説明するた
めの工程図、第３図は本発明の他の実施例を説明するト
ランジスタの断面図である。 ２２・・・コレクタ領域、２５・・・ベース領域、２８
・・・非晶質シリコン領域、２９・・・非晶質シリコン
上Ｓツタ領域。 ・粘１図 （α） 弔７図 ｆ）２図
図は本発明によるトランジスタの製造方法を説明するた
めの工程図、第３図は本発明の他の実施例を説明するト
ランジスタの断面図である。 ２２・・・コレクタ領域、２５・・・ベース領域、２８
・・・非晶質シリコン領域、２９・・・非晶質シリコン
上Ｓツタ領域。 ・粘１図 （α） 弔７図 ｆ）２図
Claims (1)
- 【特許請求の範囲】 １、 第一の導電型のコレクタ領域と、上記コレクタ領
域の一主面に臨み、上記コレクタ領域中にある第二の導
電型のベース領域と、上記ベース領域と上記主面で接す
るようにベース領域上に形成された第一の導電型の非晶
質シリコンエミッタ領域からなるシリコントランジスタ
の製法において、非晶質シリコン領域をエミッタ領域と
なる主面上の絶縁膜窓あけ部の絶縁膜エッチを被覆する
ように、あらかじめ、非晶質シリコンエミッタ形成予定
領域の周囲に設けることを特徴とするトランジスタの製
造方法。 ２、特許請求の範囲の第１項において、前記エミッタ領
域が酸素をドープした非晶質シリコンであることを特徴
とするシリコントランジスタの製造方法。 ３、％許請求の範囲の第１項或いは第２項において、非
晶質シリコンエミッタ形成予定領域の周囲に、あらかじ
め設ける非晶質シリコンに、エミッタと同一導電型の不
純物をドープし、熱処理を加えて、この不純物をベース
領域に拡散することを特徴とするシリコントランジスタ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556582A JPS59106153A (ja) | 1982-12-10 | 1982-12-10 | シリコントランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21556582A JPS59106153A (ja) | 1982-12-10 | 1982-12-10 | シリコントランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59106153A true JPS59106153A (ja) | 1984-06-19 |
Family
ID=16674531
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21556582A Pending JPS59106153A (ja) | 1982-12-10 | 1982-12-10 | シリコントランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59106153A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5108936A (en) * | 1984-10-02 | 1992-04-28 | Interuniveritair Micro Elektronica Centrum | Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd |
-
1982
- 1982-12-10 JP JP21556582A patent/JPS59106153A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5108936A (en) * | 1984-10-02 | 1992-04-28 | Interuniveritair Micro Elektronica Centrum | Method of producing a bipolar transistor having an amorphous emitter formed by plasma cvd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04223378A (ja) | 太陽電池 | |
| JPS59106153A (ja) | シリコントランジスタの製造方法 | |
| JPS6097659A (ja) | 半導体集積回路 | |
| JPS61208277A (ja) | 高効率光検出器およびその製造方法 | |
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JPS5834943A (ja) | 半導体装置の製造方法 | |
| JPH0373541A (ja) | 半導体装置の製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPS60175452A (ja) | トランジスタの製造方法 | |
| JP3049703B2 (ja) | プレーナ型半導体素子およびその製造方法 | |
| JPH09246371A (ja) | 半導体装置及びその製造方法 | |
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPS6222451A (ja) | 半導体基板のｐｎ接合アイソレ−シヨン方法 | |
| JPS6119168A (ja) | トランジスタの製造方法 | |
| JPS6164161A (ja) | 半導体装置及びその製造方法 | |
| JPH02251147A (ja) | バイポーラ素子の製造方法 | |
| JPH0650740B2 (ja) | 半導体装置 | |
| JPH0618201B2 (ja) | 半導体装置の製造方法 | |
| JPS639150A (ja) | 半導体装置の製造方法 | |
| JPS60249364A (ja) | 半導体装置の製造方法 | |
| JPS62112379A (ja) | 半導体装置 | |
| JPS6341073A (ja) | 半導体装置の製造方法 | |
| JP2001210652A (ja) | 半導体装置およびその製造方法 | |
| JPS61172369A (ja) | 半導体装置の製造方法 | |
| JPH06252256A (ja) | 誘電体分離型半導体装置の製造方法 |