KR100406590B1 - 반도체 소자의 게이트 전극 형성방법 - Google Patents
반도체 소자의 게이트 전극 형성방법 Download PDFInfo
- Publication number
- KR100406590B1 KR100406590B1 KR10-1998-0056803A KR19980056803A KR100406590B1 KR 100406590 B1 KR100406590 B1 KR 100406590B1 KR 19980056803 A KR19980056803 A KR 19980056803A KR 100406590 B1 KR100406590 B1 KR 100406590B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- sacrificial
- layer
- forming
- thin film
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000004065 semiconductor Substances 0.000 title claims abstract description 29
- 230000015572 biosynthetic process Effects 0.000 title claims description 4
- 239000010408 film Substances 0.000 claims abstract description 157
- 239000010409 thin film Substances 0.000 claims abstract description 51
- 230000008018 melting Effects 0.000 claims abstract description 39
- 238000002844 melting Methods 0.000 claims abstract description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 238000009792 diffusion process Methods 0.000 claims abstract description 23
- 230000004888 barrier function Effects 0.000 claims abstract description 22
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000010405 reoxidation reaction Methods 0.000 claims abstract description 17
- 239000012535 impurity Substances 0.000 claims abstract description 14
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- 238000000151 deposition Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 22
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 21
- 229910052721 tungsten Inorganic materials 0.000 claims description 20
- 239000010937 tungsten Substances 0.000 claims description 20
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 17
- 238000005530 etching Methods 0.000 claims description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005498 polishing Methods 0.000 claims description 4
- 238000009413 insulation Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 2
- -1 tungsten nitride Chemical class 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4983—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET with a lateral structure, e.g. a Polysilicon gate with a lateral doping variation or with a lateral composition variation or characterised by the sidewalls being composed of conductive, resistive or dielectric material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자의 게이트 전극 형성방법을 개시한다. 개시된 본 발명은, 반도체 기판 상에 게이트 절연막, 도핑된 폴리실리콘막, 희생막을 순차적으로 형성하는 단계와, 상기 희생막과 상기 도핑된 폴리실리콘막을 소정 크기로 패터닝하는 단계와, 상기 패터닝된 도핑된 폴리실리콘막 및 희생막으로 된 구조물을 열처리하여, 상기 도핑된 폴리실리콘막 측벽에 재산화막을 형성하는 단계와, 상기 재산화막을 마스크로 하여 노출된 게이트 절연막내 반도체 기판에 소오스, 드레인용 저농도 불순물을 주입하는 단계와, 상기 희생막 측벽 및 상기 재산화막 각각의 측벽에 절연막 스페이서를 형성하는 단계와, 상기 절연막 스페이서를 마스크로 하여 노출된 게이트 절연막내 반도체 기판에 소오스, 드레인용 고농도 불순물을 주입하는 단계와, 상기 패터닝된 도핑된 폴리실리콘막 및 희생막 구조물이 충분히 매립되도록 절연막을 증착하는 단계와, 상기 절연막을 상기 희생막 표면이 노출되도록 제거하는 단계와, 상기 노출된 희생막을 제거하는 단계, 및 상기 희생막이 제거된 공간에 확산 방지막 및 고융점 박막을 형성하는 단계를 포함한다.
Description
본 발명은 반도체 소자의 게이트 전극 형성방법에 관한 것으로 보다 구체적으로는 고융점 박막을 포함하는 게이트 전극 형성방법에 관한 것이다.
일반적으로, 게이트 전극은 모스 트랜지스터를 셀렉팅하는 전극으로서, 주로 불순물이 도핑된 폴리실리콘막 구조가 이용되거나 또는 불순물이 도핑된 폴리실리콘막과 고융점 실리사이드막을 적층하는 구조(이하 폴리사이드 구조)가 이용된다.
그러나, 반도체 소자의 집적도가 증가됨에 따라, 상기한 폴리사이드 구조의 게이트 전극 보다 더욱 우수한 전도 특성을 갖는 구조가 요구되었다.
따라서, 종래에는 텅스텐 박막과 같은 고융점 박막이 포함되어 전도 특성이 개선된 게이트 전극 구조가 제안되었고, 상기 구조에 대하여 도 1을 참조하여 설명한다.
먼저, 도 1에 도시된 바와 같이, 반도체 기판(1) 상부에 열산화 방식에 의하에 게이트 절연막(2)을 형성한다. 이어, 게이트 절연막(2) 상부에 도핑된 폴리실리콘막(3)을 증착하고, 폴리실리콘막(3) 상부에 확산 방지막(4)을 증착한다. 그다음, 확산 방지막(4) 상부에 비저항성 고융점 박막인 텅스텐 박막(5)을 증착하고, 이 텅스텐 박막(5) 상부에 난반사 방지용 산화막(6)을 증착한다. 여기서, 확산 방지막(4)은 폴리실리콘막(3)과 텅스텐 박막(5) 사이의 이온 확산을 방지하기 위한 막이고, 산화막(6)은 이후 패터닝 공정시 텅스텐의 난반사로 인하여 패턴 결함이 발생되는 것을 방지하기 위하여 형성하는 막이다.
그후, 공지의 포토리소그라피 공정 및 패터닝 공정에 의하여 산화막(6), 텅스텐 박막(5), 확산 방지막(4) 및 도핑된 폴리실리콘막(3)을 순차적으로 패터닝하여 게이트 전극을 형성한다.
그러나, 상술한 고융점 박막을 포함하는 게이트 전극은 다음과 같은 문제점을 갖는다.
게이트 전극을 형성하기 위한 패터닝 공정을 마치게 되면, 상기 텅스텐 박막(6)이 공기중에 노출된다. 이때, 후속 열산화 공정중 텅스텐 박막(6)은 공기중의 산소와 쉽게 결합하여 산화막이 쉽게 발생되는 특징을 지니고 있다. 이에따라 공기중에 노출된 텅스텐 박막(6) 부분은 산화가 이루어져, 도 1과 같이 측벽에 텅스텐 산화막(7:WO3)가 발생된다. 이와같은 텅스텐 산화막(7)의 형성으로, 종래의 게이트 전극은 그 형상이 변형되어져, 후속으로 진행되는 소오스, 드레인용 불순물의 이온 주입이 어렵게 되고, 게이트 전극의 자체 저항이 증가된다.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로, 고융점 박막을 포함하는 게이트 전극에서, 게이트 전극 측벽에 노출된 고융점 박막부분이 산화되는 것을 방지하는 반도체 소자의 게이트 전극 형성방법을 제공하는 것이다.
도 1은 종래의 게이트 전극 형성방법을 설명하기 위한 도면.
도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 각 공정별 단면도.
(도면의 주요 부분에 대한 부호의 설명)
11 - 반도체 기판 12 - 게이트 절연막
13 - 도핑된 폴리실리콘막 14 - 실리콘 질화막
15 - 재산화막 16 - 절연막 스페이서
17 - 절연막 18 - 확산 방지막
19 - 텅스텐 박막
상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 본 발명은 반도체 기판 상에 게이트 절연막, 도핑된 폴리실리콘막, 희생막을 순차적으로 형성하는 단계와, 상기 희생막과 상기 도핑된 폴리실리콘막을 소정 크기로 패터닝하는 단계와, 상기 패터닝된 도핑된 폴리실리콘막 및 희생막으로 된 구조물을 열처리하여, 상기 도핑된 폴리실리콘막 측벽에 재산화막을 형성하는 단계와, 상기 재산화막을 마스크로 하여 노출된 게이트 절연막내 반도체 기판에 소오스, 드레인용 저농도 불순물을 주입하는 단계와, 상기 희생막 측벽 및 상기 재산화막 측벽에 절연막 스페이서를 형성하는 단계와, 상기 절연막 스페이서를 마스크로 하여 노출된 게이트 절연막내 반도체 기판에 소오스, 드레인용 고농도 불순물을 주입하는 단계와, 상기 패터닝된 도핑된 폴리실리콘막 및 희생막 구조물이 충분히 매립되도록 절연막을 증착하는 단계와, 상기 절연막을 상기 희생막 표면이 노출되도록 제거하는 단계와, 상기 노출된 희생막을 제거하는 단계, 및 상기 희생막이 제거된 공간에 확산 방지막 및 고융점 박막을 형성하는 단계를 포함한다.
여기서, 상기 희생막은 상기 반도체 기판, 게이트 절연막 및 도핑된 폴리실리콘막과 식각 선택비가 우수한 물질로 형성되고, 예를들어, 실리콘 질화막으로 형성된다.
상기에서, 상기 재산화막를 형성하기 위한 열처리 공정은 상기 재산화막의 두께가 30 내지 100Å가 되도록 진행함이 바람직하고, 상기 절연막을 상기 희생막 표면이 노출될때까지 제거하는 단계에서, 상기 절연막은 화학적 기계적 연마 방법으로 제거되는 것이 바람직하다.
또한, 상기의 확산 방지막 및 고융점 박막을 형성하는 단계는, 상기 절연막 스페이서 내측벽 및 상기 도핑된 폴리실리콘막 표면에 확산 방지막을 형성하는 단계; 및 상기 확산 방지막으로 둘러싸여진 공간에 고융점 박막을 충진하는 단계를 포함하고, 상기 확산 방지막 및 고융점 박막을 형성하는 단계 이후에, 상기 절연막 및 고융점 박막 상부에 절연막을 추가로 증착하는 단계를 더 포함한다. 또한, 고융점 박막을 충진하는 단계는, 상기 고융점 박막을 소정 두께로 증착한다음, 상기 고융점 박막을 화학적 기계적 연마하는 단계이다.
본 발명에 의하면, 고융점 박막을 포함하는 게이트 전극의 제조시, 고융점 박막이 형성될 위치에 희생막으로서 실리콘 질화막을 형성하고, 소오스, 드레인 형성 공정을 진행한다음, 상기 실리콘 질화막을 제거한다. 이어, 실리콘 질화막이 제거된 위치에 고융점 박막을 형성하므로써, 고융점 박막이 공기중에 노출되는 것을 방지한다.
이에따라, 고융점 산화막이 형성되지 않아, 게이트 전극의 전도 특성을 향상시킨다.
(실시예)
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.
첨부한 도면 도 2a 내지 도 2f는 본 발명에 따른 반도체 소자의 게이트 전극 형성방법을 설명하기 위한 각 공정별 단면도이다.
먼저, 도 2a를 참조하여, 반도체 기판(11) 상부에 표면 열산화 방식에 의하여 게이트 절연막(12)을 형성한다. 이어서, 게이트 절연막(12) 상부에 도핑된 폴리실리콘막(13)을 증착한다음, 도핑된 폴리실리콘막(13) 상부에 실리콘 질화막(14)을 증착한다. 이때, 도핑된 폴리실리콘막(13)은 500 내지 1500Å 정도로 증착한다. 여기서, 상기 실리콘 질화막(14)은 희생막으로서, 이 실리콘 질화막(14)의 두께는 이후 형성될 고융점 박막과 확산 방지막의 두께의 합 정도이고, 본 실시예에서는 예를들어 500 내지 1000Å 정도로 실리콘 질화막(14)을 형성한다.
그후, 실리콘 질화막(14) 상부에 포토리소그라피 공정에 의하여 게이트 전극 형성용 레지스트 패턴(도시되지 않음)을 형성한다음, 이 레지스트 패턴을 마스크로 이용하여, 실리콘 질화막(14) 및 도핑된 폴리실리콘막(13)을 소정 부분 패터닝한다.
이어서, 도 2b에 도시된 바와 같이, 상기 결과물을 산화 분위기에서 소정 시간 열처리한다. 이러한 열처리로, 도핑된 폴리실리콘막(13)의 측벽에는 열산화막으로 이루어진 재산화막(15)이 형성된다. 이때, 상기 열처리 공정은 재산화막(15)의 두께가 30 내지 100Å 정도 만큼 성장될때까지 진행함이 바람직하다. 그다음으로, 재산화막(15)를 마스크로 하여, 노출된 게이트 절연막(12)내 반도체 기판(11)에 반도체 기판(11)과는 다른 불순물 타입을 갖는 소오스, 드레인용 저농도 불순물을 이온 주입한다.
그후, 도 2c에 도시된 바와 같이, 반도체 기판(11) 결과물 상부에 실리콘 산화막을 소정 두께로 증착한다음, 비등방성 브랭킷(blanket) 식각 방식으로 실리콘 산화막을 식각하여, 실리콘 질화막(14) 및 재산화막(15) 측벽에 절연막 스페이서(16)를 형성한다. 여기서, 상기 절연막 스페이서(16)는 상술한 바와 같이, 실리콘 산화막으로 형성할 수 있고, 실리콘 산화막과 실리콘 질화막의 적층 구조로 형성할 수 있다. 또한, 상기 절연막 스페이서(16)은 재산화막(15)의 두께와 저농도 불순물 영역의 선폭을 고려하여, 그 두께를 정함이 바람직하다.
이어, 절연막 스페이서(16)을 마스크로 하여, 노출된 반도체 기판(11)내에 소오스, 드레인용 고농도 불순물을 이온 주입하여, 소오스, 드레인 영역(도시되지 않음)을 형성한다.
이어서, 도 2d에서와 같이, 반도체 기판(11) 결과물이 충분히 매립되도록 반도체 기판(11) 상부에 절연막(17)을 형성한다. 이때, 절연막(17)은 화학 기상 증착 방식으로 이루어진 실리콘 산화막이 이용될 수 있으며, 예를들어, 3000 내지 5000Å 두께로 형성된다.
그런다음, 도 2e를 참조하여, 상기 절연막(17)을 상기 실리콘 질화막(14) 표면이 노출될때까지 화학적 기계적 연마(chemical mechanical polishing)하여, 상기 절연막(17)이 상기 게이트 절연막(12)로부터 실리콘 질화막(14)까지의 높이를 갖도록 한다. 그리고나서, 상기 기판 결과물을 실리콘 질화막(14)만을 선택적으로 제거하는 식각액 예를들어, 인산 용액(H3PO4)에 침지하여 표면에 노출된 실리콘 질화막(14)를 제거한다. 따라서, 상기 실리콘 질화막(14)이 형성되었던 부분이 공간으로 존재하게 된다.
그후에, 도 2f에 도시된 바와 같이, 상기 절연막 스페이서(16)의 내측벽 및 도핑된 폴리실리콘막(13)의 상부에 확산 방지막(18), 예를들어, 텅스텐 나이트라이드막(WN), 또는 티타늄 나이트라이드막(TiN)을 약 50 내지 200Å 두께로 형성한다. 이어서, 확산 방지막(18)으로 둘러싸여진 공간내에 게이트 전극의 전도 특성을 개선시키기 위하여 고융점 박막으로 텅스텐 박막(19)을 매립시킨다. 이때, 텅스텐 박막(19)은 결과물 상부에 소정 두께 예를들어 1000 내지 3000Å 두께로 증착한다음, 상기 텅스텐 박막을 화학적 기계적 연마하여 상기 확산 방지막으로 둘러싸인 공간에 매립시킨다.이에따라, 텅스텐 박막을 포함하는 게이트 전극이 완성된다. 그후, 결과물 표면에 표면 산화막(20)을 증착한다.
이와같이 본 실시예에서는 소오스, 드레인 불순물 영역을 형성한다음에, 게이트 전극의 마지막 단계로 텅스텐 박막을 형성하므로써, 텅스텐 박막이 공기중에 노출되지 않게 된다.
이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, 고융점 박막을 포함하는 게이트 전극의 제조시, 고융점 박막이 형성될 위치에 희생막으로서 실리콘 질화막을 형성하고, 소오스, 드레인 형성 공정을 진행한다음, 상기 실리콘 질화막을 제거한다. 이어, 실리콘 질화막이 제거된 위치에 고융점 박막을 형성하므로써, 고융점 박막이 공기중에 노출되는 것을 방지한다.
이에따라, 고융점 산화막이 형성되지 않아, 게이트 전극의 전도 특성을 향상시킨다.
본 실시예에서는 희생막으로 실리콘 질화막을 이용하였지만, 이에 국한되지 않고, 기판, 실리콘 산화막 및 도핑된 폴리실리콘막과 식각 선택비가 우수한 물질이면 모두 이용될 수 있다.
또한, 본 실시예에서는 고융점 박막으로 텅스텐 박막을 사용하였지만, 그 밖의 탄탈륨, 몰리브덴등의 고융점 박막을 사용할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (16)
- 반도체 기판 상에 게이트 절연막, 도핑된 폴리실리콘막, 희생막을 순차적으로 형성하는 단계;상기 희생막과 상기 도핑된 폴리실리콘막을 소정 크기로 패터닝하는 단계;상기 패터닝된 도핑된 폴리실리콘막 및 희생막으로 된 구조물을 열처리하여, 상기 도핑된 폴리실리콘막 측벽에 재산화막을 형성하는 단계;상기 재산화막를 마스크로 하여 노출된 게이트 절연막내 반도체 기판에 소오스, 드레인용 저농도 불순물을 주입하는 단계;상기 희생막 측벽 및 상기 재산화막 측벽에 절연막 스페이서를 형성하는 단계;상기 절연막 스페이서를 마스크로 하여 노출된 게이트 절연막내 반도체 기판에 소오스, 드레인용 고농도 불순물을 주입하는 단계;상기 패터닝된 도핑된 폴리실리콘막 및 희생막 구조물이 충분히 매립되도록 절연막을 증착하는 단계;상기 절연막을 상기 희생막 표면이 노출되도록 제거하는 단계;상기 노출된 희생막을 제거하는 단계; 및상기 희생막이 제거된 공간에 확산 방지막 및 고융점 박막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 희생막은 상기 반도체 기판, 게이트 절연막 및 도핑된 폴리실리콘막과 식각 선택비가 우수한 물질로 형성되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 2 항에 있어서, 상기 희생막은 실리콘 질화막인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 2 항 또는 제 3 항에 있어서, 상기 실리콘 질화막의 두께는 500 내지 1000Å 인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 3 항에 있어서, 상기 희생막을 제거하는 단계에서, 상기 희생막은 인산 용액으로 선택적으로 제거하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 도핑된 폴리실리콘막은 500 내지 1500Å 인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 재산화막을 형성하기 위한 열처리 공정은 상기 재산화막의 두께가 30 내지 100Å가 되도록 진행하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 절연막은 약 3000 내지 5000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 절연막을 상기 희생막 표면이 노출될때까지 제거하는 단계에서, 상기 절연막은 화학적 기계적 연마 방법으로 제거되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항에 있어서, 상기 확산 방지막 및 고융점 박막을 형성하는 단계는, 상기 절연막 스페이서 내측벽 및 상기 도핑된 폴리실리콘막 표면에 확산 방지막을 형성하는 단계; 및 상기 확산 방지막으로 둘러싸여진 공간에 고융점 박막을 충진하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 1 항 또는 제 10 항에 있어서, 상기 확산 방지막 및 고융점 박막을 형성하는 단계 이후에, 상기 절연막 및 고융점 박막 상부에 절연막을 추가로 증착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 10 항에 있어서, 상기 확산 방지막은 텅스텐 나이트 라이드 또는 티타늄 나이트 라이드인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 12 항에 있어서, 상기 확산 방지막은 50 내지 200Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 10 항에 있어서, 상기 고융점 박막을 충진하는 단계는, 상기 고융점 박막을 소정 두께로 증착한다음, 상기 텅스텐 박막을 화학적 기계적 연마하는 단계인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 14 항에 있어서, 상기 고융점 박막은 1000 내지 3000Å 두께로 형성되는 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
- 제 15 항에 있어서, 상기 고융점 박막은 텅스텐 박막인 것을 특징으로 하는 반도체 소자의 게이트 전극 형성방법.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0056803A KR100406590B1 (ko) | 1998-12-21 | 1998-12-21 | 반도체 소자의 게이트 전극 형성방법 |
| TW088119191A TW452869B (en) | 1998-12-17 | 1999-11-04 | Method of forming gate electrode in semiconductor device |
| US09/434,755 US20020001935A1 (en) | 1998-12-17 | 1999-11-05 | Method of forming gate electrode in semiconductor device |
| JP11322991A JP2000183347A (ja) | 1998-12-17 | 1999-11-12 | 半導体素子のゲ―ト電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0056803A KR100406590B1 (ko) | 1998-12-21 | 1998-12-21 | 반도체 소자의 게이트 전극 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000041036A KR20000041036A (ko) | 2000-07-15 |
| KR100406590B1 true KR100406590B1 (ko) | 2004-01-24 |
Family
ID=19564271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0056803A KR100406590B1 (ko) | 1998-12-17 | 1998-12-21 | 반도체 소자의 게이트 전극 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100406590B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20010060039A (ko) * | 1999-12-31 | 2001-07-06 | 박종섭 | 반도체 소자의 제조방법 |
| KR100956594B1 (ko) * | 2003-06-30 | 2010-05-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
-
1998
- 1998-12-21 KR KR10-1998-0056803A patent/KR100406590B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000041036A (ko) | 2000-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020001935A1 (en) | Method of forming gate electrode in semiconductor device | |
| KR0157875B1 (ko) | 반도체 장치의 제조방법 | |
| JPH1093088A (ja) | 自己整合接点をもつトランジスタの製造方法 | |
| KR100345364B1 (ko) | 반도체 소자의 게이트전극 형성방법 | |
| KR100392165B1 (ko) | 반도체 장치와 그 제조 방법 | |
| KR100406590B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR100356807B1 (ko) | 반도체소자의 게이트 형성방법 | |
| KR100353525B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| JP3518471B2 (ja) | バイポーラ・トランジスタの製造方法 | |
| KR100340867B1 (ko) | 반도체 소자의 게이트 전극 형성방법 | |
| US7135407B2 (en) | Method of manufacturing a semiconductor device | |
| KR100347149B1 (ko) | 반도체 장치 제조방법 | |
| JPS5856436A (ja) | 半導体装置の製造方法 | |
| KR100315024B1 (ko) | 반도체소자의게이트전극형성방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR100448087B1 (ko) | 트랜지스터의스페이서제조방법 | |
| KR100325461B1 (ko) | 연결 배선과 금속 전극의 쇼트를 방지하기 위한 반도체소자의 제조 방법 | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| KR19990056756A (ko) | 아날로그 반도체 소자의 제조 방법 | |
| KR20010006944A (ko) | 반도체 집적 회로 장치 및 그 제조 방법 | |
| KR940010516B1 (ko) | 자기정합 기술을 이용한 바이폴라 트랜지스터의 제조방법 | |
| KR0166888B1 (ko) | 박막트랜지스터 제조방법 | |
| JP3373839B2 (ja) | 半導体装置 | |
| JPH1126756A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20081027 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |