JPH1093088A - 自己整合接点をもつトランジスタの製造方法 - Google Patents

自己整合接点をもつトランジスタの製造方法

Info

Publication number
JPH1093088A
JPH1093088A JP9225180A JP22518097A JPH1093088A JP H1093088 A JPH1093088 A JP H1093088A JP 9225180 A JP9225180 A JP 9225180A JP 22518097 A JP22518097 A JP 22518097A JP H1093088 A JPH1093088 A JP H1093088A
Authority
JP
Japan
Prior art keywords
layer
grid
forming
silicon
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9225180A
Other languages
English (en)
Other versions
JP3793626B2 (ja
Inventor
Simon Deleonibus
デレオニビュ シモン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Publication of JPH1093088A publication Critical patent/JPH1093088A/ja
Application granted granted Critical
Publication of JP3793626B2 publication Critical patent/JP3793626B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】 【課題】 トランジスタの製造方法にして、フィールド
酸化物層の厚さに無関係に、接点がフィールド酸化物層
の縁から自動的に分離されるようになつており、トラン
ジスタを小型化するのに有効な方法を提供する。 【解決手段】 自己整合接点を有するトランジスタの製
造方法にして次の段階を有する：基板１００上に多重層
を形成し、第１マスクを使用して、多重層の柱状部分を
保存しつつ多重層をエッチングする；柱状部分の側面に
横スペイサを形成し、不純物を注入する；シリコン基板
を注入領域において局部的に酸化させ、横スペイサを除
去する；柱状部分の回りに絶縁材料層１３０を堆積させ
る；第２マスクに従って柱状部分をエッチングし、第２
側面をもつグリッド構造１４０を形成し、活性領域を限
定する第３側面を露出させる；自己整合された絶縁スペ
イサ１４２、１４３を第２、第３側面に形成し、ソース
１５０とドレイン１５２を注入する；接点１６０、１６
２を形成する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、シリコン基板上に
自己整合接点をもつトランジスタの製造方法に関する。
本発明の方法は特に、例えば、ＭＯＳ（金属−酸化物−
半導体）トランジスタのような隔離グリッド型式の電界
効果トランジスタの製造に関する。本発明は、マイクロ
電子工学の分野において、特に高い集積密度を有する集
積回路の製造に適用される。
【０００２】
【従来の技術】添付図面の図１は、既知のタイプの電界
効果トランジスタの構造の概略断面を示す。シリコン基
板１０内において、活性領域１２は番号１４で示す１個
または数個のフィールド隔離パッド１４により横方向に
限定されている。酸化シリコンで作られたフィールド隔
離パッド１４は、基板１０に対し、活性領域を取り巻く
領域において、選択的な酸化を加えることにより作られ
る。活性領域は通常、この酸化工程の間、窒化シリコン
のマスクにより保護されている。活性領域１２の上方に
形成されるトランジスタグリッド１６は、グリッド酸化
物層１８により基板１０から分離されている。グリッド
１６の側面は横スペイサ２０により隔離されている。
【０００３】基板１０の活性領域１２にドーピング不純
物を２回注入することにより、ドレイン領域２４とソー
ス領域２２とが形成される。弱いドージングの第１注入
が、注入マスクとしてグリッド１６を使用して簡単に実
行される。ついで、高いドージングの第２注入が、横ス
ペイサを形成した後、実行される。第２注入の間、グリ
ッドと横スペイサを形成された組立体がエッチングマス
クとして使用される。この２回の注入が、漸進的濃度を
もつソース領域とドレイン領域と創り出す。
【０００４】グリッド１６と、ソース、ドレイン領域
（２２、２４）とを形成した後、構造全体が、２酸化シ
リコンを基本とする絶縁材料の厚い層２６により覆われ
る。開口３０、３２が、絶縁材料の層２６内に、ソー
ス、ドレイン領域２２、２４とほぼ整列して形成され
る。最後に開口は、ソース、ドレイン領域と電気的接触
をする電気伝導材料３４を充填される。伝導材料が接点
を形成する。
【０００５】絶縁材料層２６上に形成された連絡ライン
３８が電気伝導材料３４に連結されている。ラインは同
じ基板上の種々の成分を相互に連絡させる。以上簡単に
説明したような、このタイプの構造とその製造方法と
は、成分や集積回路を小型化しようとする場合、多くの
限界を有している。開口３０、３２と、その中に形成さ
れる接点が大きく、小型化への主要な障害の一つであ
る。
【０００６】接点の全体大きさは、開口３０、３２の大
きさを含むだけでなく、第１に、接点とグリッド１６と
の間に、第２に、接点とフィールド絶縁１４との間に最
小距離を維持するために必要な寸法をも含んでいる。
【０００７】これら最小距離は特に、開口３０、３２を
作るときのエッチングマスクの画定に使用される写真板
作成工具の解像度に関連する。実際には、工具の解像度
に起因する限界を補償するため、接点が作られる拡散領
域が拡大される。このことは、例えば、本明細書の末尾
に記載した文献（１）の図面に現れている。トランジス
タと、これらトランジスタにより形成される回路を小型
化することは、精密度の高い工具の使用を必要とし、従
って、製造費用が高くなる。
【０００８】図２は、トランジスタのドレイン領域、ソ
ース領域に対する接点の整合誤差の結果を示している。
図２の例では、接触開口が横絶縁層の方へオフセットさ
れている。図２における説明を簡単にするために、図１
の部分に同一または類似の部分には、同じ参照番号が付
されており、従って上記説明はここにも適用される。
【０００９】図２は、ソース領域に形成された１個の接
触だけを示しているが、以下述べることはドレイン接点
に対しても同様に適用される。図２に示すように、フィ
ールド酸化物１４のソース２２に面する上縁が、接触開
口３２を絶縁層内にエッチングするとき冒される。層２
６とフィールド酸化物１４とは共に、酸化シリコン上に
置かれており、開口と接点とを画定するエッチングはこ
れら部分のいずれか一つを適切に選択することが出来な
い。
【００１０】かくて、接触開口の底には、接点を作る開
口内の伝導材料と、基板１０との間の直接接触の危険が
存在する。これは、ソース、ドレイン領域における基板
との組織的短絡回路の危険を生じさせる。
【００１１】さらに図２に示すように、フィールド酸化
物が部分的にのみ冒された場合においてさえ、絶縁品質
が低下する。接触開口内の非整合と、接触開口がフィー
ルド酸化物領域上に重なることとの負の効果を制限する
ために、接触開口の下方の基板部分にドーピングするこ
とが可能である。このタイプのドーピングが、図２に番
号４０として示されている。その効果は、ソース領域を
接触開口３２の下方において引き延ばすことである。か
くて、開口が伝導材料で充填されたとき、該材料が基板
１０に直接接触することはない。これら方法は複雑であ
り、生じる問題を部分的に解決しているに過ぎない。
【００１２】
【発明が解決しようとする課題】従って、本発明の目的
は、上記した問題を起こさないトランジスタの製造方法
を提供することである。本発明の主目的の一つは、フィ
ールド酸化物の厚さに関係なく、接点とフィールド酸化
物との間の物理的分離が自動的に行われるトランジスタ
製造方法を提供することである。
【００１３】他の目的は、より高度に小型化されたトラ
ンジスタを、従って、より高度な集積密度を有する回路
を製造する方法を提供することである。他の目的は、写
真板作成工具の解像度に関連する拘束を大幅に克服する
方法を提供することである。
【００１４】
【課題を解決するための手段】上述した目的を達成する
ため、本発明の目的は、基板上に自己整合接点をもつト
ランジスタの製造方法にして、 ａ） グリッド酸化物層と、グリッド層と、少なくとも
一つの保護層とを、この順で有する多数層の基板を形成
する段階と、 ｂ） 多重層上に、トランジスタの活性領域に対応する
少なくとも１個のパターンを有する第１エッチングマス
クを形成し、この多重層を第１マスクに対応してエッチ
ングし、グリッド酸化物層上において停止し、前記活性
領域対応した少なくとも１個の多重層柱状部分を保存す
る段階と、 ｃ） 柱状部分の側面に横スペイサを形成し、柱状部分
と横スペイサとによりマスクされていないシリコン基板
の領域に、酸化を容易にするドーピング不純物を注入す
る段階と、 ｄ） フィールド酸化物層を形成するため、シリコン基
板の注入された領域を局部的に酸化させ、横スペイサと
保護層とを除去する段階と、 ｅ） 絶縁材料の層を柱状部分の回りに堆積させ、該絶
縁材料の層を研磨し、多重層柱状部分上で停止させる段
階と、 ｆ） グリッドパターンをもつ第２マスクを柱状部分上
に形成し、第２マスクに従って柱状部分をエッチング
し、グリッド酸化物層上で停止させ、第２側面をもつグ
リッド構造を形成し、活性領域を限定する第３側面を露
出させる段階と、 ｇ） 自己整合絶縁横スペイサを前記第２、第３側面上
に形成し、ソースとドレインととを、シリコン基板内の
グリッド構造の各側に、また、柱状部分のエッチングに
よりグリッド酸化物層が露出された領域に注入する段階
と、 ｈ） 露出されたグリッド酸化物層を除去し、ソースと
ドレイン上に、グリッド構造物に自己整合された接点を
形成する段階と、を有する一層精密な方法を提供するこ
とである。
【００１５】基板の注入された領域と、柱状部分の側方
に形成された横スペイサとを局部的に酸化することによ
り、活性領域の両側にフィールド絶縁層を形成する酸化
領域が、ドレイン、ソース領域から分離されている。さ
らに、接点が、グリッド構造と、活性領域を限定する第
３側面とに自己整合しているから、接点とフィールド絶
縁層との間に隙間距離が形成されている。従って、接点
もフィールド絶縁層に対し自己整合している。接点とグ
リッドとの間にも隙間距離が維持される。
【００１６】隙間距離は、横スペイサの厚さを変化させ
ることにより、また、段階ｃ）において、ドーピング不
純物（ｎまたはｐ）を注入することにより容易に調整さ
れよう。さらに、隙間距離の調整は、寸法のばらつき、
または、写真板作成器材の整合の欠点等に影響されな
い。
【００１７】本発明の他の改良に従えば、方法はまた段
階ｅ）の後、柱状部分のグリッド層と接触し、絶縁材料
層を被覆する“短絡”層を形成する段階を含んでいる。
第２マスクが短絡層の上方に形成され、短絡層もまた、
段階ｆ）において、グリッド構造の一部を形成するため
エッチングされる。短絡層は成形されて、例えば、読み
取り専用記憶装置（文献（１）に示されている）におけ
るワードラインのようなトランジスタグリッド指向ライ
ンを形成する。
【００１８】本発明の他の面に従えば、酸化シリコンの
第１保護層と、酸化シリコン層を覆う窒化シリコンの第
２保護層とが、段階ａ）において、多重層の上に形成さ
れ、窒化シリコンの第２保護層が、段階ｄ）において、
除去され、第１保護層が、段階ｅ）において、除去され
る。
【００１９】電気絶縁層が短絡層の上方に効果的に形成
され、該電気絶縁層は、段階ｆ）において、短絡層と共
にエッチングされる。段階ｇ）において形成されたスペ
イサも短絡層の側面を被覆していることに注意された
い。かくて、短絡層が頂部を絶縁層により、その側部
を、段階ｇ）において形成された絶縁横スペイサにより
絶縁されている。これら方法により、ソースとドレイン
とに接触するように金属層を整合堆積させることによ
り、接点が容易に形成され、この金属層が研磨され、短
絡層を覆う電気絶縁層上で停止され、金属層を成形す
る。
【００２０】本発明の他の面に従えば、段階ｃ）におい
て、柱状部分の側面に横スペイサを形成する前に、この
側面に酸化物層を形成することが可能であり、柱状部分
に面する側方酸化物層の側面は、段階ｆ）において露出
され、活性領域を限定する第３側面を形成する。この特
性は、シリコンまたはポリシリコンがグリッド材料とし
て使用される場合特に有利である。この場合、側方酸化
物層が、例えば窒化シリコンで作られた横スペイサと、
グリッドとの間に生じる応力を緩和させることが出来
る。これら応力は、例えば、段階ｅ）において堆積され
た絶縁材料のクリープ、または、ソース、ドレインのイ
オン注入を活動的にする焼鈍のような熱処理の際に特に
現れる。酸化シリコン層の役目は機械的緩衝材の役目に
類似している。
【００２１】例えば、本発明の方法を使用した場合、固
形シリコン基板、または、ＳＯＴ（絶縁材上のシリコ
ン）絶縁材上のシリコンタイプ基板を使用し、埋没層と
呼ばれる酸化シリコン層上に表面シリコン層を有する多
重層を形成することが可能になる。
【００２２】ＳＯＩタイプの基板の場合、段階ａ）にお
いて形成された多重層が、本方法においてはシリコン表
面層上に形成される。本発明の他の特性、利点は、添付
図面を参照しての以下の説明から明らかになろう、この
説明は単に説明の目的のためのものであり、本発明を限
定するものではない。
【００２３】
【発明の実施の形態】図３は本発明の第１段階を示す。
図示のように、グリッド酸化物層１０２、グリッド材料
を形成する多結晶シリコン（ポリシリコン）グリッド層
１０４、第１保護層を形成する酸化シリコンの薄い層１
０６、グリッド層１０４のための第２保護層を形成する
窒化シリコン１０８を有する多重層１０１がシリコン基
板１００上に形成されている。グリッド酸化物層１０２
は、シリコン基板を熱酸化させることにより直接形成さ
れよう。つぎに、層１０４、１０６、１０８が順次堆積
される。
【００２４】ＳｉＯ2 層１０６は例えば１０ｎｍ、５０
ｎｍのように非常に薄く、特に、側面を酸化するときの
活性領域にかかる応力を制限し、第２保護層１０８除去
するときの停止層として働く。図３の参照番号１１０は
破線により同定された第１エッチングマスクを示す。例
えば、既知の写真板作成技術を使用して形成される感光
性樹脂マスクであってよい。
【００２５】このマスクは、作るべきトランジスタの活
性領域（ドレイン、チャンネル、ソース）の位置と大き
さとを画定するパターンを形成する。図示の実施例にお
いては、１個のエッチングマスクだけが示されている。
これは単一トランジスタの製造に適用される。しかし同
じ基板上に、同じ多重層内に、非常に多数のトランジス
タを同時に作ることも全く可能であることに注意された
い。
【００２６】特に、これは、非常に多数のトランジスタ
を含む集積回路を作ることが必要な場合である。この場
合、非常に多数のパターンをもつマスクが、多重層１０
１の上に形成される。マスクを置いた後、多重層１０１
がマスクのパターンに従ってエッチングされ、グリッド
酸化物層１０２上で停止する。エッチングの間、柱状部
分１１が図４に示すように、多重層１０１内に保存され
る。柱状部分の側面１１２は酸化され、側面を側面酸化
物層１１４により被覆する。側面酸化物層の利点は図５
から明らかになる。
【００２７】図５は、柱状部分１１の側面に横スペイサ
１１６を形成し、次に、注入領域１１８を形成するため
柱状部分１１１の周囲にドーピング不純物を注入するこ
とを示している。横スペイサ１１６は、窒化シリコン層
を固形板堆積させ、ついで、柱状部分の側面を覆う部分
を除いて、この層を完全に除去するように異方性エッチ
ングを行うことにより形成される。この段階の間、層１
０８は、堆積後の厚みのばらつきに相当する厚みだけ僅
かに冒される。
【００２８】前の段階で形成された側面酸化物層１１４
は、この場合ポリシリコンであるグリッド材料と、横ス
ペイサ内の窒化シリコンとの間の緩衝層を形成する。側
面上の酸化物は、これら二つの材料の間の応力を、特
に、この方法の後で実行される熱処理により生じる応力
を緩和する。
【００２９】燐、砒素のようなｎ+ タイプのドーピング
不純物、または、ボロン、インディウムのようなｐ+ タ
イプの不純物を注入すれば、柱状部分の回りに１個また
は数個のドーピングされたシリコン領域が形成され、該
領域はドーピングされない領域よりも速い酸化速度を有
する。例えば、燐原子を１０20ｃｍ-3のドージングでｎ
+ ドーピングをしたとき、ドーピングされたシリコンの
酸化速度の、ドーピングされないものに対する比は３で
ある。同じ濃度のｐ+ ドーピングの場合、ドーピングさ
れたシリコンとドーピングされないシリコンとの酸化速
度の比は２である。
【００３０】注入操作は、図５に矢印１１９により概略
示されている。注入の間、保護層１０６と冒された層１
０８がグリッド材料を保護する。柱状部分１１１の全体
がマスクを形成し、注入された不純物が柱状部分の下方
のシリコン層１００の部分に達することを阻止してい
る。トランジスタの活性領域に対応するシリコン層の部
分が参照番号１２０として示されている。
【００３１】注入に続いて、基板内のシリコンのドーピ
ングされた部分が局部的に酸化される。９５０°Ｃ程度
の温度の水蒸気下のこの注入は、柱状部分１１１を取り
巻くフィールド酸化物層１２２を形成することが出来
る。この層が図６に見られる。フィールド酸化物層１２
２はグリッド層１０４内の材料にも、酸化物１１４にも
達しておらず、横スペイサ１１６によりこれらから分離
されていることに注意されたい。また、ドーピングされ
た部分と、ドーピングされない部分との間の酸化速度の
差異が、層１１２の境界線における鳥の嘴状の変形を防
止している。
【００３２】窒化シリコン横スペイサ１１６と、同じく
窒化シリコンで作られた第２保護層１１８とを除去した
後、図７に示した構造が得られる。図７において、フィ
ールド酸化物層１２２を柱状部分１１１の側面１１４か
ら分離している空間１２４に注意されたい。空間１２４
の大きさは、トランジスタ製造パターン（マスク）によ
り決められるのではなく、前に形成された横スペイサ
（図６）の大きさ、イオン注入（図５）、酸化物層１２
２を得るに要する酸化時間等に主として依存している。
【００３３】図８は、柱状部分１１１の回りの絶縁材料
の層１３０の形成を示す。層１３０は、柱状部分１１１
の頂部と同一面にある平面状の上面１３２を有する。柱
状部分１１１の側面とフィールド酸化物層１２２とは共
に層１３０により覆われている。層１３０は、例えば、
ＰＳＧ（ケイ酸燐ガラス）またはＢＰＳＧ（ケイ酸硼素
燐ガラス）のようなドーピングされた酸化物層の固形板
堆積をさせ、この層を平坦化し、柱状部分１１１の多重
層上において停止させることにより形成される。
【００３４】層１３０は多くの機能をもつ。第１に、作
られるトランジスタを電気的に絶縁する。平面状の上面
を形成し、後の段階で形成される“短絡”層を、トラン
ジスタの活性領域から隔離する。
【００３５】短絡層１３４の形成が図９に示されてい
る。例えば、これは、平面状の上面上に形成された、多
結晶シリコンの層、および／または、ケイ化タングステ
ンのようなケイ化金属の層であってよい。短絡層は、第
１保護層１０６を除去することにより露出されたグリッ
ド材料層１０４に接触することになる。短絡層１３４は
絶縁酸化物層１３６により有利に被覆される。この層
が、短絡層１３４の頂部を、次に作られる（以下に説明
する）トランジスタのソース、ドレイン上の接点から電
気的に絶縁する。
【００３６】既に述べたように、短絡層は、成形されて
後、ワードラインのようなグリッド指向ラインを形成し
よう。短絡層は、グリッド構造が形成されるのと同時に
成形される。グリッド構造は図１０に参照番号１４０で
示されている。図１０、図１１に、図３〜図９の断面に
垂直な断面が示されている。この断面IX−IXは図９に記
されている。
【００３７】グリッド構造は第２エッチングマスク１３
８を使用してエッチングされ、グリッド酸化物層１０２
上で停止する。層１３６上に形成されるマスク１３８が
図１０に破線で示されている。例えば、感光性樹脂のマ
スクであってよい。柱状部分１１１の上方に形成された
このマスクが、グリッド構造の位置、大きさを画定す
る。
【００３８】グリッド構造は、例えばＲ．Ｉ．Ｅ．（反
応イオンエッチング）を使用してエッチングされる。エ
ッチングは第１に、グリッド酸化物層１０２、柱状部分
の側面を被覆する側面酸化物層１１４（図４〜図９）に
より、また、同様に酸化物層である絶縁層１３０により
停止される。かくて、グリッド構造が、層１３０の側面
と側面酸化物１１４と対して自己整合され、エッチング
された柱状部分から出発しグリッド構造に対向する層１
３０の横側面を限定している。本テキストの残余におい
ては、側面１１４を第３側面と称する。グリッド構造の
自己整合性は、空間１２４により引っ込められているフ
ィールド酸化物層１２２の縁に影響されることはない。
【００３９】側面酸化物層１１４により画定される第
２、第３側面と称されるグリッド構造の側面は、窒化シ
リコンスペイサ１４２、１４３により被覆されている。
これらのスペイサ、類似のスペイサ１１６は、窒化シリ
コン層を堆積させ、ついで、この層に異方性エッチング
を行うことにより形成される。第２側面は、スペイサを
形成する前に、緩衝酸化物層１４４により被覆されるこ
とが有利である。酸化物層１４４は、グリッド構造を形
成する材料と窒化シリコンスペイサ１４２との間に、熱
処理の際に生じる応力を緩和する。
【００４０】例えばｎチャンネルトランジスタにおける
砒素イオンのようなイオンを、グリッド構造のエッチン
グの間に、露出されているグリッド酸化物層の部分を通
し注入すれば、活性領域１２０内にソース領域１５０、
１５２が形成される。グリッド構造と絶縁層１３０とが
この注入に際し、注入マスクの役目となす。
【００４１】ソース、ドレイン１５０、１５２が、横ス
ペイサ１４２、１４３と、本方法の初めに形成された酸
化物層１１４とに整合される。これらは、引き込まれた
フィールド絶縁層１２２の縁とは整合していない。この
ことが、トランジスタの間の電気的絶縁を改善してい
る。
【００４２】方法の最後の段階と、最後に得られたトラ
ンジスタとが図１１に示されている。最後の段階は、ソ
ースとドレインとに対する接点１６０、１６２の形成で
ある。この段階は、グリッド構造をエッチングする間露
出されているグリッド酸化物１０２の部分を除去するこ
と、金属層１５９を同形堆積させること、および、この
層を平坦にし成形すること、を含んでいる。金属層１５
９と短絡層１３４の間の短絡の危険は、グリッド構造の
側面に形成された絶縁横スペイサと、短絡層を被覆する
絶縁酸化物層１３６とにより防止される。
【００４３】例えばタングステンのような層１５９の金
属は、化学蒸着（ＣＶＤ）技術を用いて堆積されよう。
層１５９は例えば機械化学的研磨方式の工程を使用して
平坦化され、この層の成形を継続する前に、トランジス
タのソース、ドレイン領域を互いに隔離するために、層
１３６において停止される。従来の写真板作成技術とエ
ッチング技術とを同時に使用する成形が、同じ基板上の
集積回路のトランジスタまたは成分の間を連絡させる。
【００４４】図１１はまた、本発明の方法においては、
接点１６０、１６２がフィールド絶縁層１２２上に重な
る危険がないことを示している。これは特に空間１２４
の存在によるのであり、空間の大きさは、作るトランジ
スタのエッチングパターンまたは作られるトランジスタ
の形状、寸法に依存することなく制御され一定に維持さ
れる。
【００４５】つぎに、図１２〜図１５に示す絶縁タイプ
基板上のシリコンの場合の本発明の方法の実施例の変形
を説明する。この方法における段階は実際的には同じで
あり、図１２〜図１５において、図３〜図１１に示した
ものと同じ、または、類似の要素には、同じ参照番号が
付されている。従って、上記の説明はこれら要素に関し
ても適用される。
【００４６】図１２に示すように、出発点は、厚いシリ
コン支持層９７、“埋没”酸化シリコン層９８、シリコ
ン“表面”層９９等を有するＳＯＩタイプ基板１００で
ある。埋没層９８は電気的絶縁層であり、シリコン層９
７、９９の間に置かれている。グリッド酸化物層１０
２、グリッド材料層１０４、保護層１０６、１０８を有
する多重層１０１が、ＳＯＩ基板１００上に形成され
る。この点に関しては図３の説明を参照されたい。
【００４７】図１３は図８に対応する。フィールド酸化
物層１２２を形成するための酸化と、絶縁材料層１３０
の形成との後に得られる構造を示している。フィールド
酸化物層１２２を形成する注入、酸化段階が、層１２２
がＳＯＩ基板表面層９９の厚さ全体を占めるように、充
分な深さ、充分な厚さを有して実行される。かくて、フ
ィールド酸化物層１２２が、同様に絶縁層である埋没層
９８にまで延びている。柱状部分１１１の下方に位置す
る層９９の部分だけが保存され、トランジスタの活性部
１２０を形成する。
【００４８】図１４は図９に対応し、短絡層の形成を示
す。この層のエッチングと柱状部分１１１のエッチング
とが、グリッドを形成するため、上述したと同じ状況下
で実行される。グリッド酸化物層１０２がエッチング停
止層を形成している。
【００４９】図１５は図１１に対応する。図１５は図１
０、図１１に対応する断面図である。図はソース領域１
５０とドレイン領域１５２との、活性部１２０に対応し
て柱状部分１１１の下方（図１４参照）に保存された層
９９の部分内への注入を示している。ソースとドレイ
ン、１５０、１５２は、第２、第３側面上に形成された
側面スペイサ１４２、１４３に自己整合されている。
【００５０】かくて、これらスペイサと上述した空間１
２４とを設けることにより、ソースとドレイン、１５
０、１５２がフィールド酸化物層１２２と直接接触する
ことはない。ソース、ドレイン領域とフィールド酸化物
層との間に、番号１７０で示された層９９の部分が存在
している。部分１７０が、漏洩電流、特に、層９９の底
を通り層９８へ向かう漏洩の危険を減少させている。
【００５１】参照文献：「ＥＰＲＯＭ（消去可能、プロ
グラム可能な読み取り専用記憶装置）、ＦＬＡＳＨ Ｅ
ＰＲＯＭ技術の現状、傾向、比較、発展」Ａ．Ｂｅｒｇ
ｅｍｏｎｔ，ＥＳＳＤＥＲＣ，Ｇｒｅｏｂｌｅ ２３回
会報，１９９３年９月： ５７５〜５８２頁。
【図面の簡単な説明】
【図１】既知のタイプのトランジスタの概略断面図、
【図２】トランジスタ上の、接触開口とソース（または
ドレイン）領域との間の整合誤差の結果を示す既知のタ
イプのトランジスタの詳細の概略断面図、
【図３】本発明の方法における、多重層を形成する第１
段階の後に得られる構造の概略断面図、
【図４】本発明の方法における、多重層の第１エッチン
グに対応する第２段階の最後に得られる構造の概略断面
図、
【図５】本発明の方法における、第３段階の間に得られ
る構造の概略断面図、
【図６】本発明の方法における、第４段階を示す構造の
概略断面図、
【図７】本発明の方法における、第４段階を示す構造の
概略断面図、
【図８】本発明の方法における、製造中のトランジスタ
の活性領域の回りに絶縁材料を堆積させることに対応す
る第５段階の後、得られる構造の概略断面図、
【図９】“短絡”材料が形成されている図６に示す構造
の概略断面図、
【図１０】前記の図の断面に垂直な断面に沿つての、グ
リッド構造のエッチングを示す図９の構造の概略断面
図、
【図１１】本発明の方法の最後に得られ、トランジスタ
のソース、ドレイン領域上の接点の形成を示すトランジ
スタの概略断面図、
【図１２】図３に対応し、本発明の第１段階の後に得ら
れ、多重層がＳＯＩタイプ基板上に形成されている構造
の概略断面図、
【図１３】図８に対応し、本発明の方法の段階を示す概
略断面図、
【図１４】図９に対応し、本発明の方法の段階を示す概
略断面図、
【図１５】図１２、図１４の断面に垂直な断面に沿つて
の、本発明の方法に従うＳＯＩタイプ基板上に得られる
トランジスタを示す概略断面図、である。
【符号の説明】
１０、１００ シリコン基板 １２ 活性領域 １４ フィールド隔離パッド １６ グリッド １８ グリッド酸化物層 ２０ 横スペイサ ２２ ソース領域 ２４ ドレイン領域 ２６ 絶縁材料層 ３０、３２ 接触開口 ３８ 連絡ライン ３４ 電気伝導材料 １０１ 多重層 １０２ グリッド酸化物層 １０４ 多結晶シリコングリッド層 １０６ 酸化シリコン層（保護層） １０８ 窒化シリコン層（保護層） １１０ 第１エッチングマスク １１１ 柱状部分 １１２ 柱状部分側面 １１６ 横スペイサ １１８ 第２保護層 １１４ 側面酸化物層 １２２ フィールド酸化物層 １２４ 空間 １３０ 絶縁層 １３４ 短絡層 １３６ 絶縁酸化物層 １３８ 第２エッチングマスク １４２、１４３ 窒化シリコンスペイサ １４４ 緩衝酸化物層 １２０ 活性領域 １５０、１５２ ソース、ドレイン １６０、１６２ 接点 １５９ 金属層 ９７ シリコン支持層 ９８ 埋没酸化シリコン層 ９９ シリコン表面層

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 基板上に自己整合接点をもつトランジス
    タの製造方法にして、 ａ） “グリッド酸化物”層（１０２）と、グリッド層
    （１０４）と、少なくとも１個の保護層（１０６、１０
    ８）とを、この順に有する多重層基板（１０１）を形成
    する段階と、 ｂ） 多重層上に、トランジスタの活性領域に対応する
    少なくとも１個のパターン（１１０）を有する第１エッ
    チングマスクを形成し、この多重層を第１マスクに従っ
    てエッチングし、グリッド酸化物層上において停止し、
    前記活性領域対応した少なくとも１個の多重層柱状部分
    （１１１）を保存する段階と、 ｃ） 柱状部分（１１１）の側面（１１２）に横スペイ
    サ（１１６）を形成し、柱状部分（１１１）と横スペイ
    サ（１１６）とによりマスクされていないシリコン基板
    の領域に、酸化を容易にするドーピング不純物を注入す
    る段階と、 ｄ） フィールド酸化物層（１２２）を形成するため、
    シリコン基板の注入された領域を局部的に酸化させ、横
    スペイサと保護層とを除去する段階と、 ｅ） 絶縁材料（１３０）の層を柱状部分の回りに堆積
    させ、該絶縁材料の層を研磨し、多重層柱状部分上で停
    止させる段階と、 ｆ） グリッドパターンをもつ第２マスク（１３８）を
    柱状部分（１１１）上に形成し、第２マスクに従って柱
    状部分（１１１）をエッチングし、グリッド酸化物層
    （１０２）上で停止させ、第２側面をもつグリッド構造
    （１４０）を形成し、活性領域を限定する第３側面を露
    出させる段階と、 ｇ） 自己整合絶縁横スペイサ（１４２、１４３）を前
    記第２、第３側面上に形成し、ソースとドレインと（１
    ５０、１５２）とを、シリコン基板内のグリッド構造
    （１４０）の各側に、また、柱状部分のエッチングによ
    りグリッド酸化物層（１０２）が露出された領域に注入
    する段階と、 ｈ） 露出されたグリッド酸化物層を除去し、ソースと
    ドレイン上に、グリッド構造物（１４０）に自己整合さ
    れた接点（１６０、１６２）を形成する段階と、を有す
    ることを特徴とする方法。
  2. 【請求項２】 請求項１に記載の方法において、段階
    ｃ）において、柱状部分の側面に横スペイサ（１１６）
    を形成する前に、これら側面上に側面酸化物層（１１
    ４）が形成され、段階ｆ）において、側面酸化物層の柱
    状部分に面する縁が、活性領域を限定する第３側面を形
    成するため露出されていることを特徴とする方法。
  3. 【請求項３】 請求項２に記載の方法において、グリッ
    ド層（１０４）が多結晶シリコン層であるため、側面酸
    化物層が、柱状部分（１１１）の側面（１１２）の表面
    酸化により形成されることを特徴とする方法。
  4. 【請求項４】 請求項１に記載の方法において、ｎタイ
    プまたはｐタイプのドーピングへ導く不純物が、段階
    ｃ）において注入されることを特徴とする方法。
  5. 【請求項５】 請求項１に記載の方法において、該方法
    がさらに、段階ｅ）の後、柱状部分（１１１）のグリッ
    ド層（１０４）と接触し、絶縁材料層（１３０）を被覆
    する“短絡”層（１３４）を形成する段階を有し、第２
    マスク（１３８）が短絡層の上方に形成され、短絡層
    （１３４）もまたグリッド構造（１４）の一部を形成す
    るために、段階ｆ）の間にエッチングされることを特徴
    とする方法。
  6. 【請求項６】 請求項５に記載の方法において、電気絶
    縁層（１３６）が短絡層（１３４）の上方に形成され、
    第２マスク（１３８）が絶縁層（１３６）の上方に形成
    され、前記電気絶縁層が短絡層（１３４）と共に、段階
    ｆ）においてエッチングされることを特徴とする方法。
  7. 【請求項７】 請求項６に記載の方法において、接点を
    形成する段階が、ソースとドレイン（１５０、１５２）
    と接触する金属層（１５９）を堆積させ、該金属層を研
    磨し、短絡層（１３４）を覆う電気絶縁層（１３６）上
    で停止させ、前記金属層を成形する段階を含むことを特
    徴とする方法。
  8. 【請求項８】 請求項１に記載の方法において、段階
    ａ）の間に、酸化シリコンの第１保護層（１０６）と、
    酸化シリコン層（１０６）を覆う窒化シリコンの第２保
    護層（１０８）とが多重層上に形成され、第２窒化シリ
    コン保護層（１０８）が段階ｄ）において除去され、第
    １保護層（１０６）が段階ｅ）において除去されること
    を特徴とする方法。
  9. 【請求項９】 請求項１に記載の方法において、固形シ
    リコン基板（１００）が使用されていることを特徴とす
    る方法。
  10. 【請求項１０】 請求項１に記載の方法において、絶縁
    物上シリコン（ＳＯＩ）タイプの基板が使用されている
    ことを特徴とする方法。
JP22518097A 1996-08-21 1997-08-21 自己整合接点をもつトランジスタの製造方法 Expired - Fee Related JP3793626B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR9610333 1996-08-21
FR9610333A FR2752644B1 (fr) 1996-08-21 1996-08-21 Procede de realisation d'un transistor a contacts auto-alignes

Publications (2)

Publication Number Publication Date
JPH1093088A true JPH1093088A (ja) 1998-04-10
JP3793626B2 JP3793626B2 (ja) 2006-07-05

Family

ID=9495142

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22518097A Expired - Fee Related JP3793626B2 (ja) 1996-08-21 1997-08-21 自己整合接点をもつトランジスタの製造方法

Country Status (6)

Country Link
US (1) US5913136A (ja)
EP (1) EP0825641B1 (ja)
JP (1) JP3793626B2 (ja)
KR (1) KR19980018844A (ja)
DE (1) DE69738558T2 (ja)
FR (1) FR2752644B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059016A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 제조방법
JP2001223356A (ja) * 1999-12-31 2001-08-17 Hynix Semiconductor Inc トランジスタ及びその製造方法
US8293601B2 (en) 2007-10-05 2012-10-23 Kabushiki Kaisha Toshiba Method of manufacturing a non-volatile semiconductor storage device

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2758907B1 (fr) * 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
KR100246602B1 (ko) * 1997-07-31 2000-03-15 정선종 모스트랜지스터및그제조방법
US6083809A (en) * 1997-10-01 2000-07-04 Texas Instruments Incorporated Oxide profile modification by reactant shunting
EP0967640A3 (en) * 1998-06-25 2000-01-05 Siemens Aktiengesellschaft Method of making a self-aligned contact
DE19837893B4 (de) * 1998-08-20 2006-09-28 Mosel Vitelic Inc. Herstellungsverfahren für ein Halbleiterelement mit einem Wolframsilizid enthaltenden Gatestapel
US6486506B1 (en) 1999-11-01 2002-11-26 Advanced Micro Devices, Inc. Flash memory with less susceptibility to charge gain and charge loss
JP2002009292A (ja) * 2000-06-22 2002-01-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
US6541327B1 (en) * 2001-01-16 2003-04-01 Chartered Semiconductor Manufacturing Ltd. Method to form self-aligned source/drain CMOS device on insulated staircase oxide
FR2821208B1 (fr) * 2001-02-21 2003-04-11 St Microelectronics Sa Procede de realisation du niveau d'interconnexion intermediaire utilisant le couple dielectrique-conducteur sur grille
TW580729B (en) * 2001-02-23 2004-03-21 Macronix Int Co Ltd Method of avoiding electron secondary injection caused by pocket implantation process
FR2839203A1 (fr) * 2002-04-26 2003-10-31 St Microelectronics Sa Zone active de circuit integre mos
UA112681C2 (uk) * 2014-10-09 2016-10-10 Товариство З Обмеженою Відповідальністю "Рза Системз" Блок живлення зі струмовим входом

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5694732A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Semiconductor substrate
JPS6158737A (ja) * 1984-08-31 1986-03-26 帝人株式会社 複層ガラスの製造方法
JPS62216246A (ja) * 1986-03-17 1987-09-22 Nippon Texas Instr Kk 半導体装置の製造方法
JPS62216268A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 半導体装置の製造方法
JPH05149993A (ja) * 1991-11-28 1993-06-15 Showa Electric Wire & Cable Co Ltd 部分放電測定方法
JPH0714916A (ja) * 1993-06-22 1995-01-17 Nec Corp Ｍｏｓ電界効果トランジスタの分離構造およびその製造 方法
DE4336869C2 (de) * 1993-10-28 2003-05-28 Gold Star Electronics Verfahren zum Herstellen eines MOS-Transistors
US5376578A (en) * 1993-12-17 1994-12-27 International Business Machines Corporation Method of fabricating a semiconductor device with raised diffusions and isolation
JPH0897202A (ja) * 1994-09-22 1996-04-12 Fujitsu Ltd 半導体装置の製造方法
KR0161731B1 (ko) * 1994-10-28 1999-02-01 김주용 반도체소자의 미세콘택 형성방법
US5773346A (en) * 1995-12-06 1998-06-30 Micron Technology, Inc. Semiconductor processing method of forming a buried contact

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010059016A (ko) * 1999-12-30 2001-07-06 박종섭 반도체소자의 제조방법
JP2001223356A (ja) * 1999-12-31 2001-08-17 Hynix Semiconductor Inc トランジスタ及びその製造方法
JP4629867B2 (ja) * 1999-12-31 2011-02-09 株式会社ハイニックスセミコンダクター トランジスタ及びその製造方法
US8293601B2 (en) 2007-10-05 2012-10-23 Kabushiki Kaisha Toshiba Method of manufacturing a non-volatile semiconductor storage device

Also Published As

Publication number Publication date
EP0825641B1 (fr) 2008-03-12
FR2752644A1 (fr) 1998-02-27
JP3793626B2 (ja) 2006-07-05
DE69738558D1 (de) 2008-04-24
FR2752644B1 (fr) 1998-10-02
KR19980018844A (ko) 1998-06-05
EP0825641A1 (fr) 1998-02-25
US5913136A (en) 1999-06-15
DE69738558T2 (de) 2009-04-02

Similar Documents

Publication Publication Date Title
JP4489968B2 (ja) Ｍｉｓトランジスタを半導体基板上に製造する方法
EP0088922B1 (en) A method of forming electrodes and wiring strips on a semiconductor device
US6635532B2 (en) Method for fabricating NOR type flash memory device
EP0724291A2 (en) Semiconductor device having an improved trench isolation and method for forming the same
US20040058508A1 (en) Dual trench isolation using single critical lithographic patterning
JPH11340461A (ja) 半導体装置及びその製造方法
JP3793626B2 (ja) 自己整合接点をもつトランジスタの製造方法
US5554554A (en) Process for fabricating two loads having different resistance levels in a common layer of polysilicon
JPH0851144A (ja) 半導体集積回路の一部の構成体及びその製造方法
JP3039978B2 (ja) 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法
US6297093B1 (en) Method of making an electrically programmable memory cell
KR20040013529A (ko) 스플릿 게이트형 플래쉬 메모리소자의 제조방법
US4504333A (en) Method of making field oxide regions
US5705440A (en) Methods of fabricating integrated circuit field effect transistors having reduced-area device isolation regions
KR20010095143A (ko) 반도체 장치와 그 제조 방법
JPH08274166A (ja) 半導体装置及びその製造方法
US6764921B2 (en) Semiconductor device and method for fabricating the same
US5576233A (en) Method for making an EEPROM with thermal oxide isolated floating gate
US6835615B2 (en) Method of manufacturing buried gate MOS semiconductor device having PIP capacitor
US20030100166A1 (en) Method for avoiding the effects of lack of uniformity in trench isolated integrated circuits
JPS6160589B2 (ja)
KR100291823B1 (ko) 반도체소자의제조방법
KR0161191B1 (ko) 반도체 소자의 제조방법
KR100486120B1 (ko) Ｍｏｓ 트랜지스터의 형성 방법
KR0171978B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060331

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060410

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees