TWI523187B - 靜電防護元件及其製造方法 - Google Patents

Description

靜電防護元件及其製造方法

本發明係有關一種靜電防護元件及其製造方法，特別是指一種降低觸發電壓之靜電防護元件及其製造方法。

第1A圖顯示一種典型的靜電防護元件100與被保護電路/元件1的電路示意圖。如第1A圖所示，靜電防護元件100與被保護電路/元件1並聯於接觸墊2與接地電位或電源供應電位之間。當靜電防護元件100與被保護電路/元件1耦接的其中一端接觸到靜電(如第1A圖中閃電符號所示意)，靜電防護元件100被觸發，而將靜電中的高電壓與高電流釋放，以避免靜電破壞被保護電路/元件1。

舉例而言，靜電防護元件100如第1B圖顯示，利用N型金屬氧化半導體(metal oxide semiconductor,MOS)元件作為靜電防護元件100。靜電防護元件100包含P型基板11、絕緣結構13、N型輕摻雜汲極14、閘極15、源極16、與汲極17。在其中一種應用中，基板11、閘極15與源極16電連接至接地電位，汲極17電連接至接觸墊2。於靜電發生時，電流I對N型輕摻雜汲極14與P型基板11接面所形成的電容充電。因此，高壓電場形成於N型輕摻雜汲極14與P型基板11之間。當靜電高電壓超過靜電防護元件100的崩潰防護電壓時，產生崩潰現象；此時靜電防護元件100中的寄生雙極性電晶體(如圖中虛線雙極性電晶體符號所示意)之基極電位上升，進而導通此寄生雙極性電晶體，而進入自我偏壓模式。當靜電高電壓(也就是汲極電壓)V達到觸發電壓後，電流(也就是汲極17流至基板11的電流)I大幅上升，如第1C圖所示。

第1C圖顯示靜電防護元件100的電壓V-電流I的特徵曲線。如圖所示，當靜電高電壓V超過觸發點後，可以釋放靜電的高電壓與 高電流。需注意的是，如第1C圖所示，靜電防護元件100的設計應根據被保護電路/元件1的需要。觸發點的觸發電壓須低於被保護電路/元件1的崩潰防護電壓，也就是說，在被保護電路/元件1發生崩潰以前，靜電防護元件100需要被觸發而釋放靜電的高電壓與高電流，以避免被保護電路/元件1發生崩潰；並且，靜電防護元件100的崩潰防護電壓(低於觸發電壓)，須高於電源供應電壓，以避免被保護電路/元件1在正常操作時，靜電防護元件100發生崩潰現象。

第1D圖顯示第1B圖中，橢圓虛線所標示的局部示意圖。如圖所示，當汲極17接觸靜電的高電壓，高電場形成於N型輕摻雜汲極14與P型基板11之間。開始發生崩潰的位置，在接近P型基板11表面的N型輕摻雜汲極14與P型基板11之間，如圖中星型符號所示意。當電路的設計需要降低觸發電壓時，此先前技術所示之靜電防護元件100受限於P型基板11其他元件的製程，只能額外增加製程步驟加以調整，且在現有元件的架構下，觸發電壓所能降低的程度有限。

有鑑於此，本發明即針對上述先前技術之不足，提出一種靜電防護元件及其製造方法，在不增加製程步驟的情況下，可降低元件之觸發電壓，加強元件的保護與應用範圍。

就其中一觀點言，本發明提供了一種靜電防護元件，形成於一半導體基板中，該半導體基板具有一上表面，該靜電防護元件包含：一P型井區，形成於該上表面下；一閘極，形成於該上表面上，且部分該P型井區位於該閘極下方；一N型源極，形成於該上表面下之該P型井區中，由上視圖視之，該N型源極位於該閘極一側之外；一N型汲極，形成於該上表面下之該P型井區中，由上視圖視之，該N型汲極位於該閘極另一側之外；其中，該閘極將該N型源極與該N型汲極分開，該閘極包括：一介電層，形成於該上表面上，與該上表面連接；一堆疊層，形成於該介電層上，用以作為該閘極電性接點；以及一間隔層，形成於該堆疊層之側壁外之該上表面上；以及一第一P型輕摻雜汲極，形成於該上表面下之該P型井區中，由上視圖視之，部分該第一P型輕摻雜汲極位於該間隔層下方。

就另一觀點言，本發明也提供了一種靜電防護元件製造方法，包含：提供一半導體基板，且該半導體基板具有一上表面；形成一P型井區於該上表面下；形成一閘極於該上表面上，且部分該P型井區位於該閘極下方；形成一N型源極於該上表面下之該P型井區中，由上視圖視之，該N型源極位於該閘極一側之外；形成一N型汲極於該上表面下之該P型井區中，由上視圖視之，該N型汲極位於該閘極另一側之外，該閘極將該N型源極與該N型汲極分開，該閘極包括：一介電層，形成於該上表面上，與該上表面連接；一堆疊層，形成於該介電層上，用以作為該閘極電性接點；以及一間隔層，形成於該堆疊層之側壁外之該上表面上；以及形成一第一P型輕摻雜汲極於該上表面下之該P型井區中，由上視圖視之，部分該第一P型輕摻雜汲極位於該間隔層下方。

在其中一種較佳的實施型態中，該第一P型輕摻雜汲極與一低壓元件中之一第二P型輕摻雜汲極，利用相同製程步驟形成。

在其中一種較佳的實施型態中，該閘極於正常操作時與一接地電位電性連接。

在其中一種較佳的實施型態中，該第一P型輕摻雜汲極由一P型輕摻雜汲極離子植入製程步驟以及一N型輕摻雜汲極離子植入製程步驟所形成，其中該P型輕摻雜汲極離子植入製程步驟係形成一低壓元件中之一第二P型輕摻雜汲極之相同製程步驟。

在其中一種較佳的實施型態中，該第一P型輕摻雜汲極之P型雜質濃度高於該P型井區之P型雜質濃度。

底下藉由具體實施例詳加說明，當更容易瞭解本發明之目的、技術內容、特點及其所達成之功效。

1‧‧‧被保護電路/元件

2‧‧‧接觸墊

11,21‧‧‧半導體基板

22‧‧‧P型井區

13,23‧‧‧絕緣結構

14,34‧‧‧N型輕摻雜汲極

15,25‧‧‧閘極

25a‧‧‧介電層

25b‧‧‧堆疊層

25c,35c,45c,55c‧‧‧間隔層

16,26‧‧‧N型源極

17,27‧‧‧N型汲極

24,44,54‧‧‧P型輕摻雜汲極

100,200,300,400,500‧‧‧靜電防護元件

211‧‧‧上表面

I‧‧‧電流

V‧‧‧電壓

第1A圖顯示先前技術之靜電防護元件100與被保護電路/元件1的電路示意圖。

第1B圖顯示先前技術之靜電防護元件100之剖視示意圖。

第1C圖顯示靜電防護元件100的電壓V-電流I的特徵曲線。

第1D圖顯示第1B圖中，虛線橢圓所標示的局部示意圖。

第2A-2F圖顯示本發明的第一個實施例。

第3A-3B圖顯示先前技術靜電防護元件的濃度分布示意圖與電壓-電流 特徵曲線。

第4A-4B圖顯示本發明的第二個實施例。

第5A-5B圖顯示本發明的第三個實施例。

本發明中的圖式均屬示意，主要意在表示製程步驟以及各層之間之上下次序關係，至於形狀、厚度與寬度則並未依照比例繪製。

請參閱第2A-2F圖，顯示本發明第一個實施例，本實施例顯示靜電防護元件200的製作流程剖面示意圖。如第2A圖所示，首先提供半導體基板21，其例如但不限於為矽基板，當然亦可以為具有絕緣層的SOI基板，或是其他半導體基板；其中，半導體基板21具有上表面211。接著於半導體基板21中上表面211下形成P型井區22，並於上表面211上形成絕緣結構23。其中，絕緣結構23例如為圖示之區域氧化(local oxidation of silicon,LOCOS)結構，但亦可為其他形式的隔離結構，如淺溝槽絕緣(shallow trench isolation,STI)結構。接著請參閱第2B圖，於上表面211上形成閘極25部分結構，首先形成介電層25a與上表面211連接；接著形成堆疊層25b於介電層25a上，用以作為閘極25電性接點。

接下來請參閱第2C圖，利用絕緣結構23與堆疊層25b為遮罩，將P型雜質摻雜至半導體基板21中，以形成分別位於堆疊層25b兩側之二P型輕摻雜汲極24，其中，可利用但不限於離子植入技術，將P型雜質，以加速離子的形式，如本圖中虛線箭號24a所示意，植入半導體基板21中，以形成P型輕摻雜汲極24於P型井區22中。

再接著請參閱第2D圖，於介電層25a與堆疊層25b外側，利用但不限於薄膜沉積技術，沉積形成間隔層25C，並以自我對準蝕刻技術形成閘極25。其中，閘極25形成於上表面211上，且部分P型井區22位 於閘極25下方，且部分P型輕摻雜汲極24位於間隔層25c下方。

再接下來請參閱第2E圖，利用絕緣結構23與閘極25為遮罩，或由微影技術定義範圍，將N型雜質摻雜至基板21中，以形成位於基板21上表面211下閘極25下方之外部，分別與二P型輕摻雜汲極24連接之N型源極26與N型汲極27，其中，N型源極26與N型汲極27分別位於閘極25一側與另一側之外；其中，可利用但不限於離子植入技術，將N型雜質，以加速離子的形式，如本圖中虛線箭號26a所示意，植入基板21中，以形成N型源極26與N型汲極27。

而當本實施例之靜電防護元件200整合於其他低壓元件製程、且該低壓元件亦具有P型輕摻雜汲極時，此時更可利用形成該低壓元件P型輕摻雜汲極之雜質摻雜製程來完成靜電防護元件200之P型輕摻雜汲極24，而不需要另外新增光罩或製程步驟，以降低製造成本。

第2F圖顯示第2E圖中，橢圓虛線所標示的局部示意圖。在其中一種應用中，基板21、閘極25與源極26電連接至接地電位，汲極27電連接至接觸墊(未示出)。當汲極27接觸靜電的高電壓時，與先前技術不同，以本實施例為例，靜電的高電場形成於P型輕摻雜汲極24與N型汲極27之間。開始發生崩潰的位置，在接近上表面211的P型輕摻雜汲極24與N型汲極27之間，如圖中星型符號所示意。當電路的設計需要降低觸發電壓時，應用本發明，可利用P型基板21中其他元件的P型輕摻雜汲極製程，不需要額外增加製程步驟，且在現有元件的架構下，大幅降低觸發電壓。這是因為在先前技術中，靜電防護元件發生崩潰，進而達於觸發點而引發釋放靜電程序的位置，在N型輕摻雜汲極與P型基板之間，而在本發明中，靜電防護元件發生崩潰，進而達於觸發點而引發釋放靜電程序的位置，在P型輕摻雜汲極與N型汲極之間。在先前技術中，發生崩潰的位置，其PN接面周圍的雜質濃度相對較低，因此其崩潰防護電壓較高；而在本發明中，發生崩潰的位置，其PN接面周圍的雜質濃度相對較高，因此其崩潰防護電壓較低。比較本實施例靜電防護元件200與先前技術靜電防護元件100，P型輕摻雜汲極24之P型雜質濃度高於P型井區22之P型雜質濃度，更高於先前技術中之P型半導體基板11之P型雜質濃度；而N型汲極27 之N型雜質濃度高於先前技術N型輕摻雜汲極14之N型雜質濃度。

第3A-3B圖分別顯示先前技術靜電防護元件300的濃度分布示意圖與電壓-電流特徵曲線。如第3A圖所示，靜電防護元件300中，間隔層35C下方為N型輕摻雜汲極34。第3B圖模擬示出靜電防護元件300的電壓-電流特徵曲線，其觸發點電壓約為13V。

第4A-4B圖顯示本發明第二個實施例，分別顯示本實施例靜電防護元件400的濃度分布示意圖與電壓-電流特徵曲線。如第4A圖所示，靜電防護元件400中，間隔層45C下方為P型輕摻雜汲極44，其例如由一P型輕摻雜汲極離子植入製程步驟以及一N型輕摻雜汲極離子植入製程步驟所形成，其中P型輕摻雜汲極離子植入製程步驟係形成於相同基板中，一低壓元件中之P型輕摻雜汲極之相同製程步驟。第4B圖模擬示出本實施例靜電防護元件400的電壓-電流特徵曲線，其觸發點電壓約為11V。

第5A-5B圖顯示本發明第三個實施例，分別顯示本實施例靜電防護元件500的濃度分布示意圖與電壓-電流特徵曲線。如第5A圖所示，靜電防護元件500中，間隔層55C下方為P型輕摻雜汲極54，其例如由一P型輕摻雜汲極離子植入製程步驟所形成，其中P型輕摻雜汲極離子植入製程步驟例如為形成於相同基板中，一低壓元件中之P型輕摻雜汲極之相同製程步驟。第5B圖模擬示出本實施例靜電防護元件500的電壓-電流特徵曲線，其觸發點電壓約為10V。

以上已針對較佳實施例來說明本發明，唯以上所述者，僅係為使熟悉本技術者易於了解本發明的內容而已，並非用來限定本發明之權利範圍。在本發明之相同精神下，熟悉本技術者可以思及各種等效變化。例如，在不影響元件主要的特性下，可加入其他製程步驟或結構，如深井區等；又如，微影技術並不限於光罩技術，亦可包含電子束微影技術；又如，P型輕摻雜汲極整合於其他元件製程時，不限於利用其他元件之P型輕摻雜汲極光罩與製程，當然也可以利用一專用於P型輕摻雜汲極之光罩與製程。本發明的範圍應涵蓋上述及其他所有等效變化。

21‧‧‧半導體基板

22‧‧‧P型井區

23‧‧‧絕緣結構

24‧‧‧P型輕摻雜汲極

25‧‧‧閘極

25a‧‧‧介電層

25b‧‧‧堆疊層

25c‧‧‧間隔層

26‧‧‧N型源極

27‧‧‧N型汲極

200‧‧‧靜電防護元件

Claims (10)

1. 一種靜電防護元件，形成於一半導體基板中，該半導體基板具有一上表面，該靜電防護元件包含：一P型井區，形成於該上表面下；一閘極，形成於該上表面上，且部分該P型井區位於該閘極下方；一N型源極，形成於該上表面下之該P型井區中，由上視圖視之，該N型源極位於該閘極一側之外；一N型汲極，形成於該上表面下之該P型井區中，由上視圖視之，該N型汲極位於該閘極另一側之外；其中，該閘極將該N型源極與該N型汲極分開，該閘極包括：一介電層，形成於該上表面上，與該上表面連接；一堆疊層，形成於該介電層上，用以作為該閘極電性接點；以及一間隔層，形成於該堆疊層之側壁外之該上表面上；以及一第一P型輕摻雜汲極，形成於該上表面下之該P型井區中，由上視圖視之，部分該第一P型輕摻雜汲極位於該間隔層下方；其中該第一P型輕摻雜汲極與該N型汲極形成一PN接面，該PN接面為該靜電防護元件接觸靜電的電壓時，開始發生崩潰的位置，以觸發該靜電防護元件而引發釋放靜電程序。
2. 如申請專利範圍第1項所述之靜電防護元件，其中該第一P型輕摻雜汲極與一低壓元件中之一第二P型輕摻雜汲極，利用相同製程步驟形成。
3. 如申請專利範圍第1項所述之靜電防護元件，其中該閘極於正常操作時與一接地電位電性連接。
4. 如申請專利範圍第1項所述之靜電防護元件，其中該第一P型輕摻雜汲極由一P型輕摻雜汲極離子植入製程步驟以及一N型輕摻雜汲極離子植入製程步驟所形成，其中該P型輕摻雜汲極離子植入製程步驟係形成一低壓元件中之一第二P型輕摻雜汲極之相同製程步驟。
5. 如申請專利範圍第1項所述之靜電防護元件，其中該第一P型輕摻雜汲極之P型雜質濃度高於該P型井區之P型雜質濃度。
6. 一種靜電防護元件製造方法，包含： 提供一半導體基板，且該半導體基板具有一上表面；形成一P型井區於該上表面下；形成一閘極於該上表面上，且部分該P型井區位於該閘極下方；形成一N型源極於該上表面下之該P型井區中，由上視圖視之，該N型源極位於該閘極一側之外；形成一N型汲極於該上表面下之該P型井區中，由上視圖視之，該N型汲極位於該閘極另一側之外，該閘極將該N型源極與該N型汲極分開，該閘極包括：一介電層，形成於該上表面上，與該上表面連接；一堆疊層，形成於該介電層上，用以作為該閘極電性接點；以及一間隔層，形成於該堆疊層之側壁外之該上表面上；以及形成一第一P型輕摻雜汲極於該上表面下之該P型井區中，由上視圖視之，部分該第一P型輕摻雜汲極位於該間隔層下方；其中該第一P型輕摻雜汲極與該N型汲極形成一PN接面，該PN接面為該靜電防護元件接觸靜電的電壓時，開始發生崩潰的位置，以觸發該靜電防護元件而引發釋放靜電程序。
7. 如申請專利範圍第6項所述之靜電防護元件製造方法，其中該第一P型輕摻雜汲極與一低壓元件中之一第二P型輕摻雜汲極，利用相同製程步驟形成。
8. 如申請專利範圍第6項所述之靜電防護元件製造方法，其中該閘極於正常操作時與一接地電位電性連接。
9. 如申請專利範圍第6項所述之靜電防護元件製造方法，其中該第一P型輕摻雜汲極由一P型輕摻雜汲極離子植入製程步驟以及一N型輕摻雜汲極離子植入製程步驟所形成，其中該P型輕摻雜汲極離子植入製程步驟係形成一低壓元件中之一第二P型輕摻雜汲極之相同製程步驟。
10. 如申請專利範圍第6項所述之靜電防護元件製造方法，其中該第一P型輕摻雜汲極之P型雜質濃度高於該P型井區之P型雜質濃度。