TWI524497B - 靜電放電保護結構與靜電放電保護電路 - Google Patents

Description

靜電放電保護結構與靜電放電保護電路

本發明是有關於一種半導體元件及由半導體元件構成的電路，且特別是有關於靜電放電保護結構與靜電放電保護電路。

靜電放電(electrostatic discharge，ESD)是電荷在非導體或未接地的導體上累積後，經由放電路徑，在短時間內快速移動(放電)的現象。靜電放電會損害由積體電路之元件構成的電路。舉例而言，人體、封裝積體電路的機器或測試積體電路的儀器都是常見的帶電體，當前述帶電體與晶片接觸時，即有可能向晶片放電。靜電放電的瞬間功率可能造成晶片中的積體電路損壞或失效。

習知的靜電放電保護裝置常利用靜電放電箝制電路(ESD clamp)來建構；或者利用矽控整流器(silicon controlled rectifier，SCR)，在不設置靜電放電箝制電路的狀況下，建構靜電放電保護裝置。目前，矽控整流器技術面對的問題包括啟動電壓(triggering voltage，V_t)過高和維持電壓(holding voltage，V_h)過低。過高的啟動電壓(triggering voltage，V_t)，矽控整流器較難觸發，導致經常發生在其啟動前所屬電路 中的元件就已經損壞的現象；過低的維持電壓，則會造成矽控整流器啟動之後，矽控整流器易受操作雜訊的影響而開啟，而發生所屬電路的閉鎖(latch-up)現象。

本發明提供一種靜電放電保護結構和靜電放電保護電路，可以提高靜電放電保護結構的維持電壓V_h。

本發明的靜電放電保護結構包括位於基底中且相鄰的第一和第二井區；位於第一井區中的第一和第二摻雜區；位於第二井區中的第四和第五摻雜區；以及延伸於第一和第二井區中的第三摻雜區。第一井區以及第一、第三和第四摻雜區為第一導電型。第二井區以及第二和第五摻雜區為第二導電型。第二摻雜區位於第一與第三摻雜區之間，與第一摻雜區形成二極體，與第一井區以及第二井區形成與二極體電性連接的第一雙極接面電晶體，且其上無接觸窗。第四摻雜區位於第三摻雜區與第五摻雜區之間，與第二井區以及第一井區形成第二雙極接面電晶體。

在一實施例中，第一導電型為N型，第二導電型為P型，第一電極為陽極，第二電極為陰極。

在一實施例中，第一導電型為P型，第二導電型為N型，第一電極為陰極，第二電極為陽極。

在一實施例中，靜電放電保護結構更包括閘極結構，位於第三摻雜區與第四摻雜區之間的第二井區上，且閘極結構電性連接第二電極。

在一實施例中，靜電放電保護結構更包括隔離結構，位於第三摻雜區與第四摻雜區之間的第二井區中。

在一實施例中，隔離結構為局部區域氧化層(FOX)或淺溝渠 隔離結構(STI)。

在一實施例中，第一摻雜區與第二摻雜區接觸。

在一實施例中，第一摻雜區與第二摻雜區之間有一距離。此距離例如為0.01μm至1μm。

本發明的靜電放電保護電路包括第一雙極接面電晶體、第二雙極接面電晶體、第一電阻、第二電阻和二極體。第一雙極接面電晶體的射極耦接至靜電放電保護電路的第一電極，其基極經第一電阻耦接至靜電放電保護電路的第一電極，其集極經第二電阻耦接至靜電放電保護電路的第二電極。第二雙極接面電晶體的基極耦接至第一雙極接面電晶體的集極，其射極耦接至靜電放電保護電路的第二電極，集極經第一電阻耦接至靜電放電保護電路的第一電極。二極體設置在第一雙極接面電晶體的射極與靜電放電保護電路的第一電極之間。

在一實施例中，第一雙極接面電晶體為PNP電晶體；第二雙極接面電晶體為NPN電晶體；第一電極為陽極；第二電極為陰極，二極體的正極耦接至第一雙極接面電晶體的射極且二極體的負極耦接至靜電放電保護電路的第一電極。

在一實施例中，第一雙極接面電晶體為NPN電晶體；第二雙極接面電晶體為PNP電晶體；第一電極為陰極；第二電極為陽極，且二極體的負極耦接至第一雙極接面電晶體的射極且二極體的正極耦接至靜電放電保護電路的第一電極。

本發明的靜電放電保護電路包括陽極、陰極、第一雙極接面電晶體、第二雙極接面電晶體、第一電阻、第二電阻和二極體。第一雙極接面電晶體的射極耦接至靜電放電保護電路的陽極，其基極經第一電阻耦接至靜電放電保護電路的陽極，其集極經第二電阻耦接至靜電放電保 護電路的陰極。第二雙極接面電晶體的基極耦接至第一雙極接面電晶體的集極，其射極耦接至靜電放電保護電路的陰極，且第二雙極接面電晶體的集極經第一電阻耦接至靜電放電保護電路的陽極。二極體設置在第一雙極接面電晶體的射極與靜電放電保護電路的陽極之間，使二極體的正極耦接至第一雙極接面電晶體的射極且負極耦接至靜電放電保護電路的陽極；或者二極體設置在第二雙極接面電晶體的射極與靜電放電保護電路的陰極之間，使二極體的正極耦接至靜電放電保護電路的陰極且負極耦接至第二雙極接面電晶體的射極。

在一實施例中，第一雙極接面電晶體為PNP電晶體；第二雙極接面電晶體為NPN電晶體。

基於上述，本發明提供一種靜電放電保護結構和靜電放電保護電路。藉由僅將接觸窗配置在第一摻雜區上，可以提高靜電放電保護結構的維持電壓V_h，可以避免靜電放電保護結構受雜訊影響而造成所屬電路的閉鎖現象。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

10a、10B、10C、20A、20B、20C、30‧‧‧靜電放電保護結構

100、200、300‧‧‧基底

102、104‧‧‧井區

106‧‧‧第一摻雜區

108‧‧‧第二摻雜區

110‧‧‧第三摻雜區

112‧‧‧第四摻雜區

114‧‧‧第五摻雜區

116、118‧‧‧電極

116a、116b、118a、118b、118c‧‧‧接觸窗

120‧‧‧閘極結構

122‧‧‧閘極

124‧‧‧間隙壁

126‧‧‧閘介電層

130、140‧‧‧隔離結構

Q20、Q22‧‧‧電晶體

D2、D3‧‧‧二極體

S‧‧‧距離

圖1A至圖1C分別是本發明的第一實施例三種靜電放電保護結構的剖面示意圖。

圖1D至圖1F分別是本發明的第二實施例三種靜電放電保護結構的剖面示意圖。

圖1G是本發明的第三實施例之靜電放電保護結構的剖面示意圖。

圖2A是本發明一種靜電放電保護電路圖。

圖2B是本發明另一種靜電放電保護電路圖。

圖3A是透過二維模擬例1和例2的靜電放電保護結構的陽極電流電壓關係示意圖。

圖3B和圖3C是根據前述例1和例2之模擬實驗得到的電流密度示意圖。

圖4A和圖4B是例1和例2之模擬實驗得到的電位分布示意圖。

圖4C是例1和例2在距離基底表面0.05μm處的電位分布圖。

圖5是例1至3之模擬實驗得到的靜電放電保護結構的陽極電流電壓關係示意圖。

圖6是元件1和元件2實測得到的陽極電流電壓關係示意圖。

圖1A是本發明的第一實施例的靜電放電保護結構的剖面示意圖。

請先參照圖1A，第一實施例的靜電放電保護結構10A位於基底100中，包括井區102、井區104、第一摻雜區106、第二摻雜區108、第三摻雜區110、第四摻雜區112和第五摻雜區114。井區102、第一摻雜區106、第三摻雜區110和第四摻雜區112為第一導電型，而井區104、第二摻雜區108和第五摻雜區114為第二導電型。在本實施例中，第一導電型為N型，第二導電型為P型；此時，井區102為N型井區，第一摻雜區106、第三摻雜區110和第四摻雜區112為N型摻雜區；而井區104為P型井區，第二摻雜區108和第五摻雜區114為P型摻雜區。為了清楚描述本實施例，圖1A中以文字標示各區域的導電類型，NW和PW分 別代表N型井區和P型井區，「+」號表示摻雜濃度較高的區域。然而，本發明並不以圖1A中標示的導電類型為限。在其他實施例中，井區102也可以是P型井區，於此同時，井區104為N型井區，第一摻雜區106、第三摻雜區110和第四摻雜區112是P型摻雜區，第二摻雜區108和第五摻雜區114為N型摻雜區。不同導電類型的摻雜區可以透過對基底100進行摻質不同的摻雜製程來得到。舉例來說，可以藉由離子植入法將磷或砷植入基底100中，以形成N型摻雜區。也可以將硼或三氟化硼(BF₃)植入基底100中以形成P型摻雜區。至於摻質的植入能量、植入深度及濃度，可以根據現有的技術知識，考慮所欲達到的電性而加以調整。這些製程手段是所屬技術領域中具有通常知識者所熟知的，在此不再贅述。

井區102和井區104在基底100中相鄰配置。第一摻雜區106和第二摻雜區108位於井區102中。第四摻雜區112和第五摻雜區114位於井區104中。至於第三摻雜區110則位於井區102中，並延伸至井區104中。第二摻雜區108位於第一摻雜區106和第三摻雜區110之間。第四摻雜區112位於第三摻雜區110和第五摻雜區114之間。從圖1A來看，第一摻雜區106和第三摻雜區110是由第二摻雜區108分隔的區域。然而，應該理解的是，如果從靜電放電保護結構的上方往下觀察，第一摻雜區106和第三摻雜區110既可以互不接觸，也可以延伸而相接，從而環繞第二摻雜區108。此外，第四摻雜區112和第五摻雜區114可以由隔離結構130分隔。隔離結構130可以含有絕緣材料，例如氧化矽。隔離結構130可以是局部區域氧化層(FOX)或淺溝渠隔離結構(STI)。

本實施例的靜電放電保護結構還包括電極116和電極118。當各摻雜區的導電類型如圖1A所標示時，電極116為靜電放電保護結構的陽極，而電極118為靜電放電保護結構的陰極。在靜電放電保護結構10A 中，第一摻雜區106透過接觸窗116a與電極116電性連接；第四摻雜區112與第五摻雜區114分別透過接觸窗118a與接觸窗118b與電極118電性連接，但第二摻雜區108不與電極116電性連接。

接觸窗116a、118a與118b的材料可以是導體。此外，接觸窗116a、118a與118b的結構可以包括阻障層與主導電層。阻障層例如是Ti與TiN的複合層、Ta與TaN的複合層或其任意組合；主導電層例如是鎢層、銅層或鋁層。電極116與電極118含有導電材料，其結構也可以是阻障層加上主導電層。在接觸窗116a、118a和118b與其下方的第一摻雜區108、第四摻雜區112和第五摻雜區114之間可選擇性設有金屬矽化物層以確保低接觸電阻及歐姆接觸。

此外，本實施例的靜電放電保護結構還可以包括閘極結構120。閘極結構120位於第三摻雜區110與第四摻雜區112之間的井區104上方。閘極結構120例如是包括閘介電層124和閘極122。閘介電層124的材料也可以是絕緣體，例如氧化矽或介電常數大於4的高介電常數材料。閘極122的材料可以是導體，例如金屬或摻雜多晶矽。閘極結構120還可包括間隙壁126，其材料可以是絕緣體，例如氧化矽。透過接觸窗118c，閘極結構120和電極118電性連接。閘極結構120的設置可以進一步降低矽控整流器的啟動電壓。

在上述的實施例中，第三摻雜區110和第四摻雜區112的井區104上具有閘極結構120。然而，就本發明而言，閘極結構120是一種可選擇的輔助結構。在另一實施例中，第三摻雜區110和第四摻雜區112是由隔離結構140分隔，如圖1B所示。隔離結構130可以含有絕緣材料，例如氧化矽。隔離結構140可以是局部區域氧化層(FOX)或淺溝渠隔離結構(STI)。在又一實施例中，第三摻雜區110和第四摻雜區112是由基 底100(井區104)隔開，沒有配置其他結構，如圖1C所示。

請參照圖1A，第二摻雜區108、井區102和井區104形成雙極接面電晶體(bipolar junction transistor，BJT)Q20。井區102、井區104和第四摻雜區112形成雙極接面電晶體Q22。進一步說，若電流由靜電放電保護結構10A、10B或10C的電極(陽極)116流入，由電極(陰極)118流出，則該電流將依序流經第一摻雜區106、第二摻雜區108、井區102、井區104和第四摻雜區112，N+/P⁺/N/P/N⁺疊層結構即構成矽控整流器(silicon controlled rectifier，SCR)。

將摻雜濃度高於井區的第三摻雜區110配置於井區102和井區104中，相當於在靜電放電保護電路中置入一個逆向二極體(由第三摻雜區110和P型的井區104構成)，可以降低上述矽控整流器的啟動電壓，例如降低至約11-12V，使其更適於靜電放電保護的目的。

此外，由於第二摻雜區108上沒有接觸窗，不會與電極(陽極)116電性連接，因此，電流無法直接從電極(陽極)116流至第二摻雜區108。反之，電流必須先從電極(陽極)116流入第一摻雜區106，再從第一摻雜區106流入第二摻雜區108。其結果相當於在靜電放電保護結構的等效電路中置入了一個逆向二極體D2(第一摻雜區106與第二摻雜區108)。這個逆向二極體D2的置入雖會略微提高靜電放電保護結構的啟動電壓(因為啟動時需要多克服一個二極體的跨壓)，但可以大幅提升靜電放電保護結構的維持電壓，例如提升約5-6V(二極體D2的崩潰電壓)，使其不易發生閉鎖現象。

上述第一實施例的靜電放電保護電路結構10A、10B、10C的等效電路圖如圖2A與圖2B所示。具體地說，當第一實施例的靜電放電保護電路結構的井區102為N型井區，第一摻雜區106、第三摻雜區110 和第四摻雜區112為N型摻雜區；而井區104為P型井區，第二摻雜區108和第五摻雜區114為P型摻雜區；電極116為陽極；電極118為陰極時，靜電放電保護電路結構的等效電路圖如圖2A所示。

請參照圖1A與圖2A，圖2A的靜電放電保護電路包括兩個雙極接面電晶體PNP以及NPN，其中PNP電晶體對應圖1A的電晶體Q20，而NPN電晶體對應電晶體Q22。靜電放電保護電路的陽極和陰極，分別對應圖1A的電極116和電極118。靜電放電保護電路的N⁺/P⁺二極體則對應圖1A的二極體D2。電阻R₁和電阻R₂分別代表井區102和井區104貢獻的阻值。靜電放電保護電路的PNP電晶體的射極(E)透過N⁺/P⁺二極體耦接至陽極，基極(B)透過電阻R₁耦接至陽極，集極(C)透過電阻R₂耦接至陰極。NPN電晶體的射極耦接至陰極，基極透過電阻R₂耦接至陰極，集極透過電阻R₁耦接至陽極。此外，PNP電晶體的基極和NPN電晶體的集極電性連接，PNP電晶體的集極又和NPN電晶體的基極電性連接。電流由靜電放電保護結構的陽極電極116流入，經由N⁺/P⁺二極體、PNP以及NPN組成的矽控整流器，再由陰極電極118流出。相較於沒有N⁺/P⁺二極體的情況，N⁺/P⁺二極體的置入雖會略微提高靜電放電保護結構的啟動電壓(因為啟動時需要多克服一個二極體的跨壓)，但可以大幅提升靜電放電保護結構的維持電壓，例如提升約5-6V(二極體D2的崩潰電壓)，使其不易受雜訊的干擾。

當第一實施例的靜電放電保護電路結構10A、10B、10C的井區102為P型井區，第一摻雜區106、第三摻雜區110和第四摻雜區112為P型摻雜區；而井區104為N型井區，第二摻雜區108和第五摻雜區114為N型摻雜區；電極116為陰極；電極118為陽極時，靜電放電保護電路結構的等效電路圖如圖2B所示。

請參照圖2B，靜電放電保護電路包括陽極、陰極以及兩個雙極接面電晶體，其中NPN電晶體的射極透過N⁺/P⁺二極體耦接至陰極，基極透過電阻R₁耦接至陰極，集極透過電阻R₂耦接至陽極。PNP電晶體的射極耦接至陽極，基極透過電阻R₂耦接至陽極，集極透過電阻R₁耦接至陰極。此外，PNP電晶體的基極和NPN電晶體的集極電性連接，PNP電晶體的集極又和NPN電晶體的基極電性連接。

比較圖2A與圖2B可以發現，兩者的差異僅在於二極體在電路中的設置位置。亦即，二極體可以設置在PNP電晶體的射極與靜電放電保護電路的陽極之間，且二極體的正極耦接至PNP電晶體的射極，負極耦接至靜電放電保護電路的陽極，如圖2A。或者，二極體也可以設置在該NPN雙極接面電晶體的射極與靜電放電保護電路的陰極之間，且二極體的正極耦接至靜電放電保護電路的陰極，負極耦接至NPN電晶體的射極，如圖2B。

圖1D至圖1F分別是本發明的第二實施例三種靜電放電保護結構的剖面示意圖。

請參照圖1D至圖1F，本發明第二實施例的靜電放電保護結構20A、20B、20C與第一實施例的靜電放電保護結構10A、10B、10C非常相似，相異之處在於，第一實施例中的第二摻雜區108和第一摻雜區106直接接觸，而在第二實施例中，第一摻雜區106和第二摻雜區108之間存在一距離S。在一實施例中，距離S的範圍例如是0.01μm至1μm。

請參照圖1D至圖1F所繪的等效電路，第二實施例的靜電放電保護電路與第一實施例相同。不過，在第一實施例中，等效電路內的逆向二極體D2是由N⁺區(第一摻雜區106)和P⁺區(第二摻雜區108)形成。在第二實施例中，若S夠大，逆向二極體D3則可能由N型的井區 102和P⁺區(第二摻雜區108)形成。其結果是逆向二極體D3的跨壓變得更大。即使逆向二極體D3仍然由第一摻雜區106和第二摻雜區108形成，距離S的存在仍然可以提高二極體D3的跨壓。這種設計可以進一步提高V_t和V_h。換言之，根據第二實施例，可以透過調整距離S來改變靜電放電保護電路的V_t和V_h，以視應用所需，獲得想要的電性。

圖1G是本發明的第三實施例之靜電放電保護結構的剖面示意圖。

請參照圖1G，本發明第三實施例的靜電放電保護結構30與第一實施例的靜電放電保護結構10A、10B、10C相似，差異之處在於，第一實施例中第二摻雜區108不與電極116電性連接，但在第三實施例中第二摻雜區108透過接觸窗116b與電極116電性連接。電流由靜電放電保護結構30的電極116流入，直接依序流經第二摻雜區108、井區102、井區104和第四摻雜區112，這個P⁺/N/P/N⁺疊層結構即構成矽控整流器(silicon controlled rectifier，SCR)，再由電極118流出。由於電流不會經由第一摻雜區106再流入第二摻雜區108，因此，其相較於第一實施例少了逆向二極體D2(第一摻雜區106與第二摻雜區108)。第三實施例之靜電放電保護結構30缺乏第一實施例之靜電放電保護結構10A、10B、10C的逆向二極體D2可以降低靜電放電保護結構的啟動電壓(因為啟動時需要多克服一個二極體的跨壓)。

以下將透過模擬和實測，證實本發明的靜電放電保護結構和靜電放電保護電路的效果。

〈實驗〉

圖3A是透過二維TCAD(technology computer-aided design)模擬例1和例2的靜電放電保護結構的陽極電流電壓關係示意圖，其中例1 對應第三實施例(圖1G)的靜電放電保護結構，例2對應第一實施例(圖1A)的靜電放電保護結構。表1記載了例1和例2的V_t和V_h的模擬結果。

參照圖3A和表1，可以看到，相較於例1，例2的靜電放電保護結構的啟動電壓V_t稍高(差值約3V)，而維持電壓V_h則高出約6V。這意謂著例2的靜電放電保護結構雖然稍難啟動，但在啟動之後可以維持良好的穩定性，不容易因為操作雜訊而造成電路閉鎖現象。

圖3B和圖3C分別是根據例1和例2在電流密度為1e^-5、1e^-4、1e^-3(A/μm)得到的電流密度分布示意圖。

參照圖3B，在例1中，陽極電性連接P⁺區和N⁺區，此時在這兩個區域之間流動的電流相對很少。而在例2中，陽極僅電性連接N⁺區，流入P⁺區的電子勢必要先流入N⁺區才能流入陽極，這造成N⁺區和P⁺區之間的電流密度很高，例如，請見圖3C最下方的部分，N⁺區和P⁺區之間的橘色區塊顯示其電流密度高於其他區域，證實了電流主要沿此路徑流動。

圖4A和圖4B是例1和例2的靜電放電保護結構的電位分布圖。圖4C是例1和例2在距離基底表面0.05μm處的電位分布圖。

從圖4A的例1可以看出，在陽極同時連接P⁺區和N⁺區時，這兩個區域之間的電位差異很小，這和電流甚少在這兩個區域之間流動的前述實驗結果相符。在圖4B中，陽極僅連接N⁺區，P⁺區和N⁺區的壓差 顯著地上升了，這也和電流集中在這兩個區域之間的前述模擬結果相符。此差異也呈現在圖4C。在圖4C中，X軸表示以閘極中央為0點，沿著N+/P+二極體的方向為正向距離。從圖4C一樣可以看出，在例1中，P⁺區和N⁺區的電位相差不遠，而例2的P⁺區和N⁺區則有顯著的電位差。

針對第一摻雜區和第二摻雜區之間存在距離S的實施例(亦即，對應圖1D的第二實施例)亦進行模擬實驗，其結果呈現於圖5和表1。

在圖5中，分別表示例2(距離S=0μm)、例3(距離S=0.05μm)和例4(距離S=0.1μm)的三條曲線。其中，例2的距離S=0μm表示對應圖1A的第一摻雜區和第二摻雜區直接接觸。例3的距離S=0.05μm表示對應圖1D的第一摻雜區和第二摻雜區的距離S=0.05μm。例4的距離S=0.1μm表示對應圖1D的第一摻雜區和第二摻雜區距離S=0.1μm。

由圖5和表1的結果可以得知，隨著第一摻雜區和第二摻雜區之間的距離S增長，V_h和V_t均會隨之變大，因此，可以透過調整距離S來調整靜電放電保護結構的V_h和V_t，以滿足元件使用需求。

圖6和表2呈現兩種元件的電性實測結果，其中元件1是根據第三實施例製成，元件2是根據第一實施例製成。

請參照圖6和表2，雖然元件2在其電路中置入了一個逆向的二極體，但其具有與元件1相當的啟動電壓V_t，且元件2的維持電壓V_h 卻高出元件1很多。此外，元件1和元件2均能滿足人體模型(human body model，HBM)5kV，機器模型(machine model，MM)350V的ESD規格。

綜合以上所述，本發明實施例提供一種靜電放電保護結構和靜電放電保護電路。藉由配置一個跨越相鄰的第一導電型井區和第二導電型井區的摻雜區(即第三摻雜區)，可以降低靜電放電保護結構的啟動電壓V_t。此外，藉由僅設置在第一摻雜區上的接觸窗電性連接電極，而第二摻雜區上不設置接觸窗，使得電流先流經第一摻雜區再流經第二摻雜區，則可以提高靜電放電保護結構的維持電壓V_h。再者，藉由改變第一摻雜區和第二摻雜區之間的距離S，可以微調啟動電壓V_t和維持電壓V_h，使靜電放電保護結構得以滿足特別的設計需求(例如在較高的操作電壓下運作)。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10A‧‧‧靜電放電保護結構

100‧‧‧基底

102、104‧‧‧井區

106‧‧‧第一摻雜區

108‧‧‧第二摻雜區

110‧‧‧第三摻雜區

112‧‧‧第四摻雜區

114‧‧‧第五摻雜區

116、118‧‧‧電極

116a、118a、118b、118c‧‧‧接觸窗

120‧‧‧閘極結構

122‧‧‧閘極

124‧‧‧閘介電層

126‧‧‧間隙壁

130‧‧‧隔離結構

D2‧‧‧二極體

Q20、Q22‧‧‧電晶體

Claims (14)

1. 一種靜電放電保護結構，包括：第一井區，具有第一導電型，位於基底中；第二井區，具有第二導電型，位於該基底中，與該第一井區相鄰；第一摻雜區，具有該第一導電型，位於該第一井區中；第二摻雜區，具有該第二導電型，位於該第一井區中，該第二摻雜區與該第一摻雜區之間形成二極體，且該第二摻雜區、該第一井區以及該第二井區形成第一雙極接面電晶體，與該二極體電性連接；第三摻雜區，具有該第一導電型，位於該第一井區中並延伸至該第二井區中，該第二摻雜區位於該第一摻雜區與該第三摻雜區之間；第四摻雜區，具有該第一導電型，位於該第二井區中，該第四摻雜區、該第二井區以及該第一井區形成第二雙極接面電晶體；以及第五摻雜區，具有該第二導電型，位於該第二井區中，其中該第四摻雜區位於該第三摻雜區與該第五摻雜區之間，其中該第一摻雜區電性連接該靜電放電保護結構的第一電極，該第四摻雜區與該第五摻雜區電性連接該靜電放電保護結構的第二電極，該第二摻雜區上無接觸窗。
2. 如申請專利範圍第1項所述之靜電放電保護結構，其中該第一導電型為N型，該第二導電型為P型，該第一電極為陽極，該第二電極為陰極。
3. 如申請專利範圍第1項所述之靜電放電保護結構，其中該第一導電型為P型，該第二導電型為N型，該第一電極為陰極，該第二電極為陽極。
4. 如申請專利範圍第1項所述之靜電放電保護結構，更包括閘極結 構，位於該第三摻雜區與該第四摻雜區之間的該第二井區上，且該閘極結構電性連接該第二電極。
5. 如申請專利範圍第1項所述之靜電放電保護結構，更包括隔離結構，位於該第三摻雜區與該第四摻雜區之間的該第二井區中。
6. 如申請專利範圍第5項所述之靜電放電保護結構，其中該隔離結構為局部區域氧化層或淺溝渠隔離結構。
7. 如申請專利範圍第1項所述之靜電放電保護結構，其中該第一摻雜區與該第二摻雜區接觸。
8. 如申請專利範圍第1項所述之靜電放電保護結構，其中該第一摻雜區與該第二摻雜區之間有一距離。
9. 如申請專利範圍第8項所述之靜電放電保護結構，其中該距離為0.01μm至1μm。
10. 一種靜電放電保護電路，包括：第一雙極接面電晶體，其射極耦接至該靜電放電保護電路的第一電極，基極經第一電阻耦接至該靜電放電保護電路的第一電極，集極經第二電阻耦接至該靜電放電保護電路的第二電極；第二雙極接面電晶體，其基極耦接至該第一雙極接面電晶體的集極，射極耦接至該靜電放電保護電路的該第二電極，集極經該第一電阻耦接至該靜電放電保護電路的該第一電極；以及二極體，設置在該第一雙極接面電晶體的射極與該靜電放電保護電路的該第一電極之間。
11. 如申請專利範圍第10項所述之靜電放電保護電路，其中第一雙極接面電晶體為PNP電晶體；該第二雙極接面電晶體為NPN電晶體；該第一電極為陽極；該第二電極為陰極，該二極體的正極耦接至該第一雙極 接面電晶體的射極且該二極體的負極耦接至該靜電放電保護電路的該第一電極。
12. 如申請專利範圍第10項所述之靜電放電保護電路，其中該第一雙極接面電晶體為NPN電晶體；該第二雙極接面電晶體為PNP電晶體；該第一電極為陰極；該第二電極為陽極，且該二極體的負極耦接至該第一雙極接面電晶體的射極且該二極體的正極耦接至該靜電放電保護電路的該第一電極。
13. 一種靜電放電保護電路，包括：第一雙極接面電晶體，其射極耦接至該靜電放電保護電路的陽極，基極經第一電阻耦接至該靜電放電保護電路的陽極，集極經第二電阻耦接至該靜電放電保護電路的陰極；第二雙極接面電晶體，其基極耦接至第一雙極接面電晶體的集極，射極耦接至該靜電放電保護電路的陰極，且該第二雙極接面電晶體的集極經第一電阻耦接至該靜電放電保護電路的陽極；以及二極體，具有正極與負極，其中該二極體設置在該第一雙極接面電晶體的射極與該靜電放電保護電路的陽極之間，使該二極體的正極耦接至第一雙極接面電晶體的射極且負極耦接至該靜電放電保護電路的陽極，或者該二極體設置在該第二雙極接面電晶體的射極與該靜電放電保護電路的陰極之間，使該二極體的正極耦接至該靜電放電保護電路的陰極且負極耦接至該第二雙極接面電晶體的射極。
14. 如申請專利範圍第13項所述之靜電放電保護電路，其中該第一雙極接面電晶體為PNP電晶體；該第二雙極接面電晶體為NPN電晶體。