JP2014017487A - 高降伏電圧を有するバイポーラトランジスタ - Google Patents

高降伏電圧を有するバイポーラトランジスタ Download PDF

Info

Publication number
JP2014017487A
JP2014017487A JP2013143177A JP2013143177A JP2014017487A JP 2014017487 A JP2014017487 A JP 2014017487A JP 2013143177 A JP2013143177 A JP 2013143177A JP 2013143177 A JP2013143177 A JP 2013143177A JP 2014017487 A JP2014017487 A JP 2014017487A
Authority
JP
Japan
Prior art keywords
region
collector
bipolar transistor
base
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013143177A
Other languages
English (en)
Other versions
JP6188205B2 (ja
JP2014017487A5 (ja
Inventor
Xin Lin
リン シン
J Bronbirg Daniel
ジェイ．ブロンバーグ ダニエル
Zuo Jiang-Kai
ツオ ジアン−カイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP USA Inc
Original Assignee
Freescale Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Freescale Semiconductor Inc filed Critical Freescale Semiconductor Inc
Publication of JP2014017487A publication Critical patent/JP2014017487A/ja
Publication of JP2014017487A5 publication Critical patent/JP2014017487A5/ja
Application granted granted Critical
Publication of JP6188205B2 publication Critical patent/JP6188205B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】高い降伏電圧が所望されるバイポーラトランジスタを具現化する。
【解決手段】エミッタ（３４）及びベースコンタクト（３８）の下に、第１の導電型の第１のベース部分（２５２）及び第２のベース部分（２５３）がある。コレクタコンタクト（３０）の下に、側方でベースコンタクト（３８）に向かって、伸張するとともに第２のベース部分によって分離される中央部分（２８３）を有する第２の反対の導電型のコレクタ領域（２８）があり、コレクタコンタクトに結合される。フローティングコレクタ領域（２７）がエミッタ（３４）の下に位置し、第１のベース部分によってエミッタから分離される。コレクタおよびフローティングコレクタ領域は、ベースが形成される半導体領域（２５）の部分（２５４）によって分離される。ベースが形成される半導体領域のさらなる部分（２６０）は、コレクタ領域を側方で包囲する。
【選択図】図１

Description

本発明は、概して半導体デバイスおよび回路ならびに半導体デバイスおよび回路を作製する方法に関し、より詳細には、バイポーラトランジスタを具現化する半導体デバイスおよび回路に関する。
バイポーラトランジスタは、個々のデバイスおよびさまざまな集積回路（ＩＣ）の一部として、現代電子工学において多く使用されている。バイポーラトランジスタが特に要求される用途は、とりわけ、接地およびハイサイド（非接地）用途の両方にとって相対的に高い降伏電圧が所望される自動車および航空機の分野において生じる。
米国特許第６，７２４，０６６号 米国特許第７，３７５，４１０号 米国特許第７，４９５，３１２号 米国特許出願公開第２０１２／００９８０９６号明細書
そのようなバイポーラトランジスタは、ＩＣの一部として金属酸化膜半導体（ＭＯＳ）デバイスおよび／または相補型バイポーラＭＯＳ（Ｂｉ−ＣＭＯＳ）デバイスのような電界効果トランジスタ（ＦＥＴ）と同時に、かつ多くの場合同じ基板上に製造される場合にさらに複雑になる可能性がある。
特に、他のタイプのデバイスを利用する場合があるＩＣとの関連において、改善された高電圧バイポーラトランジスタおよびその製造方法が継続して必要とされている。大きなハイサイド能力を有する高降伏電圧バイポーラトランジスタが、他のデバイスの修正とともにフローティングコレクタ領域を含むことによって提供されることができることが分かった。
以下、添付の図面とともに本発明を説明する。同様の参照符号は同様の要素を示す。
本発明の一実施形態による改善されたバイポーラトランジスタの中心線を中心とした簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたさらなる実施形態による一製造段階中の図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたなおさらなる実施形態による図１のバイポーラトランジスタを示す簡略化された断面図。 本発明のまたなおさらなる実施形態による図１のバイポーラトランジスタを示す簡略化された断面図。 本発明の別の実施形態による改善されたバイポーラトランジスタの中心線を中心とした簡略化された断面図。 本発明のまた他の実施形態による一製造段階中の図１２のバイポーラトランジスタを示す簡略化された断面図。 本発明のまた他の実施形態による一製造段階中の図１２のバイポーラトランジスタを示す簡略化された断面図。
下記の詳細な記載は本質的に例示に過ぎず、本発明または本発明の適用および使用を限定することは意図されていない。さらに、上記技術分野、背景技術、または以下の詳細な説明で提示される、いかなる表示または暗示された理論によっても束縛されることは意図されていない。
簡潔かつ明瞭な説明のために、図面は一般的な構築様式を示し、既知の特徴および技法の説明および詳細は、本発明を不必要に曖昧にすることを回避するために省略される場合がある。加えて、図面内の要素は必ずしも原寸に比例して描かれてはいない。たとえば、本発明の実施形態の理解の向上を助けるために、図面内の要素または領域のうちのいくつかの寸法は他の要素または領域に対して誇張されている場合がある。
本記載および特許請求の範囲における「第１」、「第２」、「第３」、「第４」などの用語がある場合、これらは、同様の要素またはステップ間で区別するために使用されることができ、必ずしも特定の連続する、または経時的な順序を説明するためのものではない。このように使用される用語は、本明細書に記載されている本発明の実施形態がたとえば、本明細書において例示または他の様態で記載されている以外の順序で動作または配列することが可能であるように、適切な状況下で置き換え可能であることが理解されるべきである。さらに、「備える（ｃｏｍｐｒｉｓｅ）」、「含む（ｉｎｃｌｕｄｅ）」、「有する（ｈａｖｅ）」といった用語およびそれらの任意の変化形は非排他的な包含をカバーするように意図され、それによって、要素またはステップのリストを含むプロセス、方法、製品、または装置が必ずしもそれらの要素またはステップに限定されず、明示的に列挙されていない、またはこのようなプロセス、方法、製品、または装置に内在する他の要素またはステップを含むことができる。本明細書において使用される場合、「結合される（ｃｏｕｐｌｅｄ）」という用語は、電気的または非電気的な様式で直接的または間接的に接続されるものとして定義される。本明細書において使用される場合、「実質的な（ｓｕｂｓｔａｎｔｉａｌ）」および「実質的に（ｓｕｂｓｔａｎｔｉａｌｌｙ）」という用語は、記述されている目的を実際的な様式で達成するのに十分であること、および、軽度の不備がある場合、それらは記述されている目的にとっては重大ではないことを意味する。
本明細書において使用される場合、「半導体（ｓｅｍｉｃｏｎｄｕｃｔｏｒ）」という用語および略称「ＳＣ」は、単結晶、多結晶または非結晶質のいずれであるかにかかわらず任意の半導体を含むとともに、ＩＶ族半導体、非ＩＶ族半導体、化合物半導体ならびに有機および無機半導体を含むように意図される。さらに、「基板（ｓｕｂｓｔｒａｔｅ）」、「半導体基板（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｓｕｂｓｔｒａｔｅ）」、および「ＳＣ基板（ＳＣ ｓｕｂｓｔｒａｔｅ）」という用語は、単結晶構造、多結晶構造、非結晶構造、薄膜構造、重層構造、限定であるようには意図されず例として、セミコンダクタ・オン・インシュレータ（ＳＯＩ）構造またはインシュレータ・オン・セミコンダクタ（ＩＯＳ）構造、およびそれらの組み合わせを含むように意図されている。「ハイサイド」能力は、トランジスタまたは他のデバイスの基準端子が接地または他の共通回路基準電位になく、より高い電圧にある構成においてトランジスタまたは他のデバイスを利用するとする状況を指す。そのような状況は自動車および航空機電子機器の用途において一般的である。
説明を簡潔にするために、かつ限定であるようには意図されず、半導体デバイスおよび作製方法は、本明細書においてはシリコン半導体について記載されているが、他の半導体材料も使用してもよいことを当業者は理解しよう。付加的に、さまざまなデバイスの型および／またはドープされたＳＣ領域がＮ型またはＰ型であるとして特定されている場合があるが、これは説明を簡潔にするためのものに過ぎず、かつ限定であるようには意図されず、このような特定は「第１の導電型」または「第２の反対の導電型」であるものとしてより一般的な記載に置き換えることができ、ここで、第１の型はＮまたはＰ型のいずれかであり得、その場合、第２の型はＰまたはＮ型のいずれかであり得る。本発明のさまざま実施形態を、ＮＰＮバイポーラトランジスタについて示すが、ここでも、これは説明を簡便にするためのものに過ぎず、限定であるようには意図されない。ＰＮＰトランジスタならびにＮＰＮおよびＰＮＰの組み合わせのいずれかもしくは両方を具現化する他の半導体デバイスおよび回路が、さまざま領域において導電型を適切に交換することによって提供され得ることを、当業者は理解しよう。
特に、他のタイプのデバイスを利用する場合があるＩＣとの関連において、改善された高電圧バイポーラトランジスタおよびその製造方法が継続して必要とされている。大きなハイサイド能力を有する高降伏電圧バイポーラトランジスタが、他のデバイスの修正とともにフローティングコレクタ領域を含むことによって提供されることができることが分かった。図１は、本発明の一実施形態による改善されたバイポーラトランジスタ２０の簡略化された断面図を中心線１９から側方に示す。トランジスタ２０は、上面２２１を有する例えばシリコン半導体の基板２２を備える。基板２２は、好適にはトランジスタ２０にとっての支持または「ハンドル」ウェハとしての役割を果たす。半導体（たとえば、シリコン）ウェハは基板２２にとって好適であるが、トランジスタ２０の製造工程に耐えるように適合される任意のタイプの材料（たとえば、絶縁体、半導体、導体またはそれらの組み合わせ）が使用されてもよい。厚さ２４１を有する絶縁誘電体層２４が、好適には基板２２の表面２２１の上に重なるが、他の実施形態では省かれてもよい。誘電体層２４の上には、その中または上にトランジスタ２０が形成される半導体（ＳＣ）領域または層２５が重なる。ＳＣ領域２５は上面２５１を有する。括弧２６によって指示されるように、ＳＣ領域２５と下に位置する誘電体または絶縁層２４との組み合わせは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）構造２６とも称される。基板２２は、ＳＯＩ構造２６にとっても「ハンドル」としての役割を果たす。そのような構造は、ハイサイド能力が所望される自動車、航空機および他の用途に関連して多く使用されるが、本発明の実施形態は、非ハイサイド用途に使用されてもよく、かつ／または絶縁層２４を有しなくてもよい。
ＮＰＮトランジスタについて、トランジスタ２０が形成されるＳＣ領域２５は、Ｐ型であり得る。図１の実施形態において、ほぼ同様の厚さ２９４を有する互いに離間されたシャロー・トレンチ・アイソレーション（ＳＴＩ）領域２９１、２９２、２９３（まとめて２９）、およびディープ・トレンチ・アイソレーション（ＤＴＩ）領域３１は、上面２５１に隣接するかまたはそこまで伸張してＳＣ領域２５内に位置する。ＳＴＩ領域２９は、より一般的には側方誘電体構造２９（ｌａｔｅｒａｌ ｄｉｅｌｅｃｔｒｉｃ ｓｔｒｕｃｔｕｒｅ ２９）とも称される。ＤＴＩ領域３１は、望ましくは、ドープされた多中心コア（ｄｏｐｅｄ ｐｏｌｙ ｃｅｎｔｒａｌ ｃｏｒｅ）３１１を有するが、他の実施形態では省かれてもよい。そのような分離領域は従来のものである。同じ導電型（たとえば、Ｎ型）の互いに離間されたドープ領域２７、２８は、ＳＣ領域２５内に位置する。ＳＣ領域２５の部分は、ドープ領域２７および２８の両方を側面に沿って（ｌａｔｅｒａｌｌｙ）包囲し、その下に位置する。参照符号２６１は、ＳＣ領域２５の、ドープ領域２７および２８の下に位置する部分を識別し、参照符号２５４は、ＳＣ領域２５の、側方で領域２７のドープ部分２７３と領域２８のドープ部分２８３との間にある部分を識別し、参照符号２６０は、ＳＣ領域２５の、側方でドープ領域２８の右にある部分を識別し、参照符号６４は、ＳＣ領域２５の、表面２５１の下および／またはシャロー・トレンチ・アイソレーション（ＳＴＩ）領域２９１、２９２の下でドープ領域２７および２８の上に重なる部分を識別する。部分６４は、本明細書においては「ベース６４」とも称され、左側部分２５２および右側部分２５３を有する。（たとえば、中心線１９を中心とする）平面図においてドープ領域２８が閉じた形状を有する場合、部分２６０はドープ領域２８を側面に沿って包囲する。
ドープ領域２８は、トランジスタ２０のコレクタとしての役割を果たし、以下コレクタ領域２８と称する。コレクタ領域２８は、厚さ３０１を有する（たとえば、Ｎ＋）コレクタコンタクト領域３０を有し、コレクタコンタクト領域は、望ましくは表面２５１に隣接して位置するが、他の実施形態では他の場所に位置してもよい。ＳＣ表面２５１の第１の部分４６内に位置するコレクタコンタクト領域３０は、ドープ領域２８にオーミック結合される。コレクタコンタクト領域３０は、コレクタ電極３２およびコレクタ端子３３にもオーミック結合される。ドープ領域２７は、コレクタ領域２８から離間されるとともにコレクタ領域２８に関して電気的に浮動である。すなわちドープ領域２７は、領域２７および２８が共通のＳＣ領域２５内に位置しているにもかかわらず、コレクタ領域２８とのオーミック接続を有しない。図２〜図１１および図１３〜図１４に関連してより詳細に説明されるように、（たとえば、Ｎ型）ドープ領域２７および２８は、好適には同時に形成され、同様のドーピングプロファイルを有するが、他の実施形態では別個に形成され、かつ／または異なるドーピングプロファイルを有してもよい。領域２７および２８が同じドーピング型を有し、同時に形成され得ることを好適に想起させるものとして、ドープ領域２７は、本明細書においては、コレクタ領域２８との直接接続を有しないにもかかわらず、「フローティングコレクタ領域」２７と称される。言い換えれば、「フローティングコレクタ」および「フローティングコレクタ領域」２７と言う用語は、コレクタ領域２８と同じドーピング型であるが、物理的にはそれから分離されており、コレクタ領域２８に対するオーミック接続を有しないＳＣ領域を指す。
コレクタコンタクト領域３０およびコレクタ電極３２から側方に離間して、垂直厚さ３４１を有する（たとえば、Ｎ＋）エミッタ領域３４は、ＳＣ表面２５１の第３の部分４４内に位置している。エミッタコンタクト３６およびエミッタ端子３７は、その上に重なっている。エミッタ領域３４は、望ましくは基板２５の表面２５１に隣接して位置しているが、他の実施形態では他の場所に位置してもよい。同時に形成されるとき、エミッタ領域厚さ３４１およびコレクタコンタクト領域厚さ３０１は、実質的に同じであるが、他の実施形態では、厚さ３４１、３０１は異なってもよい。エミッタ領域３４は、フローティングコレクタ領域２７の上に重なっているが、それとはオーミック接触していない。エミッタ領域（たとえば、Ｎ＋）３４および（たとえば、Ｎ型）フローティングコレクタ領域２７は、ＳＣ領域２５のベース領域６４の（たとえば、Ｐ型）左側部分２５２によって分離されている。ＳＣ領域２５の部分２５２は、トランジスタ２０のベースの一部を形成する。エミッタ領域３４は、ＳＣ領域２５の（たとえば、Ｐ型）ベース領域６４の左側部分２５２との（たとえば、ＮＰ）接合を形成する。フローティングコレクタ領域２７は、ＳＣ領域２５の表面２５１から距離または深さ２７６だけ離れて位置する。
側方でコレクタコンタクト領域３０とエミッタ領域３４との間で、ＳＣ表面２５１の第２の部分４５内に垂直厚さ３９を有するベースコンタクト領域３８が位置しており、第２の部分４５は、ベース電極４０およびベース端子４１を有する。ベースコンタクト領域３８（たとえば、Ｐ＋）は、ＳＣ領域２５のベース領域６４の（たとえば、Ｐ型）左側部分２５２および右側部分２５３とオーミック接触しており、トランジスタ２０のベースの一部を形成する。図２〜図１１および図１３〜図１４に関連してより十分に説明されるように、ベース部分２５２および２５３は、好適には同時に（たとえば、ベース領域６４の一部として）形成され、それゆえ、好適には同様のドーピングを有し得るが、他の実施形態ではそれらは異なるドーピングレベルを有し、異なる製造段階において形成されてもよい。図１において、エミッタ領域３４は、第１のＳＴＩ領域２９１によってベースコンタクト領域３８から側方に分離され、好適にはＳＣ領域２５の上面２５１に隣接して位置する。同様に、ベースコンタクト領域３８は、第２のＳＴＩ領域２９２によってコレクタコンタクト領域３０から側方に分離され、同じく好適には表面２５１に隣接して位置する。第３のＳＴＩ領域２９３は、コレクタコンタクト領域３０の右に伸張し、ＤＴＩ領域３１に隣接する。トランジスタ２０が（たとえば、中心線１９を中心とした）平面図において閉じた形状を有する場合、右半分の断面は、中心線１９の右の図１に示されている構成を有し得、左半分の断面（図示せず）は、中心線１９を中心とした図１の鏡像であり得るが、他の実施形態では他の閉じたおよび閉じていない平面図の形状が使用されてもよい。
図１の実施形態に示されているトランジスタ２０の他の特徴は、以下のとおりである。コレクタ領域２８は、実質的にコレクタコンタクト領域３０の下に位置するより深い部分２８１、および実質的にベースコンタクト領域３８の下に位置するより深い部分２８２を有する。より深いコレクタ部分２８１、２８２は、垂直方向により狭くほぼ水平に向いた中央コレクタ部分２８３によって結合され、中央コレクタ部分２８３は、この実施形態では、コレクタコンタクト領域３０、ベースコンタクト領域３８およびＳＴＩ領域２９１、２９２の一部の下に位置する。中央コレクタ部分２８３は、ベース部分２５３の下に位置し、この実施形態では、距離２５８だけベースコンタクト領域３８の左に、およびまたより深い部分２８２の左にいくらか伸張している。ベース部分２５３は、コレクタ部分２８３と（この実施形態では）ＳＴＩ領域２９１、２９２およびベースコンタクト領域３８との間にあり、距離２５９だけベースコンタクト領域３８の右に伸張し、そこで、より深い部分２８１の上に重なっているコレクタ領域２８のより広い上側部分２８４の左端２８５に接続する。その形成方法の結果として、コレクタ領域２８の上側部分２８４は、好適にはより深い部分２８１よりもいくぶん側方に広いが、他の実施形態で他の寸法を有してもよい。中央コレクタ部分２８３の上面は、表面２５１から下に深さ２８６である。深さ２８６は、上側コレクタ部分２８４の厚さをも特定する。中央コレクタ部分２８３の下面は、表面２５１から下に深さ２８７である。したがって、中央コレクタ部分２８３の垂直厚さは、深さ２８６と２８７との間の寸法の差である。より深いコレクタ部分２８１の底面は、表面２５１から下に深さ２８８であり、これもコレクタ領域２８の全体の深さを特定する。より深いコレクタ部分２７１、２８１、２８２は、他の実施形態では省かれてもよい。
フローティングコレクタ領域２７は、実質的にエミッタ領域３４の下に位置するより深い部分２７１と、上側部分２７３とを有する。上側部分２７３は、より深い部分２７１の上に重なっており、ベース領域６４の左側部分２５２によって第１のＳＴＩ領域２９１から分離されている。上側フローティングコレクタ部分２７３は、表面２５１から下に深さ２７６である。左側ベース部分２５２は、フローティングコレクタ２７とエミッタ領域３４および第１のＳＴＩ領域２９１との間にある。同時に形成されるとき、ベース部分２５２、２５３は、同様の厚さを有するが、他の実施形態では、ベース部分２５２、２５３の厚さは異なってもよい。コレクタ部分２８３およびフローティングコレクタ部分２７３は互いに向かって伸張しているが、ＳＣ領域２５の部分２５４によって分離されている。部分２５４は、横幅２５５を有する。部分２５４は、トランジスタ２０のベース６４に連通する。フローティングコレクタ領域２７の中央部分２７３は、コレクタ領域２８の中央部分２８３と類似であり、フローティングコレクタ領域２７のより深い部分２７１はコレクタ領域２８のより深い部分２８１、２８２と類似である。フローティングコレクタ２７において、中央部分２７３の上面は表面２５１から下に深さ２７６であり、中央部分２７３の下面は表面２５１から下に深さ２７７であり、したがって、中央コレクタ部分２７３の垂直厚さは深さ２７７と深さ２７６との間の差である。より深い部分２７１の底面は、表面２５１から下に深さ２７８であり、フローティングコレクタ領域２７の全体の深さを特定する。図１に示されている実施形態において、誘電体領域４２１、４２２、４２３（まとめて４２）は、好適にはそれぞれＳＴＩ領域２９１、２９２、２９３の上に重なっており、エミッタ、ベースおよびコレクタコンタクト３６、４０、３２を分離するが、そのような誘電体領域は他の実施形態では省かれてもよい。
上述の構造の結果として、降伏電圧（ＢＶ）が改善される。このようになるのは、一部には、（たとえば、Ｎ型）コレクタ領域２８が、Ｓ領域２５のさまざまな接続されたまたは連続した部分によって実質的に包囲されているためである。ＳＣ領域２５は、たとえば実質的にコレクタ領域２８の上、横および下に位置する（たとえば、Ｐ型）ベース部分または領域２５３、２５４、２６０、２６１から成る。右側ベース部分２５３は、ベースコンタクト３８から上側コレクタ部分２８４に向かって、少なくとも距離２５９だけ伸張する。これは、コレクタ領域２８が、ベース領域６４に連通するＳによって実質的に包囲されることに寄与する。コレクタ領域２８は、ＳＣ領域２５の部分２５４、２６０によって側面に沿って実質的に境界または包囲され、これらの領域は、ＳＣ領域２５の他の部分においてベース部分６４に、たとえば、同じドーピング型を有する部分６４、２５２、２５３および２６１に結合される。
フローティングコレクタ領域２７は、コレクタ電圧が低いときは拡張ベース（ｅｘｔｅｎｄｅｄ ｂａｓｅ）として機能する。しかしながら、コレクタ電圧が、コレクタ領域２８とフローティングコレクタ領域２７との間の（たとえば、Ｐ型）領域２５４を空乏させるのに十分に高いとき、フローティングコレクタ領域２７は、電気的にコレクタ領域２８の一部として機能する。しかしながら、この状況では、フローティングコレクタ領域２７上の電圧は、コレクタ領域２８上の電圧よりも著しく低い。エミッタバイアスが上昇し、ＢＶｅｂｏに近づくと、ベース領域６４の、エミッタ領域３４の下の左側部分２５２が完全に空乏することに起因してフローティングコレクタ領域２７の電位が上昇する。この状況は、エミッタ領域３４とベース領域６４との間の等電位線に広がり、結果としてＢＶｅｂｏの値が高くなる。コレクタ領域２８のコレクタ部分２８３の上で部分２８４に向かって距離２５９だけ側方に伸張するベース領域６４の相対的に薄い右側部分２５３の使用。また、包囲している（たとえば、Ｐ型）領域２５４、２６０および２６１は、ＲＥＳＵＲＦ（表面電界緩和）層として機能する。そのようなＲＥＳＵＲＦ層は、電位をＢＶｃｂｏおよびＢＶｃｅｏにおいてより均一に降下させるのに役立ち、それによって、高い降伏電圧がもたらされる。この結果は非常に望ましいものである。
図２〜図９は、構造９０２〜９０９をもたらすさまざまな製造段階８０２〜８０９中の図１のバイポーラトランジスタ２０の簡略化された断面図を示す。別途明確に記載しない限り、本明細書に記載のさまざまなマスクはフォトレジストから形成され得るが、他の材料が使用されてもよい。ここで図２の製造段階８０２を参照すると、上面２２１を有する基板２２が設けられ、その上に厚さ２４１を有する絶縁誘電体層２４が形成されている。層２４の上には、厚さ２５０を有し上面２５１を有する実質的に同質のＳＣ領域２５が重なる。前述のように、基板２２はトランジスタ２０を形成するのに使用される製造工程に耐えるように適合される任意の材料から成ってよく、たとえば、限定であるようには意図されないが、集積回路（ＩＣ）の一部として任意の関連する回路要素が同時に形成される。「ハンドル」基板２２のための適切な材料の非限定的な例は、シリコンである。基板２２の主要な機能は、トランジスタ２０および任意の関連回路または他のデバイスがその上に形成され得る、ロバストかつ好適なプラットホームを提供することである。誘電体層２４のための適切な材料の非限定的な例は、シリコン酸化物およびサファイアであるが、他の絶縁材料も使用されてもよい。誘電体層２４がシリコン酸化物から成る場合、厚さ２４１は、有用には少なくとも約０．０５マイクロメートルの範囲内にあるが、他の厚さも使用されてもよい。厚さ２５０を有するＳＣ領域２５は、好ましくはエピタキシャル成長によって形成されるが、他の実施形態では他の形成技法も使用されてもよい。エピタキシャル成長が好ましいのは、ＳＣ領域２５のための実質的に単結晶の材料が得られる可能性があるためであるが、他の実施形態では他のタイプの材料が使用されてもよい。厚さ２５０は、求められている特定のトランジスタ特性に応じて決まることになり、これは当業者の裁量の内にある。約０．５〜１５マイクロメートルの範囲内の厚さ２５０が好適であるが、他の厚さも使用されてもよい。ＳＣ領域２５は、望ましくは、約１Ｅ１４〜１Ｅ１８／ｃｍ３の範囲内のドーピングを有するが、より高いまたは低いドーピングも使用されてもよい。ＮＰＮトランジスタについて、ＳＣ領域２５は、好ましくは約５Ｅ１４〜１Ｅ１６／ｃｍ３のＰ型ドーピングを有するが、他の実施形態においてはより高いまたは低いドーピング、および他のタイプのトランジスタには他の導電型が使用されることができる。誘電体層２４とＳＣ領域２５との組み合わせは、セミコンダクタ・オン・インシュレータ（ＳＯＩ）構造２６とも称される。製造段階８０２から結果として構造９０２が生じる。ＳＯＩ構造２６が望ましいが、他の実施形態では他の構成が使用されてもよく、ＳＣ領域２５は基板２２の一部であってもよく、またはその上に直接形成されてもよい。
ここで図３の製造段階８０３を参照すると、マスク５０は、図２の構造９０２の表面２５１に適用される。マスク５０は、ロケーションおよびサイズにおいて側方誘電体構造、たとえば、それぞれＳＴＩ領域２９１、２９２、２９３（まとめて２９）の所望のサイズおよびロケーションに実質的に対応する開領域５１、５２、５３を有する。マスク５０は、介在する閉領域５４、５５、５６（ｉｎｔｅｒｖｅｎｉｎｇ ｃｌｏｓｅｄ ｒｅｇｉｏｎｓ ５４，５５，５６）を有する。マスク５０は、望ましくは、ＳＣ領域２５のエッチング、および、ＳＣ領域２５の閉部分５４、５５、５６の下に位置する部分を保護しながら開口５１、５２、５３の下にＳＴＩ領域２９を作成するのに使用され得る任意の他の処理に耐える材料から成る。ＳＴＩ厚さ２９４は、好適には約０．２〜０．８マイクロメートルの範囲内にあるが、より厚いまたはより薄い層も使用されてもよい。ＳＴＩ領域２９１、２９２、２９３を同時に形成することが好適であるが、他の実施形態では、それらは別個にまたは他の組み合わせにおいて形成されてもよい。そのようなＳＴＩ領域を形成するための技法は当該技術分野において既知である。開口５１、５２、５３は、好適には基板２５内にリセス部をエッチングするのに使用され、当該リセス部はその後、たとえば、シリコン酸化物を堆積することによって充填され、ＳＴＩ領域２９が作成される。ＳＴＩ領域２９がＳＣ領域２５の表面２５１と実質的に同一平面上にある上面を有するように平坦化工程が使用され得るが、他の実施形態においては省かれてもよい。ＳＴＩ領域を形成するのに任意の好適な手順が使用されてよい。図１も参照すると、ＳＴＩ領域２９２と２９３との間の側方ギャップ（ｌａｔｅｒａｌ ｇａｐ）が、好適には表面２５１の第１の部分４６内にコレクタコンタクト領域３０の後続のロケーションおよびサイズを画定することになり、ＳＴＩ領域２９１と２９２との間の側方ギャップが、好適には表面２５１の第２の部分４５内にベースコンタクト領域３８の後続のロケーションおよびサイズを画定することになり、ＳＴＩ領域２９１の左の側方ギャップが、好適には表面２５１の第３の部分４４内に後のエミッタ領域３４の後続のロケーションおよびサイズを画定することになる。構造９０３が結果として生じる。説明を簡便にするために、図３においてマスク５０は依然として適当な位置にある。続いて説明されるように、ＳＴＩ領域２９は有用であるが、それぞれ表面２５１の第１の部分４６、第２の部分４５および第３の部分４４内にコレクタコンタクト領域３０、ベースコンタクト領域３８およびエミッタ領域３４を位置特定（図１参照）するために他の側方誘電体構造（たとえば、「シリサイド」遮断層（ｓｉｌｉｃｉｄｅ ｂｌｏｃｋｉｎｇ ｌａｙｅｒ））が使用されてもよい。
ここで図４の製造段階８０４を参照すると、既に外されているのでなければ、マスク５０が除去され、サイズおよびロケーションにおいて実質的にＤＴＩ領域３１の所望のサイズおよびロケーションに対応する閉部分５８および開部分５９を有するマスク５７が適用される。ＤＴＩ領域３１は、当該技術分野において既知の手段を使用して、一般的に、開口５９の下でＳＴＩ２９３およびＳＣ領域２５をエッチングすること、および通常は誘電体ライナ（たとえば、シリコン酸化物）と多結晶半導体材料（たとえば、高濃度ドープポリシリコン）から成る中心コア３１１との組み合わせを用いてそれを充填することによって形成されるが、他の手段および構成も使用されてもよい。ＳＴＩ領域２９に関連して上記で説明されたのと実質的に同じ理由で、平坦化工程が含まれ得る。構造９０４が結果として生じる。説明を簡便にするために、図４においてマスク５７は依然として適当な位置にある。製造段階８０３および８０４はいずれの順序において実行されてもよく、好ましくは後述するドーピング工程の前に実行されるが、他の実施形態では他の製造順序が使用されてもよい。トランジスタ２０が平面図において（たとえば、側方で中心線１９を中心として対称な）閉じた形状を有する場合、ＤＴＩ領域３１は、望ましくはトランジスタ２０を側面に沿って包囲する。
ここで図５の製造段階８０５を参照すると、既に外されているのでなければ、マスク５７が望ましくは除去され、マスク６０が適用される。マスク６０は、好適には閉部分６１および開口６２を有する。閉部分６１は、実質的に、図１のコレクタコンタクト領域３０の所望のロケーションを指示する表面２５１の第１の部分４６の上に重なっており、望ましくはＳＴＩ領域２９２にわたって伸張する左方向端部６３を有する。閉部分６１の左方向端部６３は、コレクタ領域２８の上側部分２８４の左端２８５（図１参照）の所望のロケーションに（側方拡散許容範囲内で）対応する。参照符号２８５’は、図５において図１および図６の左端２８５のおおよその将来のロケーションを示すために使用されている。
後の図１および図６〜図９のコレクタ領域２８の上側部分２８４の左端２８５に所望されるロケーション２８５’まで右方向に伸張する、表面２５１から下の深さ２７６’およびＳＴＩ領域２９１から下の深さ６７’を有する（たとえば、Ｐウェル）ドープ領域６４’が形成されるように、インプラント６６が適用される。参照符号６４’、２７６’、６７’などにあるプライム（’）は、それらが、図１および図６〜図９における参照符号６４、２７６、６７などによって指示されるロケーションまたは大きさに先行するもの（ｐｒｅｃｕｒｓｏｒｓ）であることを示している。インプラント６６によってもたらされるピーク不純物濃度は通常約１Ｅ１６〜１Ｅ１８／ｃｍ３の範囲内にあり、好ましくは約５Ｅ１６／ｃｍ３以上である。言い換えれば、インプラント６６によってもたらされるドーピングプロファイルは、そのピークを望ましくは垂直方向で図６の深さ２７６内またはその近くに位置するようにしており、相対的に急速にさらにドープ領域２５まで落ちるが、他の実施形態ではより、高いまたは低いドーピング、異なる位置および異なるテール構成（ｔａｉｌ ｃｏｎｆｉｇｕｒａｔｉｏｎｓ）も使用されてもよい。限定ではなく例として、領域６４’のドーピングは、有用には図１および図６〜図９の深さ２７６の２〜３倍の深さにおけるＳＣ領域２５のバックグラウンドドーピング（ｂａｃｋｇｒｏｕｎｄ ｄｏｐｉｎｇ）まで減少していくことができるが、他のテール構成も使用されることができる。製造段階８０５から結果として構造９０５がもたらされる。図５のインプラント６６によって形成されるドーピングプロファイルは、図６のインプラント７５によって形成されるドーピングプロファイルと相互作用し、図１および図６〜図１２の（たとえば、Ｐ型）ベース領域６４に対する所望の最終結果を得るために、両方のドーピングプロファイルが考慮されるべきである。これは、図６の製造段階８０６に関連してより詳細に説明される。
ここで図６の製造段階８０６を参照すると、図５の構造９０５のマスク６０が除去されて、閉部分７１、７２および開口７３、７４を有するマスク７０に置き換えられる。開口７３は、実質的にコレクタ領域２８の所望のロケーションに対応する。開口７４は、実質的にフローティングコレクタ領域２７の所望のロケーションに対応する。閉マスク部分７１の左方向端部は、実質的にコレクタ領域２８の右方向端部を画定し、閉部分７２の右方向端部は、実質的にコレクタ領域２８の左方向端部を画定し、これらは側方拡散長の影響下にある。同様に、閉部分７２の左方向端部は、実質的にフローティングコレクタ領域２７の右方向範囲を画定する。ドープ領域２７と２８との間の分離距離または間隔２５５は、実質的に閉部分７２の横幅によって決定される。好ましい実施形態では、Ｎウェルインプラント７５は、望ましくはマスク開口７３、７４を通じて提供され、コレクタ領域２８およびフローティングコレクタ領域２７は、同時に形成される。同じドーピング工程中にコレクタ領域２８およびフローティングコレクタ領域２７が形成されることが望ましいが、他の実施形態では、コレクタ領域２８およびフローティングコレクタ領域２７は別個のドーピング工程において形成されてもよい。
説明を簡便にするためにコレクタ領域２８、２７が同時に形成されると仮定して、図６のインプラント７５のエネルギおよびドーズは、インプラント７５の表面付近のドーズが図５の製造段階８０５において形成される領域６４’を完全にカウンタードーピングするには不十分であるように、図５のインプラント６６のエネルギおよびドーズに関連して選択される。それによって、ＳＴＩ領域２９１の下に、ＳＣ領域２５（たとえば、この例ではＰ型）と同じ型であり、それゆえ依然としてＳＣ領域２５内に形成されるトランジスタ２０のベース領域の一部である、厚さ６７を有するベース部分６４（たとえば、図１参照）が設けられる。インプラント７５によってもたらされる領域６４においては、領域６４’内のインプラント６６によってもたらされるドーパント濃度よりも約半分程度と低いドーパント濃度を有することが有用である。しかしながら、領域６４内の正味のドーピングがＳＣ領域２５と同じ型のままであることを条件として、より大きいまたは小さいドーピング比が使用されることができる。インプラント６６のドーピングプロファイルよりも著しく深いインプラント７５のドーピングプロファイルを提供するためには、より高いインプラントエネルギおよび／またはチェーンインプラント（ｃｈａｉｎ ｉｍｐｌａｎｔ）が有用である。インプラント７５がマスク７０によって遮断されない場合には、コレクタ領域２８およびフローティングコレクタ領域２７は、ＳＣ領域２５の、開口７３および７４の下に位置する部分に形成される。限定ではなく例として、ＳＴＩ領域２９の深さ２９４が約０．２〜０．８マイクロメートルであり、厚さ６７が約０．１〜２．０マイクロメートルである場合、より深い部分２８１、２８２およびより深い部分２７１の底部までの深さ２８８、２７８は、有用には約１．０〜８．０マイクロメートルであり、中央部分２８３、２７３の底部までの深さ２８７、２７７は、有用には約０．５〜６．０マイクロメートルであるが、他の深さも使用されてもよい。それゆえ、より深い部分２８１、２８２およびより深い部分２７１の垂直方向範囲はそれぞれ、深さ２８８と深さ２８７との間の差、および深さ２７８と深さ２７７との間の差である。深さの対２８６、２７６； ２８７、２７７；および２８８、２７８を有することが好適であるが、他の実施形態では、それらは異なる大きさを有してもよい。図６の製造段階８０６において形成されるベース領域６４は、左側部分２５２および右側部分２５３を有する。図１に示されているように、左側部分２５２は、エミッタ領域３４（および、この実施形態ではＳＴＩ領域２９１の一部）とフローティングコレクタ領域２７との間にある。この実施形態では、右側部分２５３は、ベースコンタクト領域３８（ＳＴＩ領域２９１、および２９２の一部を含む）と、コレクタ領域２８との間にある。たとえば、図６および図１０〜図１１に示されているさまざまな実施形態において、中央部分２８３の左方向端部は、ＳＴＩ領域２９１の下にあってもよく、ベースコンタクト領域３８の下にあってもよく、またはＳＴＩ領域２９２の下にあってもよい。
コレクタ領域２８は開口７３の下に形成され、フローティングコレクタ領域２７は開口７４の下に形成される。コレクタ領域２８のより深い部分２８１、２８２は、実質的にＳＴＩ領域２９１〜２９３間のギャップのロケーションに対応する。フローティングコレクタ領域２７のより深い部分２７１は、実質的にＳＴＩ領域２９１の左にあるギャップのロケーションに対応する。より深い部分２８１は、実質的に表面２５１の第１の部分４６の下に位置し、より深い部分２８２は、実質的に表面２５１の第２の部分４５の下に位置し、より深い部分２７１は、実質的に表面２５１の第３の部分４４の下に位置する。注入されたイオンが直接ＳＣ領域２５内に入りＳＴＩ領域２９によって妨げられない場所において、それらは、ＳＣ領域２５内により深く貫入し、それによってコレクタ領域２８のより深い部分２８１、２８２およびフローティングコレクタ領域２７のより深い部分２７１が生じるが、そのようなより深い部分は他の実施形態では省かれてもよい。結果として図５のドープ領域６４’をもたらすインプラント６６の右方向外側端部２８５’（図５参照）は、実質的にコレクタ領域２８のより広い（上側）部分２８４の左方向範囲２８５を画定する。この実施形態では、コレクタ領域２８の中央部分２８３は、側方でより深い部分２８１、２８２の間にあるとともにそれらをわずかに越えて伸張し、中央部分２８３の側方範囲は実質的に図６のマスク開口７３の幅によって決まる。ベース領域６４の右側部分２５３がベースコンタクトのロケーション４５とコレクタ領域２８の上側部分２８４の左方向端部２８５との間で伸張する横幅２５９は、有用には少なくとも約０．２５マイクロメートルであり、より好適には約１マイクロメートル以上の範囲内にあるが、より大きいおよび小さい幅が使用されてもよい。同様に、フローティングコレクタ領域２７の中央部分２７３は、側方でより深い部分２７１の上でそれを越えて伸張し、その側方範囲はマスク開口７４によって決まる。ＳＴＩ領域２９１の左端とマスク部分７２の左端との間の距離２７２は、フローティングコレクタ領域２７の中央部分２７３がエミッタ領域３４（たとえば、図１および図７参照）の最終的な側方ロケーションからコレクタ２８の中央部分２８３に向かって側方に伸張する量２７２を実質的に決定する。距離２７２（図６参照）は、０よりも大きく、より有用には少なくとも約０．１マイクロメートルであり、より好適には少なくとも約０．２５マイクロメートルであることが望ましいが、より大きいまたは小さい値も使用されてもよい。（たとえば、Ｎ型）領域２７、２８の間のＳＣ領域２５の（たとえば、Ｐ型）部分２５４の幅２５５は、小さ過ぎないことが望ましい。幅２５５は、有用には約０．１〜５．０マイクロメートルの範囲内、好ましくは約０．５〜３．０マイクロメートルの範囲内にあるが、より大きいまたは小さい分離幅２５５も使用されてもよい。さまざまな深さに関して、限定ではなく例として、ＳＴＩ領域２９の厚さ２９４が約０．４マイクロメートルであり、（たとえば、Ｐ型）領域６４の厚さ６７が約０．５マイクロメートルである場合、表面２５１から（たとえば、Ｎ型）中央部分２７３、２８３の上部までの深さ２８６は、約０．９マイクロメートルであり、表面２５１から中央（たとえば、Ｎ型）部分２７３、２８３の底部までの深さ２７７、２８７は、約２．５マイクロメートルであり、したがって、（たとえば、Ｎ型の）より深い部分２７１、２８１、２８２の底部までの深さ２７８、２８８は、約３．５マイクロメートルであるが、他の実施形態では他の深さおよび異なる深さも使用されてもよい。製造段階８０６から結果として構造９０６が生じる。深さ２８６、２７６および深さ２８７、２７７および深さ２８８、２７８の各対が、実質的に同じであるようにすることが好適であるが、他の実施形態では、それらは異なってもよく、また他の実施形態では、より深い部分２７１、２８１、２８２は省かれてもよい。
ここで図７の製造段階８０７を参照すると、マスク７０が剥離されて、閉部分８１、８２および開口８３、８４を有するマスク８０が適用される。開口８３、８４はそれぞれ、表面２５１の第１の部分４６および第３の部分４４を含む。インプラント８５（たとえば、Ｎ＋）が、開口８３を通じて提供される。表面２５１の第１の部分４６において深さ３０１を有するコレクタ（たとえば、Ｎ＋）コンタクト領域３０が、マスク開口８３を通じて提供され、表面２５１の第３の部分４４において深さ３４１を有する（たとえば、Ｎ＋）エミッタ領域３４が、開口８４を通じて提供される。深さ３０１、３４１は、有用には約０．０２〜０．４マイクロメートルの範囲内にあるが、他の深さも使用されてもよい。コレクタコンタクト領域３０およびエミッタ領域３４を同時に形成することが好適であるが、他の実施形態では別個のドーピング工程が使用されてもよい。マスク部分８２は、インプラント８５が、図１および図８のベースコンタクト領域３８が後に位置することになる表面２５１の第２の部分４５内のロケーションに達することを、阻害する。製造段階８０７から結果として構造９０７が生じる。
ここで図８の製造段階８０８を参照すると、マスク８０が剥離され、閉部分９１、９２および開口９３を有するマスク９０が適用される。インプラント９４（たとえば、Ｐ＋）は、開口９３を通じて提供される。表面２５１の第２の部分４５において深さ３９を有するベースコンタクト（たとえば、Ｐ＋）領域３８は、マスク開口９３を通じて形成される。ベースコンタクト領域３８の深さ３９およびドーピングは、トランジスタ２０のベース領域６４の一部を形成するベース領域６４の部分２５３への相対的に低い抵抗のオーミック接触を提供するのに十分であるべきである。限定ではなく例として、深さ３９は、有用には約０．０２〜０．４マイクロメートルの範囲内にあるが、他の深さが使用されてもよい。マスク９０の閉部分９１および９２は、インプラント９４がトランジスタ２０の他の部分に影響を与えるのを、防止する。製造段階８０８から結果として構造９０８が生じる。
ここで図９の製造段階８０９を参照すると、マスク９０が剥離され、閉部分４２１、４２２、４２３および開口４２４、４２５、４２６を有する任意選択の誘電体層４２が設けられる。誘電体層４２に適切な材料の非限定的な例はシリコン酸化物であるが、他の絶縁材料も使用されてもよい。デバイス２０の表面２５１の第３の部分４４の上の開口４２４内でエミッタ領域３４が露出され、表面２５１の第２の部分４５の上の開口４２５内でベースコンタクト領域３８が露出され、表面２５１の第１の部分４６の上の開口４２６内でコレクタコンタクト領域３０が露出される。構造９０９が結果として生じる。ここで図１を参照すると、当該技術分野において既知の手段を使用してエミッタ電極３６、ベース電極４０およびコレクタ電極３２が構造９０９に加えられ、図１に示されている構成が提供される。トランジスタ電極３６、４０、３２（図１参照）の、同じＩＣの一部であり得る他の要素への接続を容易にするためにエミッタ端子３７、ベース端子４１およびコレクタ端子３３が、設けられ得る。そのような「バックエンド」工程は当該技術分野において既知である。図１のトランジスタ２０が結果として生じる。
図１０〜図１１は、本発明のまたなおさらなる実施形態による図１のバイポーラトランジスタ２０の簡略化された断面図を示す。図１０〜図１１の製造段階８１０および８１１は図６の製造段階８０６に類似しており、（たとえば、Ｎウェル）インプラント７５は、コレクタ領域２８およびフローティングコレクタ領域２７を形成するために提供されており、図６に関連付けられるその説明が参照によりここに組み込まれる。インプラント７５に対するマスク７０（図６および図１０〜図１１参照）の閉部分７２、７２’、７２’’は、コレクタ領域２８３、２８３’、２８３’’の左方向端部およびフローティングコレクタ２７３、２７３’、２７３’’の右方向端部のロケーションならびにそれらの間の分離２５５、２５５’、２５５’’を決定する。そのようなコレクタ端部の側方ロケーションおよび分離を独立して決定することが可能であることが、非常に望ましい。これはそれぞれ図６および図１０〜図１１の製造段階８０６および８１０〜８１１に示されている。
図６の製造段階８０６において、マスク７２は、コレクタ領域２８３の左方向端部がＳＴＩ領域２９１の下に位置するように配置されている。コレクタ領域２８とフローティングコレクタ領域２７との間のベース領域２５４の横幅２５５は、実質的にマスク部分７２の横幅によって決定される。説明を簡便にするとともに図面間の混乱を避けるために、図１０および図１１に関連して、（たとえば、Ｐ型）領域２５４’、２５４’’の横幅２５５’、２５５’’の大きさは図１０〜図１１において図６の幅２５５および領域２５４のものと同じであると仮定するが、他の実施形態では横幅または距離２５５、２５５’、２５５’’は異なってもよい。図６および図１０〜図１１は、コレクタ部分２８３、２８３’、２８３’’の左方向端部が、ＳＴＩ領域２９１と２９２との間で表面２５１の第２の部分４５内にその後に形成されるベースコンタクト３０の最終的なロケーションに対して異なる側方ロケーションにあるように、マスク７２、７２’、７２’’の側方位置が変更されている状況を示している。上記のように、図６では、マスク部分７２は、ベースコンタクト領域３８が後に形成されることになる表面２５１の第２の部分４５の左のＳＴＩ領域２９１の下にコレクタ部分２８３の左方向端部があるように、位置付けられる。図１０では、マスク部分７２’は、実質的に、ベースコンタクト３０が後に形成されることになるＳＴＩ領域２９１、２９２間の表面２５１の第２の部分４５の下にコレクタ部分２８３’の左方向端部があるように位置付けられる。図１１では、マスク部分７２’’は、実質的に、ベースコンタクト３０が後に形成されることになる表面２５１の第２の部分４５の右のＳＴＩ領域２９２の下にコレクタ部分２８３’’の左方向端部があるように、位置付けられる。したがって、マスク部分７２、７２’、７２’’のロケーションを変更することによって、コレクタ部分２８３、２８３’、２８３’’の左方向範囲が変化し得る。同様に、マスク部分７２、７２’、７２’’の幅を調整することによって、フローティングコレクタ部分２７３、２７３’、２７３’’の右方向端部と、コレクタ部分２７３、２７３’、２７３’’および２８３、２８３’、２８３’’の間のＳＣ領域２５のたとえば、Ｐ型部分２５４、２５４’、２５４’’の分離距離２５５、２５５’、２５５’’とは、最終的なベースコンタクト３０（たとえば、図１参照）のロケーションに対して独立して決定され得る。したがって、開示されている製造方法は大きな設計融通性を提供する。
図１２は、本発明の別の実施形態による改善されたバイポーラトランジスタ２０’’’の中心線１９を中心とした簡略化された断面図を示す。（図１〜図１４において、デバイス２０、２０’’’の右半分のみが図示されていること、および、左半分（図示せず）は中心線１９を中心として対称な鏡像であることが理解されよう。）一般的に、図１〜図１１のものと類似のさまざまなデバイス要素または領域を、同じ参照符号によって識別する慣習が採用されているが、詳細においては異なることを指示するためにトリプルプライム（’’’）が付加されている。別途明確に記載しない限り、プライム（’）またはダブルプライム（’’）を有するかまたは有しない、そのような同様の参照符号を付された要素に関する図１〜図１１に関連した説明が、参照によりここに組み込まれる。バイポーラトランジスタ２０’’’は、ＳＴＩ領域２９がデバイス２０’’’には存在しないという点においてバイポーラトランジスタ２０と異なっている。代わりに、厚さ１０４を有する絶縁遮断層１００が、ＳＣ領域２５の表面２５１上に設けられている。遮断層１００は、閉部分１０１、１０２、１０３および開口またはギャップ１０５、１０６、１０７を有する。閉部分１０１、１０２、１０３は、遮断層１００の開口またはギャップ１０５，１０６、１０７内で露出されるＳＣ領域３４’’’、３８’’’、３０’’’（図１〜図１１の領域３４、３８、３０に類似）の上を除いて、ＳＣ領域２５の表面２５１上にＳＣ金属合金コンタクトが形成されることを局地的に阻害する。シリコン酸化物、窒化ケイ素、およびそれらの組み合わせが、遮断層１００に適切な材料の非限定的な例である。実際には、表面２５１の第１の部分４６内にコレクタコンタクト領域３０、３０’’’に対するオーミック接続３２、３２’’’を形成するために（たとえば、図１および図１２参照）、表面２５１の第２の部分４５内にベースコンタクト領域３８、３８’’’に対するオーミック接続４０、４０’’’を形成するために、および、表面２５１の第３の部分４４内にエミッタ領域３４、３４’’’に対するオーミック接続３６、３６’’’を形成するために、デバイス２０、２０’’’の表面２５１の上に合金化金属（ａｌｌｏｙｉｎｇ ｍｅｔａｌ）が堆積されるとき、遮断層１００の閉部分１０１、１０２、１０３（図１２参照）が存在することによって、ギャップ１０５、１０６、１０７内に露出される表面２５１のそれらの部分４４、４５、４６以外に、そのようなＳＣ金属合金が形成されることが防止される。図１のエミッタ領域３４、ベースコンタクト領域３８、およびコレクタコンタクト領域３０に対するＳＣ金属接続部３６、４０、３２と機能的には実質的に等価である、図１２のエミッタ領域３４’’’、ベースコンタクト領域３８’’’、およびコレクタコンタクト領域３０’’’に対するＳＣ金属接続部３６’’’、４０’’’、３２’’’を残して、その他の場所に位置する任意の非合金化金属（ｕｎａｌｌｏｙｅｄ ｍｅｔａｌ）は、簡易エッチング（ｂｒｉｅｆ ｅｔｃｈ）によって除去される。
ＳＣ領域２５がシリコンから成る場合、開口１０５、１０６、１０７の下に形成されるＳＣ金属合金はシリサイドを含むため、遮断層１００は、一般的に「シリサイド遮断層」と称される。「シリサイド」という用語は具体的には金属−シリコン合金を指すが、本明細書において使用される場合、「シリサイド」という用語は、たとえば、露出コンタクト領域が純粋なシリコン以外の半導体を含むときに形成され得るような任意のＳＣ金属合金を指し、シリコン半導体上に形成されるもののみには限定されない。したがって、説明を簡便にするために、たとえＳＣ領域２５に使用されるＳＣによって非シリコン−金属合金が含まれ得るとしても、遮断層１００は「シリサイド遮断」層１００とも称される場合がある。遮断層１００の閉部分１０１、１０２、１０３は、側方絶縁構造１０１、１０２、１０３、まとめて側方絶縁構造１００とも称される。
シリサイド遮断層１００は、図１〜図１１のＳＴＩ領域２９１とほぼ同じロケーションにある閉部分１０１と、ＳＴＩ領域２９２とほぼ同じロケーションにある閉部分１０２と、ＳＴＩ領域２９３とほぼ同じロケーションにある閉部分１０３とを有する。閉部分１０１の左の遮断層１００内の開口１０５は、表面２５１の第３の部分４４内のエミッタ領域３４’’’のロケーションに対応する。部分１０１と１０２との間の開口１０６は、表面２５１の第２の部分４５内のベースコンタクト領域３８’’’のロケーションに対応する。閉部分１０２と１０３との間の開口１０７は、表面２５１の第１の部分４５内のコレクタコンタクト領域３０’’’のロケーションに対応する。遮断層１００の厚さ１０４は、望ましくはエミッタ領域３４およびコレクタコンタクト領域３０が形成された図７の製造段階８０７の等価物において、および、ベースコンタクト領域３８が形成された図８の製造段階８０８においてマスクとして作用するのに十分に大きい。金属ＳＣ接続部の形成をエミッタ領域３４’’’、ベースコンタクト領域３８’’’およびコレクタコンタクト領域３０’’’に側方に局在化させることに関連して、図１２の側方絶縁構造１００ならびに図１および図４〜図９の側方絶縁構造２９は、類似の機能を実行する。したがって、ＳＴＩ領域２９１、２９２、２９３は「第１の」側方絶縁構造２９と称され、遮断領域１０１、１０２、１０３は「第２の」側方絶縁構造１００と称され、「側方絶縁構造」２９、１００という用語はそれらをまとめて参照するように意図される。
図１２のトランジスタ２０’’’と図１〜図１１のトランジスタ２０との間の別の相違は、トランジスタ２０’’’には深いコレクタ領域２８１、２８２、２７１が存在しないことである。これはトランジスタ２０’’’が形成される様態の結果である。図１３〜図１４は、本発明のまた他の実施形態による、構造９１３、９１４をもたらす製造段階８１３および８１４中の図１２のバイポーラトランジスタ２０’’’の簡略化された断面図を示す。図１３の製造段階８１３は、ＳＴＩ領域２９が存在しないことを除いて、図５の製造段階８０５と機能的に等価である。マスク６０の開口６２を通じて既に説明されたものと実質的に同様にＰウェルインプラント６６が提供され、それによって、開口６２の下で、表面２５１の下に深さ２７６’’’を有するドープ領域６４’’’が形成される。ＳＣ表面２５１のロケーションまたは部分４４、４５、４６は、既に説明されたＳＣ表面２５１のロケーションまたは部分４４、４５、４６と等価である。ドープ領域６４’’’の境界２８５’’’は、前のように実質的にマスク６０の左端６３によって決まる。図５の構造９０５と機能的に等価であるがＳＴＩ領域２９がない構造９１３が結果として生じる。
ここで図１４の製造段階８１４を参照すると、マスク６０が構造９１３から除去され、表面２５１の上にマスク７０が設けられる。マスク７０は、閉部分７１、７２および開部分７３、７４を有し、閉部分７１、７２および開部分７３、７４は、図６の製造段階８０６に示されている同様の参照符号を付された領域または要素と等価であり、類似の機能を実行する。製造段階８１４において、Ｎウェルインプラント７５は、図６の製造段階８０６のインプラント７５について既に説明されたものと類似の様式で提供され、それによって、コレクタ領域２８’’’およびフローティングコレクタ領域２７’’’が形成される。図１３〜図１４の実施形態では、コレクタ領域２８、２７と実質的に同様のコレクタ領域２８’’’、２７’’’が形成される。深さ２８７’’’および２７７’’’は図１の対応する深さ２８７、２７７よりもいくぶん深いものであり得、下方伸張部（ｄｏｗｎｗｏｒｄ ｅｘｔｅｎｓｉｏｎｓ）２８１、２８２、２７１は形成されない。図１２〜図１４の例示的な実施形態では、ベース領域２５３’’’は、コレクタ部分２８３’’’の上でコレクタ部分２８３’’’の左方向端部からコレクタ部分２８４’’’の左方向端部２８５’’’まで距離２９０（図１４参照）にわたって伸張する。構造９１４が結果として生じる。本明細書における記載に基づいて、コレクタ領域２８’’’、２７’’’のロケーションおよび分離を、図９〜図１０のコレクタ領域２８、２７のロケーションおよび分離が変化するのと同様に変化させるために、図１４のマスク部分７１、７２および開口７３、７４の位置およびサイズが、図１０〜図１１のマスク部分７１’、７１’’、７２’、７２’’および開口７３’、７３’’、７４’、７４’’に関して説明されたものと実質的に同様に調整され得ることを、当業者であれば理解しよう。これによって、有益な設計融通性が提供される。
図１〜図１１では、デバイス２０は、表面２５１の第１の部分４６内のコレクタコンタクト領域３０と、表面２５１の第２の部分４５内のベースコンタクト領域３８と、表面２５１の第３の部分４４内のエミッタ領域３４との側方分離を画定するために、ＳＴＩ領域２９を使用して形成された。図１２では、デバイス２０’’’は、表面２５１の第１の部分４６内のコレクタコンタクト領域３０’’’と、表面２５１の第２の部分４５内のベースコンタクト領域３８’’’と、表面２５１の第３の部分４４内のエミッタ領域３４’’’ との側方分離を画定するために、シリサイド遮断領域１００を使用して形成された。ＳＴＩ領域２９およびシリサイド遮断領域１００は、まとめて側方絶縁構造２９、１００と称される。描かれている実施形態では、単一のタイプの側方絶縁構造（たとえば、２９または１００）が、すべてのこのような分離を確立するために使用されている。しかしながら、他の実施形態では、そのような構成が混合して使用されてもよい。たとえば、限定であるようには意図されないが、エミッタ領域３４、３４’’’とベースコンタクト領域３８、３８’’’との間の分離は、或るタイプの側方絶縁構造（たとえば、２９または１００のいずれか）によって決定されてよく、ベースコンタクト領域３８、３８’’’とコレクタコンタクト領域３０、３０’’’との間の分離は、別のタイプの絶縁構造（たとえば、１００または２９のいずれか）によって決定されてもよい。したがって、単一のタイプの側方絶縁構造が一貫して使用される必要はなく、それらは設計者によって所望されるように混合および適合されてよい。したがって、本発明の方法および構造は、大きな融通性を保持する。
それが含まれている以下の節および特許請求の範囲において、単純な整数としてプライムなしで（たとえば、（’）、（’’）、および／または（’’’）なしで表記される任意の参照符号は、そのような変形形態を含むものとして解釈されるものとする。第１の実施形態によれば、バイポーラトランジスタ（２０）であって、上面（２５１）を有し、その中に第１の導電型のベース領域（６４）、第２の反対の導電型のエミッタ領域（３４）、エミッタ領域（３４）から側方に分離される第１の導電型のベースコンタクト領域（３８）、およびベースコンタクト領域（３８）から側方に分離される第２の導電型のコレクタコンタクト領域（３０）を有する第１の導電型の第１の半導体（ＳＣ）領域（２５）と、コレクタコンタクト領域（３０）に結合される第２の導電型のコレクタ領域（２８）と、コレクタ領域（２８）から側方に離間されるとともに少なくとも部分的にエミッタ領域（３４）の下に位置する第２の導電型のフローティングコレクタ領域（２７）とを備える、バイポーラトランジスタが提供される。さらなる実施形態によれば、フローティングコレクタ領域（２７）の中央部分（２７３）は、エミッタ（３４）の下に位置するとともに当該エミッタからベース領域（６４）の第１の部分（２５２）によって垂直方向に分離される。またさらなる実施形態によれば、フローティングコレクタ領域（２７）の中央部分（２７３）は、エミッタ（３４）の直下のロケーションからコレクタ領域（２８）に向かって０よりも大きい第１の距離（２７２）だけ側方に伸張する。なおさらなる実施形態によれば、第１の距離（２７２）は、少なくとも約０．１マイクロメートルである。またなおさらなる実施形態によれば、コレクタ領域（２８）およびフローティングコレクタ領域（２７）は、ベース領域（６４）に連通する第１のＳＣ領域（２５）のさらなる部分（２５４）によって側方に分離され、第１のＳＣ領域（２５）のさらなる部分（２５４）は、第１の横幅（２５５）を有する。なおまたさらなる実施形態によれば、第１の横幅（２５５）は、少なくとも約０．１マイクロメートルである。別の実施形態によれば、コレクタ領域（２８）の中央部分（２８３）は、ベース領域（６４）の第２の部分（２５３）によってベースコンタクト領域（３８）から垂直方向に分離される。また別の実施形態によれば、ベース領域（６４）の第２の部分（２５３）は、ベースコンタクト（３８）からコレクタ領域（２８）の上側部分（２８４）に向かって少なくとも約０．２５マイクロメートルの第２の距離（２５９）だけ側方に伸張する。なお別の実施形態によれば、フローティングコレクタ領域（２７）は、第１のＳＣ領域（２５）の第１の下位部分（２５２、２５４、２６１）によって実質的に包囲される。またなお別の実施形態によれば、コレクタ領域（２８）は、第１のＳＣ領域（２５）の第２の下位部分（２５３、２６０、２６１、２５４）によって実質的に側方で包囲される。なおまた別の実施形態によれば、バイポーラトランジスタはさらに、第１のＳＣ領域（２５）の下に位置する絶縁層（２４）を備える。さらに別の実施形態によれば、バイポーラトランジスタ（２０）は付加的に、上面（２５１）に隣接するとともにエミッタ領域（３４）と、ベースコンタクト領域（３８）と、コレクタコンタクト領域（３０）とを側方で分離する側方絶縁構造（２９、１００）を備える。
第２の実施形態によれば、バイポーラトランジスタ（２０）を形成するための方法であって、第１の導電型の第１のＳＣ領域（２５）を有する基板（２２）を提供することと、第１のＳＣ領域（２５）内に、第２の反対の導電型のコレクタ領域（２８）および第２の反対の導電型のフローティングコレクタ領域（２７）を形成することであって、コレクタ領域（２８）およびフローティングコレクタ領域（２７）は、第１の側方距離（２５４）によって離間される、形成することと、第１のＳＣ領域（２５）内に、フローティングコレクタ領域（２７）から垂直方向に分離されるとともに少なくとも部分的に当該フローティングコレクタ領域の上に重なり、第２の導電型のエミッタ領域（３４）を形成するとともに、コレクタ領域（２８）に結合されるとともにエミッタ領域（３４）から側方に分離される第２の導電型のコレクタコンタクト領域（３０）を形成することと、第１のＳＣ領域（２５）内に、コレクタ領域（２８）から垂直方向に分離されるとともにエミッタ領域（３４）から側方に分離される第１の導電型のベースコンタクト領域（３８）を形成することとを含む、方法が提供される。さらなる実施形態によれば、側方に分離されるエミッタ領域（３４）およびベースコンタクト領域（３８）を形成することは、第１の側方絶縁構造（２９１、１０１）を使用して実行され、側方に分離されるベースコンタクト領域（３８）およびコレクタコンタクト領域（３０）を形成することは、第２の側方絶縁構造（２９２、１０２）を使用して実行される。またさらなる実施形態によれば、側方に分離されるエミッタ領域（３４）、ベースコンタクト領域（３８）およびコレクタ領域（３０）を形成することは、第１の側方絶縁構造（２９１、１０１）および第２の側方絶縁構造（２９２、１０２）を、（ｉ）両方をシャロー・トレンチ・アイソレーション（ＳＴＩ）領域（２９１、２９２）として、または（ｉｉ）両方をＳＣ金属合金遮断（ＳＣ−ＭＡＢ）領域（１０１、１０２）として、または（ｉｉｉ）第１の側方絶縁構造（２９１、１０１）がＳＴＩ領域（２９１）である場合は第２の側方絶縁構造（２９２、１０２）がＳＣ−ＭＡＢ領域（１０２）であり、もしくは、第１の側方絶縁構造（２９１、１０１）がＳＣ−ＭＡＢ領域（１０２）である場合は第２の側方絶縁構造（２９２、１０２）がＳＴＩ領域（２９１）である、それらの組み合わせとして形成することを含む。なおさらなる実施形態によれば、方法はさらに、エミッタ領域（３４）とフローティングコレクタ領域（２７）との間にある第１のＳＣ領域（２５）の第１の部分（２５２）と、コレクタ領域（２８）の一部にわたって側方に伸張する第２の部分（２５３）と、コレクタ領域（２８）とフローティングコレクタ領域（２７）との間の別の部分（２５４）を有する第１の導電型のベース領域（６４）とを形成することを含む。またなおさらなる実施形態によれば、ベース領域（６４）を形成することは、いずれかの順序で、第１のＳＣ領域（２５）のより狭い部分（６４）に第１の導電型の不純物をドープすることと、第１のＳＣ領域（２５）の上記部分に第２の導電型の不純物をドープすることによって、コレクタ領域（２８）およびフローティングコレクタ領域（２７）を形成することとを含む。
第３の実施形態によれば、バイポーラトランジスタ（２０）であって、上面（２５１）を有し、その中にエミッタ領域（３４）、ベースコンタクト領域（３８）およびコレクタコンタクト領域（３０）を有する第１の導電型の第１の半導体（ＳＣ）領域（２５）と、エミッタ領域（３４）の下に位置するが、第１のＳＣ領域（２５）の第１の部分（２５２）によって当該エミッタ領域から垂直方向に分離される、第１のＳＣ領域（２５）内の第２の反対の導電型の第２のＳＣ領域（２７）であって、当該第２のＳＣ領域（２７）は、ベースコンタクト領域（３８）に向かって側方に伸張するが当該ベースコンタクト領域には届かない中央部分（２７３）を有する、第２のＳＣ領域と、第１のＳＣ領域（２５）内の第２の導電型の第３のＳＣ領域（２８）とを備え、当該第２のＳＣ領域（２８）は、コレクタコンタクト領域（３０）の下に位置するとともに当該コレクタコンタクト領域にオーミック結合される第１の部分（２８４）と、当該第３のＳＣ領域（２８）の第１の部分（２８４）にオーミック結合されるとともに、少なくともベースコンタクト領域（３８）にオーミック結合される第１のＳＣ領域（２５）の第２の部分（２５３）によって部分的に上面（２５１）から分離される第２の部分（２８３）を有し、当該第３のＳＣ領域（２８）は、第１のＳＣ領域（２５）の第３の部分（２５４）によって第２のＳＣ領域（２７）から側方に分離される、バイポーラトランジスタが提供される。さらなる実施形態によれば、第３のＳＣ領域（２８）は、第１のＳＣ領域（２５）の第１の下位部分（２５３、２５４、２６０、２６１）によって実質的に側方で包囲される。またさらなる実施形態によれば、第２のＳＣ領域（２７）は、第１のＳＣ領域（２５）の第２の下位部分（２５２、２５４、２６１）によって実質的に包囲される。
前述の本発明の詳細な説明の中で少なくとも１つの例示的な実施形態および作製方法を提示してきたが、膨大な数の変形形態が存在することを諒解されたい。１つまたは複数の例示的な実施形態は例に過ぎず、本発明の範囲、適用性または構成を限定することは決して意図されていないことも理解されるべきである。そうではなく、前述の詳細な説明は当業者に、本発明の例示的な実施形態を実施するための簡便な指針を提供することになり、添付の特許請求の範囲において明記されているような本発明の範囲およびその法的均等物から逸脱することなく、例示的な実施形態に記載されている要素の機能および構成にさまざまな変更を成すことができることが理解される。

Claims (20)

  1. バイポーラトランジスタであって、
    第１の導電型の第１の半導体（ＳＣ）領域であって、上面を有し、その中に前記第１の導電型のベース領域、第２の反対の導電型のエミッタ領域、前記エミッタ領域から側方に分離される前記第１の導電型のベースコンタクト領域、および前記ベースコンタクト領域から側方に分離される前記第２の導電型のコレクタコンタクト領域を有する、第１の半導体（ＳＣ）領域と；
    前記コレクタコンタクト領域に結合される前記第２の導電型のコレクタ領域と；
    前記コレクタ領域から側方に離間されるとともに少なくとも部分的に前記エミッタ領域の下に位置する前記第２の導電型のフローティングコレクタ領域と
    を備える、バイポーラトランジスタ。
  2. 前記フローティングコレクタ領域の中央部分は、前記エミッタ領域の下に位置するとともに、前記エミッタ領域から前記ベース領域の第１の部分によって垂直方向に分離される、
    請求項１に記載のバイポーラトランジスタ。
  3. 前記フローティングコレクタ領域の前記中央部分は、前記エミッタ領域の直下のロケーションから前記コレクタ領域に向かって０よりも大きい第１の距離だけ側方に伸張する、
    請求項２に記載のバイポーラトランジスタ。
  4. 前記第１の距離は、少なくとも約０．１マイクロメートルである、
    請求項３に記載のバイポーラトランジスタ。
  5. 前記コレクタ領域および前記フローティングコレクタ領域は、前記ベース領域に連通する前記第１の半導体領域のさらなる部分によって側方に離間分離され、
    前記第１の半導体領域（２５）の前記さらなる部分は、第１の横幅を有する、
    請求項１に記載のバイポーラトランジスタ。
  6. 前記第１の横幅は、少なくとも約０．１マイクロメートルである、
    請求項５に記載のバイポーラトランジスタ。
  7. 前記コレクタ領域の中央部分は、前記ベースコンタクト領域から前記ベース領域の第２の部分によって垂直方向に分離される、
    請求項１に記載のバイポーラトランジスタ。
  8. 前記ベース領域の前記第２の部分は、前記ベースコンタクト領域から前記コレクタ領域の上側部分に向かって少なくとも約０．２５マイクロメートルの第２の距離だけ伸張する、
    請求項７に記載のバイポーラトランジスタ。
  9. 前記フローティングコレクタ領域は、前記第１の半導体領域の第１の下位部分によって実質的に包囲される、
    請求項１に記載のバイポーラトランジスタ。
  10. 前記コレクタ領域は、前記第１の半導体領域の第２の下位部分によって実質的に側方で包囲される、
    請求項９に記載のバイポーラトランジスタ。
  11. 前記バイポーラトランジスタはさらに、前記第１の半導体領域の下に位置する絶縁層を備える、
    請求項１に記載のバイポーラトランジスタ。
  12. 前記バイポーラトランジスタはさらに、前記上面に隣接するとともに前記エミッタ領域、前記ベースコンタクト領域、および前記コレクタコンタクト領域を側方で分離する側方絶縁構造を備える、
    請求項１に記載のバイポーラトランジスタ。
  13. バイポーラトランジスタを形成するための方法であって、
    第１の導電型の第１の半導体領域を有する基板を提供することと；
    前記第１の半導体領域内に、第２の反対の導電型の互いに離間されたコレクタ領域およびフローティングコレクタ領域を形成することと；
    前記第１の半導体領域内に、前記フローティングコレクタ領域から垂直方向に分離されるとともに少なくとも部分的に前記フローティングコレクタ領域の上に重なる、前記第２の導電型のエミッタ領域を形成するとともに、前記コレクタ領域に結合されるとともに前記エミッタ領域から側方に分離される前記第２の導電型のコレクタコンタクト領域を形成することと；
    前記第１の半導体領域内に、前記コレクタ領域から垂直方向に分離されるとともに前記エミッタ領域から側方に分離される前記第１の導電型のベースコンタクト領域を形成することと
    を含む、方法。
  14. 前記側方に分離されるエミッタ領域およびベースコンタクト領域を形成することは、第１の側方絶縁構造を使用して実行され、
    前記側方に分離されるベースコンタクト領域およびコレクタコンタクト領域を形成することは、第２の側方絶縁構造を使用して実行される、
    請求項１３に記載の方法。
  15. 前記側方に分離されるエミッタ領域、ベースコンタクト領域、およびコレクタ領域を形成することは、前記第１の側方絶縁構造および前記第２の側方絶縁構造を、（ｉ）両方をシャロー・トレンチ・アイソレーション（ＳＴＩ）領域として、または（ｉｉ）両方をＳＣ金属合金遮断（ＳＣ−ＭＡＢ）領域として、または（ｉｉｉ）前記第１の側方絶縁構造がＳＴＩ領域である場合は前記第２の側方絶縁構造がＳＣ−ＭＡＢ領域であり、もしくは、前記第１の側方絶縁構造がＳＣ−ＭＡＢ領域である場合には前記第２の側方絶縁構造がＳＴＩ領域（２９１）である、それらの組み合わせとして、形成することを含む、
    請求項１４に記載の方法。
  16. 前記方法はさらに、前記エミッタ領域と前記フローティングコレクタ領域との間にある前記第１の半導体領域の第１の部分と、前記コレクタ領域の一部にわたって側方に伸張する第２の部分と、前記コレクタ領域と前記フローティングコレクタ領域との間の別の部分とを有する前記第１の導電型のベース領域を形成することを含む、
    請求項１３に記載の方法。
  17. 前記ベース領域を形成することは、いずれかの順序で、前記第１の半導体領域のより狭い部分に前記第１の導電型の不純物をドープすることと、前記第１の半導体領域の部分に前記第２の導電型の不純物をドープすることによって前記コレクタ領域およびフローティングコレクタ領域を形成することとを含む、
    請求項１６に記載の方法。
  18. バイポーラトランジスタであって、
    上面を有し、その中にエミッタ領域、ベースコンタクト領域およびコレクタコンタクト領域を有する第１の導電型の第１の半導体（ＳＣ）領域と；
    前記エミッタ領域の下に位置するが、前記第１の半導体領域の第１の部分によって前記エミッタ領域から垂直方向に分離される、前記第１の半導体領域内の第２の反対の導電型の第２の半導体領域であって、前記第２の半導体領域は、前記ベースコンタクト領域に向かって側方に伸張するが前記ベースコンタクト領域には届かない中央部分を有する、第２の半導体領域と；
    前記第１の半導体領域内の前記第２の導電型の第３の半導体領域と
    を備え、
    前記第２の半導体領域は、前記コレクタコンタクト領域の下に位置するとともに前記コレクタコンタクト領域にオーミック結合される第１の部分、および前記第３の半導体領域の前記第１の部分にオーミック結合されるとともに、少なくとも前記ベースコンタクト領域にオーミック結合される前記第１の半導体領域の第２の部分によって部分的に前記上面から分離される第２の部分を有し、
    前記第３の半導体領域は、前記第１の半導体領域の第３の部分によって前記第２の半導体領域から側方に分離される、バイポーラトランジスタ。
  19. 前記第３の半導体領域は、前記第１の半導体領域の第１の下位部分によって実質的に包囲される、
    請求項１８に記載のバイポーラトランジスタ。
  20. 前記第２の半導体領域は、前記第１の半導体領域の第２の下位部分によって実質的に側方で包囲される、
    請求項１８に記載のバイポーラトランジスタ。
JP2013143177A 2012-07-10 2013-07-09 高降伏電圧を有するバイポーラトランジスタ Active JP6188205B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/545,746 2012-07-10
US13/545,746 US9099489B2 (en) 2012-07-10 2012-07-10 Bipolar transistor with high breakdown voltage

Publications (3)

Publication Number Publication Date
JP2014017487A true JP2014017487A (ja) 2014-01-30
JP2014017487A5 JP2014017487A5 (ja) 2016-08-25
JP6188205B2 JP6188205B2 (ja) 2017-08-30

Family

ID=49913281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013143177A Active JP6188205B2 (ja) 2012-07-10 2013-07-09 高降伏電圧を有するバイポーラトランジスタ

Country Status (3)

Country Link
US (1) US9099489B2 (ja)
JP (1) JP6188205B2 (ja)
CN (1) CN103545358A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9577035B2 (en) * 2012-08-24 2017-02-21 Newport Fab, Llc Isolated through silicon vias in RF technologies
US10600894B2 (en) * 2018-07-03 2020-03-24 Qualcomm Incorporated Bipolar junction transistor and method of fabricating the same

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348864A (ja) * 1986-08-19 1988-03-01 Mitsubishi Electric Corp 半導体集積回路の製造方法
JPH01129457A (ja) * 1987-11-16 1989-05-22 Oki Electric Ind Co Ltd 半導体装置
JPH0294527A (ja) * 1988-09-30 1990-04-05 Nec Yamagata Ltd 半導体装置
JPH10508155A (ja) * 1994-10-31 1998-08-04 テレフオンアクチーボラゲツト エル エム エリクソン 浮動コレクタを有する絶縁材上シリコン半導体装置
JPH11251240A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体装置およびその製造方法
JP3242127B2 (ja) * 1990-07-18 2001-12-25 シーメンス アクチエンゲゼルシヤフト バイポーラトランジスタの製法
US20080157280A1 (en) * 2006-12-27 2008-07-03 Nam Joo Kim Bjt and method for fabricating the same
US20120098096A1 (en) * 2010-10-21 2012-04-26 Freescale Semiconductor, Inc. bipolar transistor

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5758356A (en) 1980-09-26 1982-04-08 Toshiba Corp Manufacture of semiconductor device
US4536945A (en) 1983-11-02 1985-08-27 National Semiconductor Corporation Process for producing CMOS structures with Schottky bipolar transistors
US5124271A (en) 1990-06-20 1992-06-23 Texas Instruments Incorporated Process for fabricating a BiCMOS integrated circuit
US4987089A (en) 1990-07-23 1991-01-22 Micron Technology, Inc. BiCMOS process and process for forming bipolar transistors on wafers also containing FETs
TW297142B (ja) 1993-09-20 1997-02-01 Handotai Energy Kenkyusho Kk
US6724066B2 (en) 2001-04-30 2004-04-20 Texas Instruments Incorporated High breakdown voltage transistor and method
JP2006186225A (ja) * 2004-12-28 2006-07-13 Nec Electronics Corp 半導体装置
US7375410B2 (en) 2004-02-25 2008-05-20 International Business Machines Corporation Ultra-thin SOI vertical bipolar transistors with an inversion collector on thin-buried oxide (BOX) for low substrate-bias operation and methods thereof
JP2006066788A (ja) * 2004-08-30 2006-03-09 Mitsubishi Electric Corp 半導体装置
EP1643549B8 (en) 2004-09-30 2019-03-06 Infineon Technologies AG Method for producing vertical bipolar transistors and integrated circuit with vertical bipolar transistors

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6348864A (ja) * 1986-08-19 1988-03-01 Mitsubishi Electric Corp 半導体集積回路の製造方法
JPH01129457A (ja) * 1987-11-16 1989-05-22 Oki Electric Ind Co Ltd 半導体装置
JPH0294527A (ja) * 1988-09-30 1990-04-05 Nec Yamagata Ltd 半導体装置
JP3242127B2 (ja) * 1990-07-18 2001-12-25 シーメンス アクチエンゲゼルシヤフト バイポーラトランジスタの製法
JPH10508155A (ja) * 1994-10-31 1998-08-04 テレフオンアクチーボラゲツト エル エム エリクソン 浮動コレクタを有する絶縁材上シリコン半導体装置
JPH11251240A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体装置およびその製造方法
US20080157280A1 (en) * 2006-12-27 2008-07-03 Nam Joo Kim Bjt and method for fabricating the same
US20120098096A1 (en) * 2010-10-21 2012-04-26 Freescale Semiconductor, Inc. bipolar transistor

Also Published As

Publication number Publication date
JP6188205B2 (ja) 2017-08-30
US20140015090A1 (en) 2014-01-16
US9099489B2 (en) 2015-08-04
CN103545358A (zh) 2014-01-29

Similar Documents

Publication Publication Date Title
JP6713453B2 (ja) カスケードされたリサーフ注入及び二重バッファを備えるｌｄｍｏｓデバイスのための方法及び装置
US9590097B2 (en) Semiconductor devices and related fabrication methods
EP2680312B1 (en) High breakdown voltage LDMOS device
US8198703B2 (en) Zener diode with reduced substrate current
US9281375B2 (en) Methods of producing bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
TWI549253B (zh) 靜電放電防護電路
US20080203534A1 (en) Complementary zener triggered bipolar esd protection
US8946862B2 (en) Methods for forming bipolar transistors
US10256133B2 (en) Method of manufacturing semiconductor device
JP2013517633A (ja) Ｅｓｄ保護デバイスおよび方法
US8946041B2 (en) Methods for forming high gain tunable bipolar transistors
JP2014053523A (ja) 半導体装置およびその製造方法
TWI748199B (zh) 半導體裝置以及半導體裝置的製造方法
JP7299769B2 (ja) 半導体装置
JP2016021547A (ja) 半導体装置の製造方法
US9466687B2 (en) Methods for producing bipolar transistors with improved stability
US9202887B2 (en) Methods for fabricating improved bipolar transistors
US10141397B2 (en) Semiconductor device and method of manufacturing the same
JP6103712B2 (ja) 半導体装置およびそれを製造するための方法
JP6188205B2 (ja) 高降伏電圧を有するバイポーラトランジスタ
EP3591698A1 (en) Unidirectional esd protection with buried breakdown thyristor device
US9231120B2 (en) Schottky diode with leakage current control structures
US8916935B2 (en) ESD clamp in integrated circuits
JP2007235084A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170428

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170731

R150 Certificate of patent or registration of utility model

Ref document number: 6188205

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250