JPH11251240A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH11251240A
JPH11251240A JP4698098A JP4698098A JPH11251240A JP H11251240 A JPH11251240 A JP H11251240A JP 4698098 A JP4698098 A JP 4698098A JP 4698098 A JP4698098 A JP 4698098A JP H11251240 A JPH11251240 A JP H11251240A
Authority
JP
Japan
Prior art keywords
diffusion layer
region
layer
semiconductor
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4698098A
Other languages
English (en)
Inventor
Masaoki Kajiyama
正興 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP4698098A priority Critical patent/JPH11251240A/ja
Publication of JPH11251240A publication Critical patent/JPH11251240A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】 【課題】 J−FETの相互コンダクタンスの向上と耐
圧低下の防止を両立した上で、バイポーラトランジスタ
とJ−FEの集積化を可能にした半導体装置を提供す
る。 【解決手段】 J−FETの上部ゲート領域になるP形
拡散層15bはバイポーラトランジスタの活性ベースに
なるP形拡散層15aと同時に浅く形成する。チャンネ
ル領域になるN-形半導体層4は十分に厚いので、相互
コンダクタンスは向上できる。そして、チャンネル領域
と基板間のPN接合は互いに低濃度なので耐圧低下を防
止できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、IC等の半導体装
置内に集積化される接合型電界効果トランジスタ(以
下、J−FETと略す)、およびその製造方法に関する
ものである。
【0002】
【従来の技術】一般に、テレビ、ラジオなどの受信機
や、携帯電話などの通信機器には、バイポーラ型ICが
広く用いられている。近年、利用する電波の周波数が高
まる一方で、ICの多機能化が進められており、超高周
波用のNPNトランジスタ(以下、NPNTrと略す)
を集積化したICの高耐圧化を図るために、同じIC内
にJ−FETを集積化した超高周波用のICが開発され
ている。
【0003】超高周波用NPNTrと横型のJ−FET
を集積化したICについては、先行例として特開平4−
291952号公報に示されたものがあり、以下に説明
する。図8は従来のICの断面構造図であり、NPNT
rの形成領域24とJ−FETの形成領域25とは素子
分離領域33で分離されている。そして、NPNTrの
形成領域24には、半導体基板32の上層にコレクタ拡
散層35を形成し、その上に形成されたエピタキシャル
層31に分離領域38を挟んでベース拡散層36とコレ
クタウォール拡散層39とを形成し、ベース拡散層36
の上層の一部にエミッタ拡散層37を形成する。
【0004】一方、J−FETの形成領域25には、半
導体基板32の上層に下部ゲート拡散層40を形成し、
それに接続するチャンネル形成領域41をエピタキシャ
ル層31に形成し、その上面に上部ゲート拡散層42を
形成して、それらの両側にソース拡散層43とドレイン
拡散層44を形成する。
【0005】以上のように構成された従来のICでは、
NPNTrを形成するために必要な拡散工程に、P+
下部ゲート拡散層40を形成するための工程と、N形チ
ャンネル形成領域41を形成するための工程とを追加す
ることによって、高耐圧で高相互コンダクタンスを有す
るJ−FETの集積化を実現している。
【0006】
【発明が解決しようとする課題】しかしながら上記の従
来の構成では以下に述べる課題を有していた。
【0007】従来例では、J−FETの上部ゲート拡散
層42はNPNTrの外部ベースになるベース拡散層3
6と同一工程で形成されるので活性ベース領域(エミッ
タ拡散層37直下のベース領域)に比べて深くなる。そ
の上、ドレイン電流を効果的に制御するために下部ゲー
ト拡散層40も設けているので、上下のゲートに挟まれ
たチャンネル形成領域41の厚さは元のエピタキシャル
層31に比べておよそ半分程度に狭くなっている。J−
FETの相互コンダクタンスは、チャンネル領域の厚さ
とその不純物濃度に比例する関係にある。従って、この
ようにチャンネル領域が狭くなった場合には、不純物濃
度を元のエピタキシャル層31に比べて高くし、相互コ
ンダクタンスの低下を防止する必要がある。しかし、チ
ャンネル領域の不純物濃度を高くすると、ゲート−チャ
ンネル(およびドレイン)間の耐圧が低下する。
【0008】また、ドレイン拡散層44はNPNTrの
コレクタウォール拡散層39と同一工程で形成するの
で、エピタキシャル層31より深くなり半導体基板32
に達している。この場合、このドレイン−基板(ボトム
ゲート)間の耐圧は平坦なエピタキシャル層−基板間の
耐圧よりも相当に低くなる。つまり、従来の構成では相
互コンダクタンスを向上するという利点を有す反面、J
−FETの耐圧を低下するという欠点を有する。
【0009】本発明の目的は、上記従来の問題点を解決
するもので、J−FETの相互コンダクタンスの向上と
耐圧低下を防止することが可能な半導体装置およびその
製造方法を提供することである。
【0010】
【課題を解決するための手段】この目的を達成するため
に請求項1に記載の本発明の半導体装置は、チャンネル
領域になる一方導電形の半導体層を一主面に有する半導
体基板と、前記半導体層内の所定領域に形成され上部ゲ
ート領域になる他方導電形の第1の拡散層と、前記第1
の拡散層を挟んだ両側に形成されソース領域およびドレ
イン領域になる一方導電形の第2の拡散層とを備えた接
合型電界効果トランジスタを集積化する半導体装置であ
って、前記半導体基板に形成されるバイポーラ型トラン
ジスタの活性ベース領域と同一の拡散層で前記上部ゲー
ト領域を構成している。
【0011】この構成によれば、バイポーラ型トランジ
スタの活性ベース領域と同様に上部ゲート領域の第1の
拡散層は浅くなり、上部ゲート領域下のチャンネル領域
の実効的な半導体層が厚くなるので、耐圧の低下を防止
した上で相互コンダクタンスを大きくできる。
【0012】また、請求項3に記載の本発明の半導体装
置は、一方導電形の半導体層を一主面に有する半導体基
板と、前記半導体層内の所定領域に形成され上部ゲート
領域になる他方導電形で第1の拡散層と、前記第1の拡
散層の両側に形成されソース領域およびドレイン領域に
なる一方導電形の第2の拡散層と、少なくとも前記第1
の拡散層より下に位置して前記半導体層内でチャンネル
領域になる前記半導体層よりも高濃度な一方導電形の第
3の拡散層とを備えた接合型電界効果トランジスタを集
積化する半導体装置であって、前記半導体基板上に形成
されるバイポーラ型トランジスタの活性ベース領域の直
下に接して形成される埋め込みコレクタ領域と同一の拡
散層で前記チャンネル領域を構成している。
【0013】この構成によれば、超高周波バイポーラ型
トランジスタの埋め込みコレクタ領域と同様に、少なく
とも上部ゲート領域より下に位置する第3の拡散層は半
導体層よりも高濃度になり、上部ゲート領域下の実効的
なチャンネル領域の不純物濃度は高くなるが、この第3
の拡散層の下には低濃度の半導体層があるので耐圧低下
を防止した上でその相互コンダクタンスは向上する。
【0014】そして、請求項5に記載の本発明の製造方
法は、他方導電形の半導体基板の一主面に一方導電形の
半導体層を形成する工程と、前記半導体層の所定深さに
チャンネル領域になる前記半導体層よりも高濃度な一方
導電形の第3の拡散層を形成する工程と、前記半導体層
の所定領域に上部ゲート領域になる他方導電形で第1の
拡散層を形成する工程と、前記第1の拡散層を挟んだ両
側にソースおよびドレイン領域になる一方導電形の第2
の拡散層を形成する工程とによって接合型電界効果トラ
ンジスタを集積化する半導体装置の製造方法であって、
前記チャンネル領域は前記半導体基板上に形成されるバ
イポーラ型トランジスタの活性ベース領域の直下に埋め
込みコレクタ領域を形成する第3の拡散層と同一工程で
形成され、前記上部ゲート領域は前記バイポーラ型トラ
ンジスタの活性ベース領域になる第1の拡散層と同一工
程で形成される構成である。
【0015】本発明の構成によれば、超高周波バイポー
ラ型トランジスタの埋め込みコレクタ領域や活性ベース
領域の形成と同時に、J−FETの実効的なチャンネル
領域の第3の拡散層や上部ゲート領域の第1の拡散層を
形成できるので、少なくとも上部ゲート領域より下に位
置する第3の拡散層は本来の半導体層よりも高濃度にな
り、しかも上部ゲート領域の第1の拡散層は浅くなる。
したがって、上部ゲート領域下の実効的なチャンネル領
域の不純物濃度は高く、しかも第3の拡散層の下には低
濃度の半導体層があるので耐圧低下を防止した上でその
相互コンダクタンスは向上する。つまり、超高周波用の
バイポーラ型トランジスタと同一の製造工程で製造で
き、高耐圧でしかも高相互コンダクタンスを有する横型
のJ−FETを集積化できる。
【0016】
【発明の実施の形態】以下、本発明の第1の実施形態に
ついて、図1を参照しながら説明する。
【0017】図1は本発明の第1の実施形態における横
型のJ−FETを集積化したICの断面構造図を示すも
のである。図1において、1はP-形単結晶シリコン基
板(以下、半導体基板と略す)、2はNPNTrのN+
形コレクタ埋め込み層、3はP+形チャンネルストッパ
ー層(以下、チャンスト層と略す)、4はNPNTrの
コレクタおよびJ−FETのチャンネル領域になるN-
形エピタキシャル層(以下、半導体層と略す)、5は分
離領域のシリコン酸化膜(以下、SiO2膜と略す)、
6はNPNTrのコレクタウォールになるN+形拡散
層、7はNPNTrのベース引き出し電極になるP+
の多結晶シリコン膜、8は層間絶縁膜になるCVD−S
iO2膜、9は表面保護膜になるSiO2膜、10はNP
NTrの外部ベースになるP+形拡散層、11は耐湿性
を改善するための表面保護膜になるシリコン窒化膜(以
下、Si34膜と略す)、12は超高周波NPNTrの
自己整合形成に使用するためのサイドウォールを形成す
る多結晶シリコン膜、14aはNPNTrのエミッタ電
極になる多結晶シリコン膜、14bはNPNTrのコレ
クタ電極になる多結晶シリコン膜、14cはJ−FET
のゲート電極になる多結晶シリコン膜、14dはJ−F
ETのソースおよびドレイン電極になる多結晶シリコン
膜、15aはNPNTrの活性ベースになるP形拡散
層、15bはJ−FETの上部ゲートになるP形拡散
層、16aはNPNTrのエミッタ領域になるN+形拡
散層、16bはNPNTrのコレクタコンタクト領域に
なるN+形拡散層、16cはJ−FETのソースおよび
ドレインになるN+形拡散層、17は層間絶縁膜になる
CVD−SiO2膜、18は金属配線になるアルミニウ
ム合金配線(Al−Si−Cu)である。
【0018】以上の構成によれば、J−FETの上部ゲ
ート領域になるP形拡散層15bが超高周波用のNPN
Trの活性ベースになるP形拡散層15aと同様に約
0.1〜0.2μm程度の深さに浅く形成できる。こう
すると、NPNTrの高周波特性である遮断周波数(以
下、fTと略す)が向上するため、エピ厚を約1μm程
度に薄くしても、上部ゲート領域下のチャンネル領域に
なるN-形半導体層4は十分に厚いので、J−FETの
相互コンダクタンス(以下、gmと略す)を向上するこ
とができる。また、P形拡散層15bは浅く、N-形半
導体層4の不純物濃度も低いのでその接合容量は小さ
い。したがって、J−FETのゲート入力容量も低減で
きる。
【0019】そして、J−FETのチャンネル領域と基
板(バックゲート)間のPN接合は、従来例で設けてい
た不純物濃度の高い拡散層は無く、互いに低濃度のP-
形半導体基板1とN-形半導体層4で構成しているの
で、ドレインに高い電圧を印加してもドレイン−基板間
の空乏層は十分に広がり、電界の集中が緩和され、耐圧
の低下を防止することができる。
【0020】次に、本発明の第2の実施形態について、
図2を参照しながら説明する。図2は本発明の第2の実
施形態における横型のJ−FETを集積化したICの断
面構造図を示すものである。図2において、第1の実施
形態の図1と共通の要素は同じ番号を用いており、1は
-形半導体基板、2はNPNTrのN+形コレクタ埋め
込み層、3はP+形チャンスト層、4はNPNTrのコ
レクタおよびJ−FETのチャンネル領域になるN-
半導体層、5は分離領域のSiO2膜、6はNPNTr
のコレクタウォールになるN+形拡散層、7はNPNT
rのベース引き出し電極になるP+形多結晶シリコン
膜、8は層間絶縁膜になるCVD−SiO2膜、9は表
面保護膜になるSiO2膜、10はNPNTrの外部ベ
ースになるP+形拡散層、11は耐湿性を改善するため
の表面保護膜になるSi34膜、12は超高周波NPN
Trを自己整合的に形成するためのスペーサーになるサ
イドウォールの多結晶シリコン膜、13aと13bはN
PNTrの埋め込みコレクタ領域およびJ−FETの実
効的なチャンネル領域になるN形拡散層、14aはNP
NTrのエミッタ電極になる多結晶シリコン膜、14b
はNPNTrのコレクタ電極になる多結晶シリコン膜、
14cはJ−FETのゲート電極になる多結晶シリコン
膜、14dはJ−FETのソースおよびドレイン電極に
なる多結晶シリコン膜、15aはNPNTrの活性ベー
スになるP形拡散層、15bはJ−FETの上部ゲート
になるP形拡散層、16aはNPNTrのエミッタ領域
になるN+形拡散層、16bはコレクタコンタクト領域
になるN+形拡散層、16cはJ−FETのソースおよ
びドレインになるN+形拡散層、17は層間絶縁膜にな
るCVD−SiO2膜、18は金属配線になるアルミニ
ウム合金配線(Al−Si−Cu)である。
【0021】以上のように構成された第2の実施形態に
よれば、J−FETの上部ゲート領域より下に位置する
-形半導体層4内に実効的なチャンネル領域になるN
形拡散層13bが超高周波NPNTrの埋め込みコレク
タ領域になるN形拡散層13aと同様に約0.2〜0.
5μm程度の深さに形成できる。この場合、NPNTr
のベース広がり効果(カーク効果)を抑制してNPNT
rのfTの向上を図るために、埋め込みコレクタのN形
拡散層13aの不純物濃度はN-形半導体層4の不純物
濃度(約5〜10×1015cm-3程度)よりも約5〜2
0倍高くしている。こうすると、実効的なチャンネル領
域のN形拡散層13bはN-形半導体層4よりも不純物
濃度は高くなり、しかも第1の実施形態と同様にこの実
効的なチャンネル領域のN形拡散層13b下のN-形半
導体層4は十分に厚いので、J−FETのgmを大幅に
向上することができる。
【0022】そして、このようにN形拡散層13bとP
-形半導体基板1の間は離れているので(この例では、
約0.5μm程度)、J−FETのチャンネル領域と基
板(バックゲート)間のPN接合は互いに低濃度のP-
形半導体基板1とN-形半導体層4で構成される。した
がって、第1の実施形態と同様にして、ドレイン−基板
間の耐圧低下を防止することができる。
【0023】次に、本発明の第3の実施形態について、
図3を参照しながら説明する。図3は本発明の第3の実
施形態における横型のJ−FETを一体化したICの断
面構造図を示すものである。図3において、第1乃至第
2の実施形態の図1および図2と共通の要素は同じ番号
を用いており、1はP-形半導体基板、2はNPNTr
のN+形コレクタ埋め込み層、3はP+形チャンスト層、
4はNPNTrのコレクタおよびJ−FETのチャンネ
ル領域になるN-形半導体層、5は分離領域のSiO
2膜、6はNPNTrのコレクタウォールおよびJ−F
ETのソース領域になるN+形拡散層、7はNPNTr
のベース引き出し電極になるP+形多結晶シリコン膜、
8は層間絶縁膜になるCVD−SiO2膜、9は表面保
護膜になるSiO2膜、10はNPNTrの外部ベース
になるP+形拡散層、11は耐湿性を改善するための表
面保護膜になるSi34膜、12は超高周波NPNTr
を形成するためのスペーサーになるサイドウォールの多
結晶シリコン膜、13aはNPNTrの埋め込みコレク
タ領域になるN形拡散層、13bはJ−FETの実効的
なチャンネル領域になるN形拡散層、14aはNPNT
rのエミッタ電極になる多結晶シリコン膜、14cはJ
−FETのゲート電極になる多結晶シリコン膜、14d
はJ−FETのドレイン電極になる多結晶シリコン膜、
15aはNPNTrの活性ベースになるP形拡散層、1
5bはJ−FETの上部ゲートになるP形拡散層、16
aはNPNTrのエミッタ領域になるN+形拡散層、1
6cはJ−FETのドレインになるN+形拡散層、17
は層間絶縁膜になるCVD−SiO2膜、18は金属配
線になるアルミニウム合金配線(Al−Si−Cu)で
ある。
【0024】以上のように構成された第3の実施形態に
よれば、第1乃至第2の実施形態と同様にして、J−F
ETの耐圧低下を防止した上で、J−FETのgmを向
上することができる。その上、ソース領域はコレクタウ
ォールを兼ねたN+形拡散層6で構成されるので、ソー
ス領域の寄生抵抗が低減され、J−FETの専有面積当
たりの出力電流を増大することができる。同じ電流能力
のJ−FETを構成するのであれば、J−FETの専有
面積を小さくすることが可能であり、集積化したICを
小型化することができる。
【0025】次に、本発明の第4の実施形態である横型
のJ−FETを集積化したICの製造方法について、図
4を参照しながら説明する。図4〜図7は図2に示した
ICの製造方法を示す工程断面図である。(a)P-
半導体基板1に周知の技術を用いて、N+形コレクタ埋
め込み層2とP+形チャンスト層3を順次形成した後、
この半導体基板にN-形半導体層4を成長する(例え
ば、比抵抗は約0.8Ω−cmでエピ厚は約1μm程
度)。そして、リセスLOCOS法により所定領域を選
択酸化してSiO2膜5を形成後、NPNTrのコレク
タ取り出し領域にコレクタウォールのN+形拡散層6を
形成する。
【0026】次に、N-形半導体層4の表面を露出させ
た後に、この半導体基板1上に多結晶シリコン膜7を堆
積し、この多結晶シリコン膜7にボロンをイオン注入し
た後、層間絶縁膜になるCVD−SiO2膜8を堆積す
る。その後、ホトエッチ技術を用いて、NPNTrの活
性領域になる開口部Aとベース引き出し電極になるP +
形多結晶シリコン膜7を選択的に形成する。この時、J
−FETの形成領域BのCVD−SiO2膜8と多結晶
シリコン膜7は順次除去される(図4を参照)。(b)
次に、図4に示す半導体基板1を(例えば1000℃の
温度で)熱酸化させると、開口部Aとコレクタ取り出し
領域とJ−FETの形成領域Bに表面保護膜になるSi
2膜9を形成する。この時、P+形多結晶シリコン膜7
にドープしたボロンが半導体基板1に拡散され、NPN
Trの外部ベースになるP+形拡散層10が形成され
る。その後、この半導体基板1上にSi34膜11と多
結晶シリコン膜12を順次堆積する。このSi34膜1
1は、表面保護膜でNPNTrの耐湿性を改善するため
に形成する。そして、この多結晶シリコン膜12をエッ
チバックして開口部AのP+形多結晶シリコン膜7の側
壁に、超高周波NPNTrのスペーサーになるサイドウ
ォールの多結晶シリコン膜12を自己整合的に形成す
る。それと同時に、J−FETの形成領域Bの多結晶シ
リコン膜12を除去する(図5を参照)。(c)次に、
図5に示す半導体基板1にリンをイオン注入すると(例
えば、150〜200keVで1〜5×1012cm-2
度)P+形多結晶シリコン膜7がマスクになり、開口部
A直下のN-形半導体層4内にNPNTrの埋め込みコ
レクタ領域になるN形拡散層13aが自己整合的に形成
される。この時、J−FETの形成領域BのN-形半導
体層4内には実効的なチャンネル領域になるN形拡散層
13bが約0.2〜0.5μm程度の深さに自己整合的
に形成される。
【0027】次に、ホトエッチ技術を用いてSi34
11を選択的に除去する。そして、NPNTrの形成領
域には、開口部A内にエミッタ形成窓Cとコレクタ取り
出し領域にコレクタ形成窓Dを選択的に開口する。その
一方で、J−FETの形成領域には、ゲート形成窓Eと
ソースおよびドレイン形成窓Fを選択的に開口する。そ
して、それぞれの形成窓C〜F内のSiO2膜9を除去
してN-形半導体層4の表面を露出させた後に、この半
導体基板1に多結晶シリコン膜14を例えば300nm
程度堆積する。その後、ホトエッチ技術を用いてそれぞ
れの形成窓C〜F上にNPNTRのエミッタ電極とコレ
クタ電極、およびJ−FETのゲート電極、ソース電
極、ドレイン電極になる多結晶シリコン膜14a〜14
dを選択的に形成する(図6を参照)。(d)次に、図
6に示す多結晶シリコン膜14aと多結晶シリコン膜1
4cに選択的にボロンをイオン注入(例えば、10〜3
0keVで1〜5×1013cm-2の条件)した後、この
半導体基板1を例えば950℃で熱処理する。こうする
と、多結晶シリコン膜14中にドープしたボロンが半導
体基板1に拡散され、エミッタ形成窓Cから拡散された
P型拡散層15aがNPNTrの活性ベースになり、ゲ
ート形成窓Eから拡散されたP型拡散層15bがJ−F
ETの上部ゲート領域になる。
【0028】その後、多結晶シリコン膜14a,14b
そして14dに選択的にヒ素をイオン注入(例えば、4
0〜80keVで5〜10×1015cm-2の条件)した
後、この半導体基板1を例えば900℃で熱処理する。
こうすると、多結晶シリコン膜14中にドープしたヒ素
が半導体基板1に拡散され、エミッタ形成窓Cから拡散
されたN+形拡散層16aがNPNTrのエミッタ領域
になり、コレクタ形成窓Dから拡散されたN+形拡散層
16bがNPNTrのコレクタコンタクト領域になり、
ソースおよびドレイン形成窓Fから拡散された2つのN
+形拡散層16cがソース領域およびドレイン領域にな
る(図7を参照)。
【0029】次に、周知の技術を用いて、この半導体基
板1上に層間絶縁膜になるCVD−SiO2膜17を堆
積してコンタクト窓を開口した後、金属配線18を形成
する。すると、図2に示した本実施形態、即ちJ−FE
TとNPNTrを集積化したICを構成できる。
【0030】以上に説明した本実施形態の製造方法によ
れば、超高周波NPNTr用の製造工程に何の工程も追
加しないで、埋め込みコレクタ領域のN形拡散層13a
や活性ベースのP形拡散層15aの形成と同時に、J−
FETの実効的なチャンネル領域のN形拡散層13bや
上部ゲート領域のP形拡散層15bを形成できるので、
第2の実施形態で説明したように、実効的なチャンネル
領域のN形拡散層13bはN-形半導体層4よりも不純
物濃度は高くなる。しかも、この実効的なチャンネル領
域のN形拡散層13b下のN-形半導体層4は十分に厚
いので、J−FETのgmを大幅に向上することができ
る。
【0031】そして、J−FETのチャンネル領域と基
板(バックゲート)間のPN接合は互いに低濃度のP-
形半導体基板1とN-形半導体層4で構成されるので、
ドレインに高い電圧を印加しても、ドレイン−基板間の
空乏層は十分に広がるため、電界は緩和され、耐圧の低
下を防止することができる。つまり、超高周波NPNT
rと同一の製造工程でしかも通常の製造技術を用いて、
高耐圧を維持したまま高gmを有する横型のJ−FET
を集積化できる。
【0032】なお、上述の各々の実施形態では、バイポ
ーラ型ICを例にして説明したが、アナログ・デジタル
混載型のバイポーラ・CMOS型ICに適用しても同様
の効果が得られるのは言うまでもない。また、分離領域
はリセスLOCOS法で形成したSiO2膜を用いて説
明したが、通常のLOCOS分離やPN接合分離を用い
たICに適用しても同様の効果が得られるのは言うまで
もない。さらに、活性ベースおよび上部ゲート領域にな
るP形拡散層を形成する手段として、予めドープした多
結晶シリコン膜から不純物拡散する手段を用いて説明し
たが、イオン注入でP形拡散層を形成したICに適用し
ても同様の効果が得られるのは言うまでもない。
【0033】
【発明の効果】以上のように本発明は横型のJ−FET
を集積化したICにおいて、N-形半導体層よりも不純
物濃度が高い実効的なチャンネル領域になるN形拡散層
を設けて、しかも上部ゲート領域下のチャンネル領域の
N-形半導体層は十分に厚いので、J−FETの相互コ
ンダクタンスの向上と、耐圧低下の防止とを両立するこ
とができ、しかもNPNTrと同一の製造工程で何の工
程も付加しないで通常の製造技術を用いて製造できるの
で、簡易な構成で性能向上と低価格化が可能な優れた半
導体装置を実現できるものである。
【図面の簡単な説明】
【図1】本発明の第1の実施形態における半導体装置の
断面構造図
【図2】本発明の第2の実施形態における半導体装置の
断面構造図
【図3】本発明の第3の実施形態における半導体装置の
断面構造図
【図4】本発明の第4の実施形態における半導体装置の
製造方法を示す工程断面図
【図5】本発明の第4の実施形態における半導体装置の
製造方法を示す工程断面図
【図6】本発明の第4の実施形態における半導体装置の
製造方法を示す工程断面図
【図7】本発明の第4の実施形態における半導体装置の
製造方法を示す工程断面図
【図8】従来の半導体装置の断面構造図
【符号の説明】
1 P-形の半導体基板 2 N+形のコレクタ埋め込み層 3 チャンネルストッパー層 4 N-形の半導体層 5 分離領域用のシリコン酸化膜 6 第4のN+形拡散層 7 ベース引き出し電極用の多結晶シリコン膜 13 第3のN形拡散層 14 多結晶シリコン膜 15 第1のP形拡散層 16 第2のN+形拡散層 18 金属配線
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI H01L 29/808

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 チャンネル領域になる一方導電形の半導
    体層を一主面に有する半導体基板と、前記半導体層内の
    所定領域に形成され上部ゲート領域になる他方導電形の
    第1の拡散層と、前記第1の拡散層を挟んだ両側に形成
    されソース領域およびドレイン領域になる一方導電形の
    第2の拡散層とを備えた接合型電界効果トランジスタを
    集積化する半導体装置であって、 前記半導体基板に形成されるバイポーラ型トランジスタ
    の活性ベース領域と同一の拡散層で前記上部ゲート領域
    を構成した半導体装置。
  2. 【請求項2】 バイポーラ型トランジスタの活性ベース
    領域が、前記バイポーラ型トランジスタのエミッタ電極
    用の多結晶シリコン膜内に予め導入された他方導電形の
    不純物を拡散して形成される第1の拡散層であることを
    特徴とする請求項1記載の半導体装置。
  3. 【請求項3】 一方導電形の半導体層を一主面に有する
    半導体基板と、前記半導体層内の所定領域に形成され上
    部ゲート領域になる他方導電形で第1の拡散層と、前記
    第1の拡散層の両側に形成されソース領域およびドレイ
    ン領域になる一方導電形の第2の拡散層と、少なくとも
    前記第1の拡散層より下に位置して前記半導体層内でチ
    ャンネル領域になる前記半導体層よりも高濃度な一方導
    電形の第3の拡散層とを備えた接合型電界効果トランジ
    スタを集積化する半導体装置であって、前記半導体基板
    上に形成されるバイポーラ型トランジスタの活性ベース
    領域の直下に接して形成される埋め込みコレクタ領域と
    同一の拡散層で前記チャンネル領域を構成した半導体装
    置。
  4. 【請求項4】 上部ゲート領域に隣接したソース領域に
    第2の拡散層よりも深く高濃度の一方導電形不純物で形
    成され、かつバイポーラ型トランジスタのコレクタウォ
    ール領域と同一の拡散層で形成される第4の拡散層を備
    えた請求項1乃至3記載の半導体装置。
  5. 【請求項5】 他方導電形の半導体基板の一主面に一方
    導電形の半導体層を形成する工程と、前記半導体層の所
    定深さにチャンネル領域になる前記半導体層よりも高濃
    度な一方導電形の第3の拡散層を形成する工程と、前記
    半導体層の所定領域に上部ゲート領域になる他方導電形
    で第1の拡散層を形成する工程と、前記第1の拡散層を
    挟んだ両側にソースおよびドレイン領域になる一方導電
    形の第2の拡散層を形成する工程とによって接合型電界
    効果トランジスタを集積化する半導体装置の製造方法で
    あって、 前記チャンネル領域は前記半導体基板上に形成されるバ
    イポーラ型トランジスタの活性ベース領域の直下に埋め
    込みコレクタ領域を形成する第3の拡散層と同一工程で
    形成され、 前記上部ゲート領域は前記バイポーラ型トランジスタの
    活性ベース領域になる第1の拡散層と同一工程で形成さ
    れる半導体装置の製造方法。
  6. 【請求項6】 バイポーラ型トランジスタの活性ベース
    領域を構成する他方導電形の第1の拡散層が、前記バイ
    ポーラ型トランジスタのエミッタ電極になる多結晶シリ
    コン膜から他方導電形の不純物を拡散して形成される請
    求項5記載の半導体装置の製造方法。
JP4698098A 1998-02-27 1998-02-27 半導体装置およびその製造方法 Pending JPH11251240A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4698098A JPH11251240A (ja) 1998-02-27 1998-02-27 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4698098A JPH11251240A (ja) 1998-02-27 1998-02-27 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH11251240A true JPH11251240A (ja) 1999-09-17

Family

ID=12762389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4698098A Pending JPH11251240A (ja) 1998-02-27 1998-02-27 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH11251240A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337089B1 (en) 1998-02-06 2002-01-08 Seiwa Kasei Company, Limited Microcapsule containing core material and method for producing the same
JP2014017487A (ja) * 2012-07-10 2014-01-30 Freescale Semiconductor Inc 高降伏電圧を有するバイポーラトランジスタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6337089B1 (en) 1998-02-06 2002-01-08 Seiwa Kasei Company, Limited Microcapsule containing core material and method for producing the same
JP2014017487A (ja) * 2012-07-10 2014-01-30 Freescale Semiconductor Inc 高降伏電圧を有するバイポーラトランジスタ

Similar Documents

Publication Publication Date Title
JPS62155552A (ja) バイポ−ラ・トランジスタとcmosトランジスタの同時製造方法
JPH0669431A (ja) Soi基板上にバイポーラトランジスタとcmosトランジスタを製造する方法及びそれらのトランジスタ
JPH0237777A (ja) 縦型電界効果トランジスタ
US5670396A (en) Method of forming a DMOS-controlled lateral bipolar transistor
JP2007287813A (ja) 半導体装置およびその製造方法
JPH11251240A (ja) 半導体装置およびその製造方法
JPH11121757A (ja) 半導体装置およびその製造方法
JPH05304158A (ja) 半導体装置およびその製造方法
JPH09260659A (ja) 半導体素子およびその製造方法
JP3303550B2 (ja) 半導体装置の製造方法
JP2001308193A (ja) 半導体装置及びその製造方法
JPS63305566A (ja) 半導体装置およびその製造方法
KR100279263B1 (ko) 에스오아이 반도체 소자 및 그 제조방법
KR940010928B1 (ko) 모스 트랜지스터 및 그 제조방법
JP3848782B2 (ja) 半導体装置の製造方法
JPS62159468A (ja) 半導体装置
JPS61125084A (ja) 半導体集積回路装置
JP3956879B2 (ja) 半導体集積回路装置の製造方法
JPH06204472A (ja) トレンチ形ソース/ドレーンmosfetの製造方法
JP2712889B2 (ja) 半導体装置の製造方法
JP2001196583A (ja) 半導体装置とその製造方法
JPH03142843A (ja) 半導体集積回路の製造方法
JPH0321074A (ja) 半導体集積回路装置
JPH05206157A (ja) バイポーラトランジスタとその製造方法およびバイポーラトランジスタとmosトランジスタとを搭載した半導体装置とその製造方法
JPH05166820A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20050210

Free format text: JAPANESE INTERMEDIATE CODE: A971007

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061002

A02 Decision of refusal

Effective date: 20070130

Free format text: JAPANESE INTERMEDIATE CODE: A02