JP2007266109A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】本発明は、縦型ＰＮＰトランジスタと縦型ＮＰＮトランジスタとを備えた半導体装置の製造方法に関し、縦型ＮＰＮトランジスタの特性の劣化を抑制することを課題とする。
【解決手段】第１のＮ型埋め込み拡散層２１と、Ｐ型拡散層２３，２５と、第１のＮ型エピタキシャル成長層２２とを有する縦型ＰＮＰトランジスタ１５と、第２のＮ型埋め込み拡散層４０と、第２のＮ型エピタキシャル成長層４１とを有する縦型ＮＰＮトランジスタ１６とを備えた半導体装置１０の製造方法であって、第１及び第２のＮ型埋め込み拡散層２１，４０を形成後に、第１及び第２のＮ型エピタキシャル成長層２２，４１を形成し、第１及び第２のＮ型エピタキシャル成長層２２，４１を形成後にＰ型拡散層２３，２５を形成した。
【選択図】図１

Description

本発明は、半導体装置に係り、特に、縦型ＰＮＰトランジスタと縦型ＮＰＮトランジスタとを備えた半導体装置の製造方法に関する。

図２９は、縦型ＮＰＮトランジスタと縦型ＰＮＰトランジスタとを備えた従来の半導体装置の断面図である。

図２９を参照するに、半導体装置１００は、Ｐ^＋型アイソレーション層１０５により分離された縦型ＮＰＮトランジスタ１０３と、縦型ＰＮＰトランジスタ１０４とを備えた構成とされている。縦型ＮＰＮトランジスタ１０３及び縦型ＰＮＰトランジスタ１０４は、半導体基板１０１に形成されている。

縦型ＮＰＮトランジスタ１０３は、Ｎ^＋型埋め込み拡散層１０７と、Ｎ型エピタキシャル成長層１０８と、Ｎ^＋型コレクタコンタクト層１０９と、Ｐ型ベース層１１１と、Ｎ^＋型エミッタ層１１２と、コレクタ電極１１３と、ベース電極１１４と、エミッタ電極１１５とを有する。

Ｎ^＋型埋め込み拡散層１０７は、半導体基板１０１に高濃度のＮ型不純物を拡散することで形成された層である。Ｎ型エピタキシャル成長層１０８は、半導体基板１０１の上面及びＮ^＋型埋め込み拡散層１０７の上面を覆うように設けられている。Ｎ型エピタキシャル成長層１０８は、Ｎ^＋型埋め込み拡散層１０７が形成された半導体基板１０１上にエピタキシャル成長により形成された層である。Ｎ^＋型コレクタコンタクト層１０９及びＰ型ベース層１１１は、Ｎ型エピタキシャル成長層１０８に設けられている。Ｎ^＋型エミッタ層１１２は、Ｐ型ベース層１１１に設けられている。コレクタ電極１１３は、Ｎ^＋型コレクタコンタクト層１０９と電気的に接続されている。ベース電極１１４は、Ｐ型ベース層１１１と電気的に接続されている。エミッタ電極１１５は、Ｎ^＋型エミッタ層１１２と電気的に接続されている。

縦型ＰＮＰトランジスタ１０４は、Ｎ^＋型埋め込み拡散層１１７と、Ｐ^＋型埋め込み拡散層１１８と、Ｎ型エピタキシャル成長層１１９と、Ｐ^＋型コレクタ層１２１と、Ｎ^＋型ベースコンタクト層１２２と、Ｐ型エミッタ層１２３と、コレクタ電極１２５と、ベース電極１２６と、エミッタ電極１２７とを有する。

Ｎ^＋型埋め込み拡散層１１７は、半導体基板１０１にＮ型不純物を拡散することで形成された層である。Ｐ^＋型埋め込み拡散層１１８は、Ｎ型エピタキシャル成長層１１９とＮ^＋型埋め込み拡散層１１７との間に設けられている。Ｐ^＋型埋め込み拡散層１１８は、Ｎ^＋型埋め込み拡散層１１７及びＰ^＋型コレクタ層１２１と接合されている。

Ｎ型エピタキシャル成長層１１９は、半導体基板１０１の上面にＮ^＋型埋め込み拡散層１１７及びＰ^＋型埋め込み拡散層１１８を覆うように設けられている。Ｎ型エピタキシャル成長層１１９は、エピタキシャル成長により、縦型ＮＰＮトランジスタ１０３に設けられたＮ型エピタキシャル成長層１０８と同時に形成される。

Ｐ^＋型コレクタ層１２１は、Ｐ^＋型埋め込み拡散層１１８の上方に位置するＮ型エピタキシャル成長層１１９に設けられている。Ｐ^＋型コレクタ層１２１は、Ｐ^＋型埋め込み拡散層１１８と接合されており、Ｐ^＋型埋め込み拡散層１１８の上方に位置するＮ型エピタキシャル成長層１１９を囲むように配置されている。

Ｎ^＋型ベースコンタクト層１２２及びＰ型エミッタ層１２３は、Ｐ^＋型コレクタ層１２１により囲まれたＮ型エピタキシャル成長層１１９に設けられている。コレクタ電極１２５は、Ｐ^＋型コレクタ層１２１と電気的に接続されている。ベース電極１２６は、Ｎ^＋型ベースコンタクト層１２２と電気的に接続されている。エミッタ電極１２７は、Ｐ型エミッタ層１２３と電気的に接続されている。

図３０〜図３１は、従来の半導体装置の製造工程を示す図である。図３０〜図３１において、Ｆは縦型ＮＰＮトランジスタ１０３が形成される領域（以下、「ＮＰＮトランジスタ形成領域Ｆ」とする）、Ｇは縦型ＰＮＰトランジスタ１０４が形成される領域（以下、「ＰＮＰトランジスタ形成領域Ｇ」とする）をそれぞれ示している。

ここで、図３０〜図３１を参照して、Ｎ型エピタキシャル成長層１０８，１１９の形成方法について説明する。

始めに、図３０に示す工程では、ＮＰＮトランジスタ形成領域Ｆに対応する半導体基板１０１にＮ^＋型不純物を拡散させてＮ^＋型埋め込み拡散層１０７を形成すると共に、ＰＮＰトランジスタ形成領域Ｇに対応する半導体基板１０１にＮ^＋型不純物を拡散させてＮ^＋型埋め込み拡散層１１７を形成する。その後、Ｐ^＋型アイソレーション層１０５の形成領域に対応する半導体基板１０１にＰ^＋型不純物を拡散させてＰ^＋型埋め込み層１２８を形成すると共に、Ｐ^＋型埋め込み拡散層１１８の形成領域に対応する半導体基板１０１にＰ^＋型埋め込み層１２９とを同時に形成する。

次いで、図３１に示す工程では、エピタキシャル成長法により、図３０に示す構造体の上面側を覆うようにエピタキシャル成長層１３１を形成する。この際、Ｐ^＋型埋め込み層１２９に含まれるＰ^＋不純物が拡散されて、Ｐ^＋型埋め込み拡散層１１８が形成される。なお、エピタキシャル成長層１３１のうち、ＮＰＮトランジスタ形成領域Ｆに対応する部分がＮ型エピタキシャル成長層１０８となり、ＰＮＰトランジスタ形成領域Ｇに対応する部分がＮ型エピタキシャル成長層１１９となる（例えば、特許文献１参照。）。
特開２００２−１９０５３０号公報

しかしながら、従来の半導体装置１００の製造方法では、エピタキシャル成長層１３１を形成する際、Ｐ^＋型埋め込み層１２９に含まれるＰ^＋型不純物の再拡散により、Ｎ^＋型埋め込み拡散層１０７にＰ^＋型不純物が拡散して、Ｎ^＋型埋め込み拡散層１０７の不純物濃度が低下してしまうという問題があった。

また、Ｐ^＋型不純物の拡散によりＮ^＋型埋め込み拡散層１０７の不純物濃度が低下した半導体装置１００では、縦型ＮＰＮトランジスタ１０３のコレクタ抵抗が大きくなって、電流が流れにくくなるため、縦型ＮＰＮトランジスタ１０３の特性が劣化してしまう（例えば、コレクタ・エミッタ間のサチュレーション電圧特性の低下）という問題があった。

そこで、本発明は上記の点に鑑みてなされたものであり、縦型ＮＰＮトランジスタの特性の劣化を抑制することのできる半導体装置の製造方法を提供することを目的とする。

本発明の一観点によれば、半導体基板（１１）に形成された第１のＮ型埋め込み拡散層（２１）と、前記第１のＮ型埋め込み拡散層（２１）に形成されたＰ型拡散層（２３，２５）と、前記第１のＮ型埋め込み拡散層（２１）及びＰ型拡散層（２３，２５）上に形成された第１のＮ型エピタキシャル成長層（２２）とを有する縦型ＰＮＰトランジスタ（１５）と、前記半導体基板（１１）に形成された第２のＮ型埋め込み拡散層（４０）と、第２のＮ型埋め込み拡散層（４０）上に形成された第２のＮ型エピタキシャル成長層（４１）とを有する縦型ＮＰＮトランジスタ（１６）と、を備えた半導体装置（１０）の製造方法であって、前記第１及び第２のＮ型埋め込み拡散層（２１，４０）を形成後に、前記第１及び第２のＮ型エピタキシャル成長層（２２，４１）を同時に形成する第１及び第２のＮ型エピタキシャル成長層形成工程と、前記第１及び第２のＮ型エピタキシャル成長層形成工程後に、前記Ｐ型拡散層（２３，２５）を形成するＰ型拡散層形成工程とを含むことを特徴とする半導体装置（１０）の製造方法が提供される。

本発明によれば、第１及び第２のＮ型エピタキシャル成長層形成工程後に、Ｐ型拡散層（２３，２５）を形成することにより、第２のＮ型埋め込み拡散層（４０）にＰ型拡散層（２３，２５）に含まれるＰ型不純物が拡散することがなくなるため、縦型ＮＰＮトランジスタ（１６）の特性の劣化を抑制することができる。

なお、上記参照符号は、あくまでも参考であり、これによって、本願発明が図示の態様に限定されるものではない。

本発明は、縦型ＮＰＮトランジスタの特性の劣化を抑制することができる。

次に、図面に基づいて本発明の実施の形態を説明する。

図１は、本発明の実施の形態に係る半導体装置の断面図である。

図１を参照するに、本発明の実施の形態に係る半導体装置１０は、半導体基板１１と、Ｎ型エピタキシャル成長層１２と、Ｐ型分離拡散層１３と、絶縁膜１４と、縦型ＰＮＰトランジスタ１５と、縦型ＮＰＮトランジスタ１６と、サブ用電極１７とを有する。

半導体装置１０は、半導体基板１１上に形成された縦型ＰＮＰトランジスタ１５と縦型ＮＰＮトランジスタ１６とがＰ型分離拡散層１３及び絶縁膜１４により分離された構成とされている。

半導体基板１１は、板状とされており、縦型ＰＮＰトランジスタ１５が形成される縦型ＰＮＰトランジスタ形成領域Ａと、縦型ＮＰＮトランジスタ１６が形成される縦型ＮＰＮトランジスタ形成領域Ｂとを有する。半導体基板１１としては、例えば、Ｐ型半導体基板を用いることができる。

Ｎ型エピタキシャル成長層１２は、半導体基板１１の上面を覆うように設けられている。Ｎ型エピタキシャル成長層１２は、縦型ＰＮＰトランジスタ形成領域Ａに設けられた第１のＮ型エピタキシャル成長層２２と、縦型ＮＰＮトランジスタ形成領域Ｂに設けられた第２のＮ型エピタキシャル成長層４１とを有する。縦型ＰＮＰトランジスタ形成領域Ａ及び縦型ＮＰＮトランジスタ形成領域Ｂの外側に位置するＮ型エピタキシャル成長層１２には、Ｐ型分離拡散層１３を露出する溝部１２Ａが形成されている。溝部１２Ａは、縦型ＰＮＰトランジスタ１５と縦型ＮＰＮトランジスタ１６とを囲むように配置されている。溝部１２Ａには、絶縁膜１４が充填されている。Ｎ型エピタキシャル成長層１２は、エピタキシャル成長法により形成される層である。

Ｐ型分離拡散層１３は、縦型ＰＮＰトランジスタ形成領域Ａと縦型ＮＰＮトランジスタ形成領域Ｂとを囲むように、半導体基板１１とＮ型エピタキシャル成長層１２との境界部分に設けられている。Ｐ型分離拡散層１３は、半導体基板１１の近傍に位置する第１のＮ型エピタキシャル成長層２２と第２のＮ型エピタキシャル成長層４１とを分離させるための層である。

絶縁膜１４は、Ｎ型エピタキシャル成長層１２を覆うように設けられている。絶縁膜１４は、Ｎ型エピタキシャル成長層１２に形成された開口部２２Ｃ及び溝部１２Ａを充填している。絶縁膜１４は、縦型ＰＮＰトランジスタ１５と縦型ＮＰＮトランジスタ１６との間に位置する溝部１２Ａに、Ｐ型分離拡散層１３を露出する開口部１４Ａを有する。開口部１４Ａには、サブ用電極１７が配設されている。

縦型ＰＮＰトランジスタ形成領域Ａに設けられた絶縁膜１４には、エピコンタクト層２８を露出する開口部１４Ｂと、Ｐ型拡散層２３を露出する開口部１４Ｃと、エミッタ層２９を露出する開口部１４Ｄと、ベースコンタクト層３１を露出する開口部１４Ｅとが形成されている。また、縦型ＮＰＮトランジスタ形成領域Ｂに設けられた絶縁膜１４には、ベースコンタクト層４３を露出する開口部１４Ｆと、エミッタ層４４を露出する開口部１４Ｇと、コレクタコンタクト層４５を露出する開口部１４Ｈとが形成されている。

縦型ＰＮＰトランジスタ１５は、縦型ＰＮＰトランジスタ形成領域Ａに対応する半導体基板１１に設けられている。縦型ＰＮＰトランジスタ１５は、第１のＮ型埋め込み拡散層２１と、第１のＮ型エピタキシャル成長層２２と、Ｐ型拡散層２３，２５と、Ｐ型コレクタ層２７と、エピコンタクト層２８と、エミッタ層２９、ベースコンタクト層３１と、絶縁膜１４と、エピ用電極３３と、コレクタ用電極３４と、エミッタ用電極３５と、ベース用電極３６とを有する。

第１のＮ型埋め込み拡散層２１は、半導体基板１１の上面側に設けられている。第１のＮ型エピタキシャル成長層２２は、縦型ＰＮＰトランジスタ形成領域Ａに対応する半導体基板１１の上面及び第１のＮ型埋め込み拡散層２１を覆うように設けられている。第１のＮ型エピタキシャル成長層２２と縦型ＮＰＮトランジスタ形成領域Ｂに設けられた第２のＮ型エピタキシャル成長層４１とは、Ｐ型分離拡散層１３及び絶縁膜１４により分離されている。

第１のＮ型エピタキシャル成長層２２は、Ｐ型拡散層２３を露出する開口部２２Ａと、Ｐ型拡散層２５を露出する開口部２２Ｃとを有する。開口部２２Ａは、Ｐ型拡散層２３の形成領域に対応する第１のＮ型エピタキシャル成長層２２にＰ型不純物を拡散させるためのものである。開口部２２Ｃは、Ｐ型拡散層２５の形成領域に対応する第１のＮ型エピタキシャル成長層２２にＰ型不純物を拡散させるためのものである。

Ｐ型拡散層２３は、第１のＮ型エピタキシャル成長層２２に設けられている。Ｐ型拡散層２３は、第１のＮ型埋め込み拡散層２１、Ｐ型拡散層２５、及びＰ型コレクタ層２７と接合されると共に、コレクタ用電極３４と接触している。

Ｐ型拡散層２５は、第１のＮ型エピタキシャル成長層２２に設けられている。Ｐ型拡散層２５は、第１のＮ型埋め込み拡散層２１、Ｐ型拡散層２３、及びＰ型コレクタ層２７と接合されている。

Ｐ型コレクタ層２７は、Ｐ型拡散層２３，２５上に配置された第１のＮ型エピタキシャル成長層２２を囲むように、第１のＮ型エピタキシャル成長層２２に設けられている。Ｐ型コレクタ層２７は、第１のＮ型埋め込み拡散層２１及びＰ型拡散層２３，２５と接触している。

エピコンタクト層２８は、Ｐ型コレクタ層２７の外側に位置する第１のＮ型エピタキシャル成長層２２に設けられている。エピコンタクト層２８は、エピ用電極３３と電気的に接続されている。エピコンタクト層２８は、第１のＮ型エピタキシャル成長層２２にＮ型不純物を拡散させることで形成する。

エミッタ層２９は、Ｐ型コレクタ層２７により囲まれた第１のＮ型エピタキシャル成長層２２に設けられている。エミッタ層２９は、エミッタ用電極３５と電気的に接続されている。エミッタ層２９は、第１のＮ型エピタキシャル成長層２２にＰ型不純物を拡散させることで形成する。

ベースコンタクト層３１は、Ｐ型コレクタ層２７により囲まれた第１のＮ型エピタキシャル成長層２２に設けられている。ベースコンタクト層３１は、ベース用電極３６と電気的に接続されている。ベースコンタクト層３１は、第１のＮ型エピタキシャル成長層２２にＮ型不純物を拡散させることで形成する。

エピ用電極３３は、開口部１４Ｂの形成位置に対応する絶縁膜１４に設けられている。エピ用電極３３は、エピコンタクト層２８と電気的に接続されている。コレクタ用電極３４は、開口部１４Ｃに設けられている。コレクタ用電極３４は、Ｐ型拡散層２３と電気的に接続されている。

エミッタ用電極３５は、開口部１４Ｄの形成位置に対応する絶縁膜１４に設けられている。エミッタ用電極３５は、エミッタ層２９と電気的に接続されている。ベース用電極３６は、開口部１４Ｅの形成位置に対応する絶縁膜１４に設けられている。ベース用電極３６は、ベースコンタクト層３１と電気的に接続されている。

縦型ＮＰＮトランジスタ１６は、縦型ＮＰＮトランジスタ形成領域Ｂに対応する半導体基板１１に設けられている。縦型ＮＰＮトランジスタ１６は、第２のＮ型埋め込み拡散層４０と、第２のＮ型エピタキシャル成長層４１と、Ｐ型拡散層４２と、ベースコンタクト層４３と、エミッタ層４４と、コレクタコンタクト層４５と、絶縁膜１４と、ベース用電極４７と、エミッタ用電極４８と、コレクタ用電極４９とを有する。

第２のＮ型埋め込み拡散層４０は、縦型ＮＰＮトランジスタ形成領域Ｂに対応する半導体基板１１に設けられている。第２のＮ型エピタキシャル成長層４１は、縦型ＮＰＮトランジスタ形成領域Ｂに対応する半導体基板１１の上面及び第２のＮ型埋め込み拡散層４０を覆うように設けられている。第２のＮ型エピタキシャル成長層４１は、Ｐ型分離拡散層１３及び絶縁膜１４により、第１のＮ型エピタキシャル成長層２２とは分離されている。

Ｐ型拡散層４２は、第２のＮ型エピタキシャル成長層４１に設けられている。ベースコンタクト層４３は、Ｐ型拡散層４２に設けられている。ベースコンタクト層４３は、Ｐ型拡散層４２よりも濃度の高いＰ型不純物をＰ型拡散層４２に拡散させることで形成する。

エミッタ層４４は、Ｐ型拡散層４２に設けられている。エミッタ層４４は、Ｐ型拡散層４２にＮ型不純物を拡散させることで形成する。

コレクタコンタクト層４５は、第２のＮ型エピタキシャル成長層４１に設けられている。コレクタコンタクト層４５は、Ｎ型不純物を拡散させることで形成する。ベース用電極４７は、開口部１４Ｆの形成位置に対応する絶縁膜１４に設けられている。ベース用電極４７は、ベースコンタクト層４３と電気的に接続されている。

エミッタ用電極４８は、開口部１４Ｇの形成位置に対応する絶縁膜１４に設けられている。エミッタ用電極４８は、エミッタ層４４と電気的に接続されている。コレクタ用電極４９は、開口部１４Ｈの形成位置に対応する絶縁膜１４に設けられている。コレクタ用電極４９は、コレクタコンタクト層４５と電気的に接続されている。

図２〜図２８は、本発明の実施の形態に係る半導体装置の製造工程を示す図である。図２〜図２８において、本実施の形態の半導体装置１０と同一構成部分には同一符号を付す。

図２〜図２８を参照して、本発明の実施の形態に係る半導体装置１０の製造方法について説明する。

始めに、図２に示す工程では、縦型ＰＮＰトランジスタ１５が形成される縦型ＰＮＰトランジスタ形成領域Ａと、縦型ＮＰＮトランジスタ１６が形成される縦型ＮＰＮトランジスタ形成領域Ｂとを有した半導体基板１１を準備する。半導体基板１１としては、例えば、Ｐ型の半導体基板を用いることができる。

次いで、図３に示す工程では、半導体基板１１上に開口部５５Ｂを有した絶縁膜５５を形成する。開口部５５Ｂは、第１のＮ型埋め込み拡散層２１の形成領域に対応している。続いて、開口部５５Ｂの下方に位置する絶縁膜５５を介して、半導体基板１１にＮ型不純物をドーピングし、その後、Ｎ型不純物を拡散させて第１のＮ型埋め込み拡散層２１を形成する。なお、Ｎ型不純物を拡散させる際の熱処理により、開口部５５Ｂに対応する部分の絶縁膜５５が酸化されるため、図４に示すように、開口部５５Ｂの深さは、熱処理する以前の深さＤ１よりも浅い深さＤ３に変化する。つまり、開口部５５Ｂの下方に位置する絶縁層膜５５の厚さが厚くなる。絶縁層５５としては、例えば、酸化膜を用いることができる。深さＤ１，Ｄ３は、絶縁膜５５の上面５５Ａを基準としたときの開口部５５Ｂの深さである。

次いで、図４に示す工程では、第２のＮ型埋め込み拡散層４０の形成領域に対応する絶縁層５５に開口部５５Ｃを形成する。このとき、開口部５５Ｃの深さＤ４は、開口部５５Ｂの深さＤ３よりも深くなるように形成する。続いて、開口部５５Ｃの下方に位置する絶縁膜５５を介して、半導体基板１１にＮ型不純物をドーピングし、その後、Ｎ型不純物を拡散させて第２のＮ型埋め込み拡散層４０を形成する。このとき、第２のＮ型埋め込み拡散層４０は、その深さＤ５が第１のＮ型埋め込み拡散層２１の深さＤ２よりも浅くなるように形成する。次いで、図５に示す工程では、酸化膜５５を除去する。

次いで、図６に示す工程では、半導体基板１１の上面と第１及び第２のＮ型埋め込み拡散層２１，４０上とを覆うように、エピタキシャル成長法により、Ｎ型エピタキシャル成長層１２を形成する（第１及び第２のＮ型エピタキシャル成長層形成工程）。

これにより、縦型ＰＮＰトランジスタ形成領域Ａに第１のＮ型エピタキシャル成長層２２と、縦型ＮＰＮトランジスタ形成領域Ｂに第２のＮ型エピタキシャル成長層４１とが同時に形成される。

このように、Ｐ型拡散層２３，２５を形成する前にＮ型エピタキシャル成長層１２を形成することにより、第２のＮ型埋め込み拡散層４０にＰ型拡散層２３，２５に含まれるＰ型不純物が拡散することがなくなるため、縦型ＮＰＮトランジスタ１６の特性の劣化を抑制することができる。

次いで、図７に示す工程では、Ｎ型エピタキシャル成長層１２上に絶縁膜５８を形成し、続いて、絶縁膜５８上に溝部５９Ａ及び開口部５９Ｂ，５９Ｄを有したレジスト膜５９を形成する。絶縁膜５８としては、例えば、酸化膜を用いることができる。

次いで、図８に示す工程では、レジスト膜５９をマスクとして、絶縁膜５８をエッチングして、絶縁膜５８に溝部５８Ａと開口部５８Ｂ，５８Ｄとを形成する。溝部５８Ａ及び開口部５８Ｂ，５８Ｄは、Ｎ型エピタキシャル成長層１２を露出するように形成する。また、溝部５８Ａは、縦型ＰＮＰトランジスタ形成領域Ａと縦型ＮＰＮトランジスタ形成領域Ｂとを囲むような形状とされている。次いで、図９に示す工程では、レジスト膜５９を除去する。

次いで、図１０に示す工程では、溝部５８Ａ及び開口部５８Ｂ，５８Ｄを備えた絶縁膜５８をマスクとして、Ｎ型エピタキシャル成長層１２をエッチングして、溝部１２Ａと開口部２２Ａ，２２Ｃを形成する（開口部形成工程）。

具体的には、例えば、ＫＯＨ水溶液を用いたウエットエッチング法により、絶縁膜５８をマスクとしてＮ型エピタキシャル成長層１２をエッチングして、溝部１２Ａと開口部２２Ａ，２２Ｃを形成する。溝部１２Ａは、溝部５８Ａの下方に位置するＮ型エピタキシャル成長層１２に形成されている。開口部２２Ａ，２２Ｃは、開口部５８Ｂ，５８Ｄの下方に位置する第１のＮ型エピタキシャル成長層２２に形成されている。

このように、第１のＮ型エピタキシャル成長層２２に開口部２２Ａ，２２Ｃを形成することにより、Ｐ型拡散層２３，２５を形成する際、第１のＮ型エピタキシャル成長層２２の所望の位置にＰ型不純物をドーピングすることができる。次いで、図１１に示す工程では、酸化膜５８を除去する。

次いで、図１２に示す工程では、Ｎ型エピタキシャル成長層１２の上面（溝部１２Ａ及び開口部２２Ａ，２２Ｃに対応するＮ型エピタキシャル成長層１２の面も含む）を覆うように、絶縁膜６１を形成する。このとき、溝部１２Ａ及び開口部２２Ａ，２２Ｃに対応するＮ型エピタキシャル成長層１２の面も絶縁膜６１で覆われる。絶縁膜６１としては、例えば、酸化膜を用いることができる。

次いで、図１３に示す工程では、絶縁膜６１上に溝部６２Ａ，６２Ｂ及び開口部６２Ｃ，６２Ｅを有したレジスト膜６２を形成する。溝部６２Ａは、Ｐ型分離拡散層１３の形成位置に対応しており、溝部６２Ｂは、Ｐ型コレクタ層２７の形成位置に対応している。また、開口部６２Ｃ，６２Ｅは、Ｐ型拡散層２３，２５の形成位置に対応している。溝部６２Ａ，６２Ｂ及び開口部６２Ｃ，６２Ｅは、絶縁層６１を露出している。

次いで、図１４に示す工程では、レジスト膜６２の溝部６２Ａ，６２Ｂ及び開口部６２Ｃ，６２Ｅに露出された絶縁膜６１を介して、Ｐ型不純物をＮ型エピタキシャル成長層１２にドーピングする（Ｐ型不純物拡散工程）。

これにより、Ｎ型エピタキシャル成長層１２にＰ型不純物領域６４〜６６，６８，６９が形成される。Ｐ型不純物領域６４〜６６，６８，６９は、図１６に示す工程における拡散処理により、Ｐ型分離拡散層１３及びＰ型拡散層２３，２５となる領域である。次いで、図１５に示す工程では、レジスト膜６２を除去する。

次いで、図１６に示す工程では、図１５に示す構造体を熱処理して、Ｐ型不純物領域６４〜６６，６８，６９に含まれるＰ型不純物を拡散させる。これにより、Ｎ型エピタキシャル成長層１２にＰ型分離拡散層１３とＰ型拡散層２３，２５とが同時に形成される。

このように、第１及び第２のＮ型エピタキシャル成長層形成工程後に、Ｐ型拡散層２３，２５を形成することにより、Ｐ型拡散層２３，２５に含まれるＰ型不純物が第２のＮ型埋め込み拡散層４０に拡散することがなくなるため、縦型ＮＰＮトランジスタ１６の特性の劣化を抑制することができる。

次いで、図１７に示す工程では、絶縁膜６１上に開口部７２Ａを有したレジスト膜７２を形成し、その後、開口部７２Ａに露出された絶縁膜６１を介して、Ｎ型エピタキシャル成長層１２にＰ型不純物をドーピングする。これにより、Ｎ型エピタキシャル成長層１２にＰ型不純物領域７３が形成される。開口部７２Ａは、Ｐ型拡散層４２の形成領域に対応する絶縁膜６１を露出している。次いで、図１８に示す工程では、レジスト膜７２を除去する。

次いで、図１９に示す工程では、絶縁膜６１上に開口部７５Ａ，７５Ｂを有したレジスト膜７５を形成し、その後、開口部７５Ａ，７５Ｂに露出された絶縁膜６１を介して、Ｎ型エピタキシャル成長層１２にＰ型不純物をドーピングする。これにより、第１のＮ型エピタキシャル成長層２２にＰ型不純物領域７６が形成され、第２のＮ型エピタキシャル成長層４１にＰ型不純物領域７７が形成される。開口部７５Ａは、エミッタ層２９の形成位置に対応する絶縁層６１を露出している。また、開口部７５Ｂは、ベースコンタクト層４３の形成位置に対応する絶縁層６１を露出している。次いで、図２０に示す工程では、レジスト膜７５を除去する。

次いで、図２１に示す工程では、絶縁膜６１上に開口部７９Ａ〜７９Ｄを有したレジスト膜７９を形成し、その後、開口部７９Ａ〜７９Ｄに露出された絶縁膜６１を介して、Ｎ型エピタキシャル成長層１２にＮ型不純物をドーピングする。これにより、第１のＮ型エピタキシャル成長層２２にＮ型不純物領域８１，８２が形成され、第２のＮ型エピタキシャル成長層４１にＮ型不純物領域８３，８４が形成される。

開口部７９Ａは、エピコンタクト層２８の形成領域に対応する絶縁層６１を露出し、開口部７９Ｂは、ベースコンタクト層３１の形成領域に対応する絶縁層６１を露出している。また、開口部７９Ｃは、エミッタ層４４の形成領域に対応する絶縁層６１を露出し、開口部７９Ｄは、コレクタコンタクト層４５の形成領域に対応する絶縁層６１を露出している。次いで、図２２に示す工程では、レジスト膜７９を除去する。

次いで、図２３に示す工程では、図２２に示す構造体を熱処理して、Ｐ型不純物領域７３，７６，７７に含まれるＰ型不純物を拡散させると共に、Ｎ型不純物領域８１〜８４に含まれるＮ型不純物を拡散させて、Ｎ型エピタキシャル成長層１２にエピコンタクト層２８、エミッタ層２９，４４、ベースコンタクト層３１，４３、Ｐ型拡散層４２、及びコレクタコンタクト層４５を同時に形成する。次いで、図２４に示す工程では、絶縁膜６１を除去する。

次いで、図２５に示す工程では、図２４に示す構造体の上面を覆うと共に、溝部１２Ａ及び開口部２２Ａ，２２Ｃを充填するように、絶縁膜１４を形成する。絶縁膜１４としては、例えば、酸化膜を用いることができる。

次いで、図２６に示す工程では、絶縁膜１４上に開口部８７Ａ〜８７Ｈを有したレジスト膜８７を形成し、その後、レジスト膜８７をマスクとするエッチングにより、絶縁膜１４を貫通する開口部１４Ａ〜１４Ｈを形成する。次いで、図２７に示す工程では、レジスト膜８７を除去する。

次いで、図２８に示す工程では、サブ用電極１７、エピ用電極３３、コレクタ用電極３４，４９、エミッタ用電極３５，４８、及びベース用電極３６，４７を形成する。

具体的には、例えば、図２７に示す構造体上にスパッタ法によりバリアメタル（例えば、ＴｉＮ膜）を形成し、その後、ＣＶＤ法により導電金属膜（例えば、Ｗ膜）を形成する。次いで、導電金属膜上にパターニングされたレジスト膜を形成し、このレジスト膜をマスクとして、不要なバリアメタル及び導電金属膜を除去することで、サブ用電極１７、エピ用電極３３、コレクタ用電極３４，４９、エミッタ用電極３５，４８、及びベース用電極３６，４７を同時に形成する。

これにより、縦型ＰＮＰトランジスタ１５及び縦型ＮＰＮトランジスタ１６を備えた半導体装置１０が製造される。

本実施の形態の半導体装置の製造方法によれば、第１及び第２のＮ型エピタキシャル成長層２２，４１を形成工程後に、Ｐ型拡散層２３，２５を形成することにより、Ｐ型拡散層２３，２５に含まれるＰ型不純物が第２のＮ型埋め込み拡散層４０に拡散することがなくなるため、縦型ＮＰＮトランジスタ１６の特性の劣化を抑制することができる。

なお、本実施の形態の半導体装置１０の製造方法では、図２４に示す工程において絶縁膜６１を除去する場合を例に挙げて説明したが、図２４に示す工程を省略して絶縁膜６１を残したまま図２５〜図２８に示す工程の処理を行ってもよい。この場合、図２４に示す工程が不要となるため、半導体装置１０の製造コストを低減することができる。

以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

本発明は、縦型ＰＮＰトランジスタと縦型ＮＰＮトランジスタとを備えた半導体装置に適用できる。

本発明の実施の形態に係る半導体装置の断面図である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１７）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１８）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その１９）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２０）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２１）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２２）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２３）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２４）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２５）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２６）である。 本発明の実施の形態に係る半導体装置の製造工程を示す図（その２７）である。 縦型ＮＰＮトランジスタと縦型ＰＮＰトランジスタとを備えた従来の半導体装置の断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。

符号の説明

１０ 半導体装置
１１ 半導体基板
１２ Ｎ型エピタキシャル成長層
１２Ａ，５８Ａ，５９Ａ，６２Ａ，６２Ｂ 溝部
１３ Ｐ型分離拡散層
１４，５５，５８，６１ 絶縁膜
１４Ａ〜１４Ｈ，２２Ａ，２２Ｃ，５５Ｂ，５５Ｃ，５８Ｂ，５８Ｄ，５９Ｂ，５９Ｄ，６２Ｃ，６２Ｅ，７２Ａ，７５Ａ，７５Ｂ，７９Ａ〜７９Ｄ，８７Ａ〜８７Ｈ 開口部
１５ 縦型ＰＮＰトランジスタ
１６ 縦型ＮＰＮトランジスタ
１７ サブ用電極
２１ 第１のＮ型埋め込み拡散層
２２ 第１のＮ型エピタキシャル成長層
２３，２５ Ｐ型拡散層
２７ Ｐ型コレクタ層
２８ エピコンタクト層
２９，４４ エミッタ層
３１，４３ ベースコンタクト層
３３ エピ用電極
３４，４９ コレクタ用電極
３５，４８ エミッタ用電極
３６，４７ ベース用電極
４０ 第２のＮ型埋め込み拡散層
４１ 第２のＮ型エピタキシャル成長層
４２ Ｐ型拡散層
４５ コレクタコンタクト層
５５Ａ 上面
５９，６２，７２，７５，７９，８７ レジスト膜
６４〜６６，６８，６９，７３，７６，７７ Ｐ型不純物領域
８１〜８４ Ｎ型不純物領域
Ａ 縦型ＰＮＰトランジスタ形成領域
Ｂ 縦型ＮＰＮトランジスタ形成領域
Ｄ１〜Ｄ５ 深さ

Claims (2)

1. 半導体基板に形成された第１のＮ型埋め込み拡散層と、前記第１のＮ型埋め込み拡散層に形成されたＰ型拡散層と、前記第１のＮ型埋め込み拡散層及びＰ型拡散層上に形成された第１のＮ型エピタキシャル成長層とを有する縦型ＰＮＰトランジスタと、
   前記半導体基板に形成された第２のＮ型埋め込み拡散層と、第２のＮ型埋め込み拡散層上に形成された第２のＮ型エピタキシャル成長層とを有する縦型ＮＰＮトランジスタと、を備えた半導体装置の製造方法であって、
   前記第１及び第２のＮ型埋め込み拡散層を形成後に、前記第１及び第２のＮ型エピタキシャル成長層を同時に形成する第１及び第２のＮ型エピタキシャル成長層形成工程と、
   前記第１及び第２のＮ型エピタキシャル成長層形成工程後に、前記Ｐ型拡散層を形成するＰ型拡散層形成工程とを含むことを特徴とする半導体装置の製造方法。
2. 前記Ｐ型拡散層形成工程は、前記第１のＮ型エピタキシャル成長層に開口部を形成する開口部形成工程と、
   前記開口部を介して、前記開口部の下方に位置する前記第１のＮ型エピタキシャル成長層にＰ型不純物を拡散するＰ型不純物拡散工程とを含むことを特徴とする請求項１記載の半導体装置の製造方法。

Images