CN105448970B - 双极结型晶体管及其形成方法 - Google Patents
双极结型晶体管及其形成方法 Download PDFInfo
- Publication number
- CN105448970B CN105448970B CN201410308835.3A CN201410308835A CN105448970B CN 105448970 B CN105448970 B CN 105448970B CN 201410308835 A CN201410308835 A CN 201410308835A CN 105448970 B CN105448970 B CN 105448970B
- Authority
- CN
- China
- Prior art keywords
- isolation structure
- base area
- annular
- doping
- collecting zone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
一种双极结型晶体管及其形成方法，其中双极结型晶体管的形成方法包括：提供衬底；对衬底进行第一掺杂形成集电区；对衬底进行第二掺杂形成基区，基区的掺杂类型与集电区的掺杂类型相反，基区位于集电区内，且基区底部高于集电区底部；在基区内形成环形隔离结构，环形隔离结构包围部分基区，且环形隔离结构底部高于基区底部；刻蚀部分环形隔离结构形成缺口，缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区，发射区的掺杂类型与基区的掺杂类型相反。本发明增加了发射区的面积，从而提高了双极结型晶体管的发射效率，以增加双极结型晶体管的工作电流。
Description
技术领域
本发明涉及半导体制作领域技术，特别涉及一种双极结型晶体管及其形成方法。
背景技术
双极结型晶体管(BJT，Bipolar Junction Transistor)是半导体集成电路中的一种重要的半导体器件，双极结型晶体管具有放大作用，广泛应用于工业以及消费电子领域的各类电路设计中，例如，检波电路、整流电路、放大电路、开关电路、稳压电路、信号调制电路等等。
按照双极结型晶体管结构的不同，可将双极结型晶体管分为NPN类型和PNP类型两种。双极结型晶体管又称为半导体三极管，其外部引出有三个极：集电极、发射极和基极，其中，集电极从双极结型晶体管中的集电区引出，发射极从双极结型晶体管中的发射区引出，基极从双极结型晶体管中的基区引出。
现有技术提供的双极结型晶体管的工作电流较小，难以满足电路设计的需求。
发明内容
本发明解决的问题是如何增加双极结型晶体管的发射效率，以提高其工作电流，优化其电学性能。
为解决上述问题，本发明提供一种双极结型晶体管的形成方法，包括：提供衬底；对所述衬底进行第一掺杂，在衬底内形成集电区；对所述衬底进行第二掺杂，在衬底内形成基区，所述基区的掺杂类型与集电区的掺杂类型相反，所述基区位于集电区内，且所述基区底部高于集电区底部；在所述基区内形成环形隔离结构，所述环形隔离结构包围部分基区，且所述环形隔离结构底部高于基区底部；刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区，所述发射区的掺杂类型与基区的掺杂类型相反。
可选的，所述缺口的深度为环形隔离结构厚度的1/4至3/4。
可选的，刻蚀部分所述环形隔离结构的工艺步骤包括：在所述衬底表面形成具有环形开口的掩膜层，所述环形开口暴露出环形隔离结构部分表面，且所述环形开口内侧壁与环形隔离结构内侧壁齐平；以所述具有环形开口的掩膜层为掩膜，刻蚀去除部分厚度的环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面。
可选的，所述环形开口的尺寸小于环形隔离结构表面尺寸。
可选的，采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述环形隔离结构。
可选的，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
可选的，所述环形为封闭环形，其中，所述环形为圆环形、椭圆环形、方环形或多边形环形。
可选的，所述第三掺杂的工艺为离子注入，离子注入工艺的注入角度为0度至45度。
可选的，所述离子注入的注入离子为P型离子，所述离子注入工艺的工艺参数为：注入离子为B、Ga或In，注入角度为0度至45度，注入能量为10kev至50kev，注入剂量为1E14atom/cm2至5E18atom/cm2。
可选的，形成的双极结型晶体管为NPN晶体管时，集电区的掺杂类型为N型掺杂，基区的掺杂类型为P型掺杂，发射区的掺杂类型为N型掺杂；形成的双极结型晶体管为PNP晶体管时，集电区的掺杂类型为P型掺杂，基区的掺杂类型为N型掺杂，发射区的掺杂类型为P型掺杂。
可选的，还包括步骤：在所述衬底内形成第一隔离结构，所述第一隔离结构环绕所述基区，且所述第一隔离结构底部高于基区底部；在所述衬底内形成第二隔离结构，所述第二隔离结构环绕所述集电区，且所述第二隔离结构底部高于集电区底部。
可选的，还包括步骤：对位于第一隔离结构和第二隔离结构之间的集电区进行第四掺杂处理，形成集电极，所述集电极与集电区的掺杂类型相同，且集电极的掺杂浓度大于集电区的掺杂浓度；对位于第一隔离结构和环形隔离结构之间的基区进行第五掺杂处理，形成基极，所述基极与基区的掺杂类型相同，且基极的掺杂浓度大于基区的掺杂浓度。
可选的，还包括步骤：在所述集电极表面、基极表面以及发射区表面形成金属硅化物层。
本发明实施例还提供一种双极结型晶体管的形成方法，包括：提供衬底，在所述衬底内形成环形隔离结构，且所述环形隔离结构包围部分衬底；对所述衬底进行第一掺杂在衬底内形成集电区，所述环形隔离结构位于集电区内，且所述集电区底部低于环形隔离结构底部；对所述衬底进行第二掺杂在集电区内形成基区，所述基区的掺杂类型与集电区掺杂类型相反，所述环形隔离结构位于基区内，且所述环形隔离结构包围部分基区，所述基区底部高于集电区底部，且所述基区底部低于环形隔离结构底部；刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区，所述发射区的掺杂类型与基区的掺杂类型相反。
本发明实施例还提供一种双极结型晶体管，包括：衬底；位于所述衬底内的集电区；位于所述集电区内的基区，所述基区的掺杂类型与集电区的掺杂类型相反，且所述基区底部高于集电区底部；位于所述基区内的环形隔离结构，所述环形隔离结构包围部分基区，所述环形隔离结构底部高于基区底部，所述环形隔离结构内具有缺口，且所述缺口暴露出被环形隔离结构包围的基区部分表面；位于被所述环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面的发射区，且所述发射区的掺杂类型与基区掺杂类型相反。
可选的，所述环形为封闭环形，其中，所述环形为圆环形、椭圆环形、方环形或多边形环形。
可选的，所述缺口的深度为环形隔离结构厚度的1/4至3/4。
可选的，还包括：环绕所述基区的第一隔离结构，且所述第一隔离结构底部高于基区底部；环绕所述集电区的第二隔离结构，且所述第二隔离结构底部高于集电区底部。
可选的，还包括：位于第一隔离结构和第二隔离结构之间的集电区表面的集电极，所述集电极的掺杂类型与集电区相同，且集电极的掺杂浓度大于集电区的掺杂浓度；位于第一隔离结构和环形隔离结构之间的基区表面的基极，所述基极的掺杂类型与基区相同，且所述基极的掺杂浓度大于基区的掺杂浓度。
可选的，还包括：位于集电极表面、基极表面以及发射区表面的金属硅化物层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明实施例中，在形成基区之后在基区内形成环形隔离结构，所述环形隔离结构包围部分基区，且环形隔离结构底部高于基区底部；刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂后，在被环形隔离结构包围的基区顶部表面和侧壁表面形成发射区。本发明实施例形成的发射区面积不仅包括被环形隔离结构包围的基区顶部表面面积，还包括被缺口暴露出基区侧壁表面面积，与现有技术相比，本发明实施例的发射区面积明显得到了增加，提高了双极结型晶体管的发射效率，从而提高双极结型晶体管的工作电流，优化其电学性能。
同时，本发明实施例还提供一种双极结型晶体管的形成方法，在衬底内形成环形隔离结构之后形成基区，且环形隔离结构位于基区内，环形隔离结构包围部分基区；刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区。由于缺口将被环形隔离结构包围的基区部分侧壁暴露出来，使得形成的发射区的面积增加了，提高双极结型晶体管的发射效率，优化其电学性能。
进一步，本发明实施例中刻蚀环形隔离结构的掩膜层具有环形开口，且所述环形开口尺寸小于环形隔离结构表面尺寸，使得后续在形成集电极和基极后，基极侧壁被环形隔离结构所覆盖，使得环形隔离结构仍具有较好的电隔离基极和发射区的作用，避免产生漏电问题。
进一步，若缺口的深度过深，则在进行第三掺杂后形成的发射区会与集电区电连接，若缺口的深度过浅，则发射区面积增加的程度有限，为此本发明实施例中缺口的深度为环形隔离结构厚度的1/4至3/4，既防止发射区与集电区电连接，又能有效的增加发射区的面积。
相应的，本发明实施例还提供一种结构性能优越的双极结型晶体管，包括衬底、集电区和基区，还包括：位于所述基区内的环形隔离结构，所述环形隔离结构包围部分基区，所述环形隔离结构底部高于基区底部，所述环形隔离结构内具有缺口，且所述缺口暴露出被环形隔离结构包围的基区部分表面；位于被所述环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面的发射区，且所述发射区的掺杂类型与基区掺杂类型相反。本发明实施例发射区的面积包括：被环形隔离结构包围的基区顶部表面、以及被缺口暴露出的基区侧壁面积，与现有技术相比，本发明实施例提供的双极结型晶体管的发射区面积更大，因此所述双极结型晶体管的发射效率更高，使得双极结型晶体管的工作电流更大，其电学性能更优良。
进一步，本发明实施例中缺口的深度为环形隔离结构厚度的1/4至3/4，防止发射区过于靠近集电区，避免发射区与集电区之间电连接，并且能够有效的增加发射区的面积。
附图说明
图1为一实施例双极结型晶体管的剖面结构示意图；
图2至图11为本发明另一实施例提供的双极结型晶体管形成过程的结构示意图。
图12至图16为本发明又一实施例提供的双极结型晶体管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术提供的双极结型晶体管的工作电流较小，难以满足电路设计的需求。
一般的，请参考图1，双极结型晶体管包括：衬底100；位于衬底100内的集电区102；位于集电区102内的基区103，所述基区103的掺杂类型与集电区102的掺杂类型相反，且所述基区103底部高于集电区102底部；位于衬底100内的隔离结构101；位于集电区102表面的集电极104，所述集电极104的掺杂区类型与集电区102的掺杂类型相同；位于基区103内的基极105，所述集电极104环绕所述基极105，且集电极104与基极105之间被隔离结构101电隔离，所述基极105的掺杂类型与基区103的掺杂类型相同；位于基区103内的发射区106，所述基极105环绕所述发射区106，且基极105与发射区106之间被隔离结构101电隔离，所述发射区106的掺杂类型与基区103的掺杂类型相反；位于集电极104表面、基极105表面以及集电区106表面的金属硅化物层107。
针对双极结型晶体管进行研究发现，双极结型晶体管的电流增益与发射效率成正比例关系，当双极结型晶体管的发射效率越高，其电流增益越大；若能够增加双极结型晶体管的发射效率，则能有效的提高其电流增益，优化双极结型晶体管的电学性能。
经进一步研究发现，双极结型晶体管的发射区106的面积是影响其发射效率的主要参数，若发射区106的面积增加，则发射效率也会相应的增加，从而提高其电流增益。
发射区106与隔离结构101相邻，在形成双极结型晶体管的工艺过程中，若能去除部分与发射区106相邻的隔离结构101，暴露出待形成发射区106的基区103的侧壁表面，那么所述暴露出的基区103侧壁表面也将作为发射区106的部分表面，与前述提供的双极结型晶体管相比较而言，明显的增加了发射区106的面积，从而提高双极结型晶体管的发射效率，提高其电流增加。
为此，本发明提供一种双极结型晶体管的形成方法，在所述基区内形成环形隔离结构，所述环形隔离结构包围部分基区，且所述环形隔离结构底部高于基区底部；刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区，所述发射区的掺杂类型与基区的掺杂类型相反。本发明通过刻蚀与发射区相邻的环形隔离结构，使被所述环形隔离结构包围的部分基区侧壁被暴露出来，使得形成的发射区的面积明显增加了，从而增加双极结型晶体管的发射效率，提高其工作电流，双极结型晶体管的电学性能得到提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11为本发明一实施例提供的双极结型晶体管形成过程的剖面结构示意图。
请参考图2，提供衬底200。
所述衬底200为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种；所述衬底200也可以为Si衬底、Ge衬底、GeSi衬底或GaAs衬底。所述衬底200可以为N型衬底、P型衬底或本征衬底。
在本实施例中，所述衬底200为Si衬底。
请继续参考图2，对所述衬底200进行第一掺杂201，在衬底200内形成集电区202。
所述第一掺杂201的掺杂类型根据形成的双极结型晶体管的类型确定，具体的，形成的双极结型晶体管为NPN晶体管时，集电区202的掺杂类型为N型掺杂，第一掺杂201的掺杂类型为N型掺杂；形成的双极结型晶体管为PNP晶体管时，集电区202的掺杂类型为P型掺杂，第一掺杂201的掺杂类型为P型掺杂。
本实施例以形成的双极结型晶体管为NPN晶体管为例做示范性说明，第一掺杂201的掺杂类型为N型掺杂。
本实施例中，采用第一离子注入工艺进行所述第一掺杂201，第一离子注入工艺的工艺参数为：注入离子为N型离子，所述N型离子为P、As或Sb，注入能量为1kev至2500kev，注入剂量为1E12atom/cm2至5E14atom/cm2。
作为一个具体实施例，所述第一离子注入工艺的工艺步骤包括：在所述衬底200表面形成图形化的第一光刻胶层203；以所述图形化的第一光刻胶层203为掩膜，对所述衬底200进行第一离子注入，在衬底200内形成集电区202；去除所述图形化的第一光刻胶层203。
在进行第一掺杂201之前，还可以包括步骤：在所述衬底200表面形成牺牲氧化层，所述牺牲氧化层能避免第一离子注入工艺对衬底200表面造成晶格损伤。
在形成第一掺杂201之后，还包括步骤：对所述衬底200进行第一退火处理，激活掺杂离子并使掺杂离子进行一定程度的扩散。
请参考图3，对所述衬底200进行第二掺杂204，在衬底200内形成基区205，所述基区205位于集电区201内，且所述基区205底部高于集电区202底部。
所述基区205的掺杂类型与集电区202的掺杂类型相反。具体的，当形成的双极结型晶体管为NPN晶体管时，基区205的掺杂类型为P型掺杂；当形成的双极结型晶体管为PNP晶体管时，基区205的掺杂类型为N型掺杂。
本实施例以形成的双极结型晶体管为NPN晶体管为例做示范性说明，基区204的掺杂类型为P型掺杂。
本实施例中，采用第二离子注入工艺进行所述第二掺杂204，第二离子注入工艺的工艺参数为：注入离子为P型离子，所述P型离子为B、Ga或In，注入能量为1kev至500kev，注入剂量为1E13atom/cm2至5E15atom/cm2。
作为一个具体实施例，所述第二离子注入的工艺步骤包括：在所述衬底200表面形成图形化的第二光刻胶层206，所述图形化的第二光刻胶层206暴露出集电区202部分表面；以所述图形化的第二光刻胶层206为掩膜，对衬底200进行第二离子注入，在衬底200内形成基区205；去除所述图形化的第二光刻胶层206。
在第二掺杂201之后，还包括步骤：对衬底200进行第二退火处理，激活第二掺杂210的掺杂离子并使所述掺杂离子进行一定程度的扩散。所述第二退火处理与前述第一退火处理可以在同一道工艺中进行。
请参考图4，在所述基区205内形成环形沟槽206，所述环形沟槽206包围部分基区205，且所述环形沟槽206底部高于基区205底部。
本实施例中，为了节约工艺步骤，在形成所述环形沟槽206的同时，在衬底200内形成第一沟槽207，所述第一沟槽207环绕所述基区205，且第一沟槽207底部高于基区205底部；在衬底200内形成第二沟槽208，所述第二沟槽环绕所述集电区202，且所述第二沟槽208底部高于集电区202底部。
所述环形沟槽206的作用为：后续在环形沟槽206内填充介质材料以形成环形隔离结构，在后续形成基极和发射极后，所述环形隔离结构起到电隔离基极和发射极的作用。
所述第一沟槽207和第二沟槽208的作用为：后续在第一沟槽207内填充介质材料以形成第一隔离结构，在后续形成基极和集电极后，所述第一隔离结构起到电隔离基极和发射极的作用；后续在第二沟槽208内填充介质材料以形成第二隔离结构，后续在形成集电极后，所述第二隔离结构起到电隔离集电极与其他电路的作用。
所述环形沟槽206的环形为封闭环形，其中，所述环形为圆环形、椭圆环形、方环形或多边形环形。本实施例以所述环形沟槽206的环形为圆环形为例做示范性说明。
本实施例中，为了提高后续形成的第一隔离结构和第二隔离结构的隔离能力，所述第一沟槽207和第二沟槽208均为环形沟槽，其中，第一沟槽207环绕基区205的四周，第二沟槽208环绕集电区202的四周。
作为一个具体实施例，形成环形沟槽206、第一沟槽207和第二沟槽208的工艺步骤包括：在所述衬底200表面形成图形化的掩膜层209，所述图形化的掩膜层209内具有环形开口、第一开口和第二开口；以所述图形化的掩膜层209为掩膜，刻蚀去除部分厚度的衬底200，在基区205内形成环形沟槽206，在基区205四周形成第一沟槽207，在集电区202四周形成第二沟槽208。
本实施例中，采用干法刻蚀工艺刻蚀形成环形沟槽206、第一沟槽207和第二沟槽208。
所述环形沟槽206底部尺寸小于环形沟槽206上端尺寸，也就是说，环形沟槽206呈现倒梯形的剖面形貌，后续形成的环形隔离结构也具有倒梯形的剖面形貌，因此后续刻蚀环形隔离结构时，由于环形隔离结构表面尺寸大于底部尺寸，使得形成刻蚀环形隔离结构的掩膜层的工艺窗口较大，提高形成掩膜层位置的精确度。
请参考图5及图6，图5为俯视示意图，图6为图5沿切割线AA1方向切割的剖面结构示意图，在所述环形沟槽206(请参考图4)、第一沟槽207(请参考图4)和第二沟槽208(请参考图4)内填充满介质材料层，且所述介质材料层还位于图形化的掩膜层209(请参考图4)表面；去除高于图形化的掩膜层209顶部表面的介质材料层，在所述基区205内形成环形隔离结构210，在衬底200内形成第一隔离结构211和第二隔离结构212；去除所述图形化的掩膜层209。
其中，第一隔离结构211环绕所述基区205，且所述第一隔离结构211底部高于基区205底部；第二隔离结构212环绕所述集电区202，且所述第二隔离结构212底部高于集电区202底部。
所述介质材料层的材料为氧化硅或氮氧化硅。本实施例中，所述介质材料层的材料为氧化硅，采用高纵宽比化学气相沉积工艺形成所述介质材料层，所述高纵宽比化学气相沉积工艺的工艺参数为：反应气体包括硅源气体和氧源气体，其中，硅源气体流量为20sccm至2000sccm，氧源气体流量为10sccm至1000sccm，反应腔室压强为1毫托至50托，反应腔室温度为450度至800度。
为了提高介质材料层与环形沟槽206、第一沟槽207和第二沟槽208侧壁之间的界面性能，在形成介质材料层之前，还可以采用热氧化工艺，在环形沟槽206、第一沟槽207和第二沟槽208的底部和侧壁表面形成线性氧化层。
请参考图7，在所述衬底200表面形成具有环形开口214的掩膜层215，所述环形开口214暴露出环形隔离结构210部分表面，且所述环形开口214内侧壁与环形隔离结构210内侧壁齐平。
其中，环形隔离结构210内侧壁指的是，与被环形隔离结构210包围的部分基区205相接触的表面，环形开口214内侧壁指的是掩膜层215与被环形隔离结构210包围的基区205距离最近的侧壁，而环形开口215的外侧壁位于环形隔离结构210上方。
所述环形开口214内侧壁与环形隔离结构210内侧壁齐平的好处在于：保证后续在刻蚀环形隔离结构210时，被环形隔离结构210包围的部分基区205侧壁被暴露出来，并且，被环形隔离结构210包围的基区205不被刻蚀。
所述掩膜层215的材料为氮化硅或光刻胶。所述环形开口214的尺寸小于环形隔离结构210表面尺寸。
请参考图8，以所述具有环形开口214(请参考图7)的掩膜层215(请参考图7)为掩膜，刻蚀部分所述环形隔离结构210形成缺口213，所述缺口213暴露出被环形隔离结构210包围的基区205部分侧壁表面；去除所述具有环形开口214的掩膜层215。
采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述环形隔离结构210。
作为一个实施例，采用干法刻蚀工艺刻蚀所述环形隔离结构210，干法刻蚀工艺为等离子体刻蚀，等离子体刻蚀工艺的工艺参数为：刻蚀气体为Ar和含氟气体，所述含氟气体为CF4、C2F6或CHF3，Ar流量为100sccm至300sccm，含氟气体流量为10sccm至200sccm，反应腔室压强为50毫托至100毫托，腔室温度为20度至100度，将含氟气体电离为等离子体的射频功率源的输出功率为50瓦至1000瓦，射频偏置功率源的输出功率为50瓦至300瓦。
作为另一实施例，采用湿法刻蚀工艺刻蚀所述环形隔离结构210，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液，其中，氢氟酸和去离子水的体积比为1:300至1:700。
为了保证刻蚀后的环形隔离结构210仍具有足够的电隔离能力，本实施例中，环形隔离结构210被刻蚀的厚度应小于刻蚀前环形隔离结构210的厚度；并且，为了保证不增加后续形成的基极的面积，刻蚀后的环形隔离结构210，应完全覆盖于与环形隔离结构210外侧壁相接触的基区205表面。
后续第三掺杂形成发射区后，第三掺杂离子存在一定的注入深度，若缺口213的深度H过深，则会造成发射区与集电区202电连接，或者发射区过于靠近集电区202，造成半导体工艺失效；若缺口213的深度H过浅，则增加后续形成的发射区面积的程度有限。
综合上述因素考虑，本实施例中，所述缺口213的深度H为环形隔离结构210厚度D的1/4至3/4。
请参考图9，对所述被环形隔离结构210包围的基区205顶部表面以及暴露出的侧壁表面进行第三掺杂216，形成发射区217。
所述第三掺杂216的工艺为第三离子注入，所述第三离子注入的注入离子为N型离子或P型离子。
具体的，在衬底200表面形成图形化的第三光刻胶层218，暴露出被环形隔离结构210包围的基区205侧壁表面以及顶部表面；以第三光刻胶层218为掩膜，对所述基区205侧壁以及顶部进行第三离子注入，在基区205表面形成发射区217；去除所述第三光刻胶层218。
所述第三离子注入的注入离子为N型离子或P型离子。所述第三离子注入注入的注入角度θ过小，则位于基区205侧壁表面的发射区217深度过浅；若第三离子注入的注入角度过大，则可能导致第三离子注入难以对缺口213底部附近的基区205进行离子注入。
因此本实施例中第三离子注入工艺的注入角度为0度至45度。
所述发射区217的掺杂类型与基区205的掺杂类型相反。具体的，形成的双极结型晶体管为NPN晶体管时，发射区217的掺杂类型为N型掺杂；形成的双极结型晶体管为PNP晶体管时，发射区217的掺杂类型为P型掺杂。
本实施例以形成的晶体管为NPN晶体管为例做示范性说明，第三离子注入工艺的工艺参数为：注入离子为N型离子，注入离子为P、As或Sb，注入角度为0度至45度，注入能量为10kev至50kev，注入剂量为1E14atom/cm2至5E18atom/cm2。
在其他实施例中，形成的晶体管为PNP晶体管时，所述第三离子注入的注入离子为P型离子，第三离子注入工艺的工艺参数为：注入离子为B、Ga或In，注入角度为0度至45度，注入能量为10kev至50kev，注入剂量为1E14atom/cm2至5E18atom/cm2。
由于缺口213暴露出基区205部分侧壁表面，那么形成的发射区217不仅位于被环形隔离结构210包围的基区205顶部表面，所述发射区217还位于被环形隔离结构210包围的基区205侧壁表面；本实施例发射区217的面积不仅包括被环形隔离结构215包围的基区205顶部表面面积，还包括缺口213暴露出基区205侧壁面积，因此与现有技术相比，本实施例发射区217的面积得到了明显的增加，从而提高了形成的双极结型晶体管的发射效率，增加了双极结型晶体管的工作电流，优化双极结型晶体管的电学性能。
请参考图10，对位于第一隔离结构211和第二隔离结构212之间的集电区202进行第四掺杂处理，形成集电极218；对位于第一隔离结构211和环形隔离结构210之间的基区205进行第五掺杂处理，形成基极219。
所述集电极218与集电区202的掺杂类型相同，且集电极218的掺杂浓度大于集电区202的掺杂浓度。所述基极219与基区202的掺杂类型相同，且基极219的掺杂浓度大于基区202的掺杂浓度。
所述集电极218作为集电区202引出端，通过集电极218使集电区202与后续形成的金属硅化物层电连接，进而与其他半导体器件或外部电路电连接；所述基极219作为基区202引出端，通过所述基极219使基区202与后续形成的金属硅化物层电连接，进而与其他半导体器件或外部电路电连接。
作为一个具体实施例，形成集电极218的工艺步骤包括：在衬底200表面形成图形化的第四光刻胶层，使位于第一隔离结构211和第二隔离结构212之间的集电区202表面被暴露出来；以所述图形化的第四光刻胶层为掩膜，对所述暴露出的集电区202进行第四离子注入，形成集电极218；去除所述图形化的第四光刻胶层。
形成基极219的工艺步骤包括：在衬底200表面形成图形化的第五光刻胶层，使位于第一隔离结构211和环形隔离结构210之间基区205被暴露出来；以所述图形化的第五光刻胶层为掩膜，对所述暴露出的基区205进行第五离子注入，形成基极219；去除所述图形化的第五光刻胶层。
本实施例中，在形成发射区219之后形成集电极218和基极219。在其他实施例中，以可以在形成发射区之前，先形成集电极218和基极219。
请参考图11，在所述集电极218表面、基极219表面以及发射区217表面形成金属硅化物层220。
所述金属硅化物层220的电阻率较小，能够降低集电极218、基极219以及发射区217的接触电阻，降低双极结型晶体管的电阻率。
所述金属硅化物层220的材料为NiSi。
作为一个具体实施例，形成金属硅化物层220的工艺步骤包括：在所述集电极218表面、基极219表面以及发射区217表面形成金属镍层；对所述金属镍层进行退火处理，使金属镍层与集电极218、基极219以及发射区217进行金属硅化反应形成金属硅化物；去除未发生金属硅化反应的金属镍层，在集电极218表面、基极219表面以及发射区217表面形成金属硅化物层220。
本实施例提供的双极结型晶体管的形成方法的技术方案具有以下优点：
首先，刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂后，在被环形隔离结构包围的基区顶部表面和侧壁表面形成发射区。本发明实施例形成的发射区面积不仅包括被环形隔离结构包围的基区顶部表面面积，还包括被缺口暴露出基区侧壁表面面积，与现有技术相比，本发明实施例的发射区面积明显得到了增加，提高了双极结型晶体管的发射效率，从而提高双极结型晶体管的工作电流，优化其电学性能。
其次，刻蚀环形隔离结构的掩膜层具有环形开口，且所述环形开口尺寸小于环形隔离结构表面尺寸，使得后续在形成集电极和基极后，基极侧壁被环形隔离结构所覆盖，使得环形隔离结构仍具有较好的电隔离基极和发射区的作用，避免产生漏电问题。
再次，本发明实施例中缺口的深度为环形隔离结构厚度的1/4至3/4，既防止发射区与集电区电连接，又能有效的增加发射区的面积。
本发明又一实施例还提供一种双极结型晶体管的形成方法，图12至图16为本发明又一实施例提供的双极结型晶体管形成过程的剖面结构示意图，需要说明的是，本实施例中与上述实施例中相同结构的参数和作用等限定在本实施例中不再赘述，具体请参考上述实施例。
请参考图12，提供衬底300，在所述衬底300内形成环形隔离结构310，且所述环形隔离结构310包围部分衬底300。
本实施例中，为了减少工艺步骤，提高半导体生产效率，在形成环形隔离结构310的同时，在衬底300内形成第一隔离结构311和第二隔离结构312，第一隔离结构311包围部分衬底300，且环形隔离结构310位于所述被包围的衬底300内；第二隔离结构312包围部分衬底300，且第一隔离结构311位于所述被包围的衬底300内。
本实施例中，环形隔离结构310、第一隔离结构311和第二隔离结构312底部齐平。所述环形隔离结构310、第一隔离结构311和第二隔离结构312起到电学隔离的作用。
所述环形隔离结构310的环形为封闭环形，其中，所述环形为圆环形、椭圆环形、方环形或多边形环形。
所述第一隔离结构311和第二隔离结构312也为环形结构。
所述环形隔离结构310、第一隔离结构311和第二隔离结构312定义出后续形成的发射区、基极以及集电极的位置。具体的，后续在环形隔离结构310包围的衬底300表面形成发射区，在环形隔离结构310和第一隔离结构311之间的衬底300表面形成基极，在第一隔离结构311和第二隔离结构312之间的衬底300表面形成集电极。
请参考图13，对所述衬底300进行第一掺杂301在衬底300内形成集电区302，所述环形隔离结构310位于集电区302内，且所述集电区302底部低于环形隔离结构310底部。
本实施例中，环形隔离结构310以及第一隔离结构311均位于集电区302内，所述第二隔离结构312环绕所述集电区302，即，所述第二隔离结构312位于集电区302的四周，且第二隔离结构312底部高于集电区302底部。
具体的，在所述衬底300表面形成图形化的第一光刻胶层303；以所述图形化的第一光刻胶层为掩膜，对衬底300进行第一离子注入，在衬底300内形成集电区302；去除图形化的第一光刻胶层303。
在第一掺杂301之后，还包括进行第一退火处理，激活第一掺杂301的掺杂离子，使第一掺杂301的掺杂离子进行一定程度的扩散。
请参考图14，对衬底200进行第二掺杂304，在集电区302内形成基区305，所述环形隔离结构310位于基区305内，且所述环形隔离结构310包围部分基区305，所述基区305底部高于集电区302底部，且所述基区305底部低于环形隔离结构310底部。
具体的，在衬底300表面形成图形化的第二光刻胶层306，所述第二光刻胶层306暴露出集电区202部分表面；以所述第二光刻胶层306为掩膜，对衬底300进行第二离子注入，在衬底300内形成基区305，也就是说，基区305位于集电区302内；去除所述第二光刻胶层306。
所述基区305的掺杂类型与集电区302掺杂类型相反。所述第一隔离结构311环绕所述基区305，也就是说，第一隔离结构311位于基区305的四周，且所述第一隔离结构311底部高于基区305顶部。
请参考图15，刻蚀部分所述环形隔离结构310形成缺口313，所述缺口313暴露出被环形隔离结构310包围的基区305部分侧壁表面；对所述被环形隔离结构310包围的基区305顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区317，所述发射区317的掺杂类型与基区305的掺杂类型相反。
所述缺口313的深度H1为环形隔离结构310厚度D1的1/4至3/4，这样设置的好处可参考前一实施例的说明在此不再赘述。
本实施例中，被环形隔离结构310包围的基区305顶部面积作为发射区317面积的一部分，被缺口313暴露出的基区305侧壁面积也作为发射区317面积的一部分，与现有技术相比，本实施例形成的发射区317面积增加了，因此形成的双极结型晶体管的发射效率得到增加，从而增加双极结型晶体管的工作电流，优化其电学性能。
请参考图16，对位于第一隔离结构311和第二隔离结构312之间的集电区302进行第四掺杂处理，形成集电极318；对位于第一隔离结构311和环形隔离结构310之间的基区305进行第五掺杂处理，形成基极319；在所述集电极318表面、基极319表面以及发射区317表面形成金属硅化物层320。
有关集电极318、基极319以及金属硅化物层320的描述可参考前述实施例，在此不再赘述。
本发明提供的双极结型晶体管的形成方法的技术方案具有以下优点：
在衬底内形成环形隔离结构之后形成基区，且环形隔离结构位于基区内，环形隔离结构包围部分基区；刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区。由于缺口将被环形隔离结构包围的基区部分侧壁暴露出来，使得形成的发射区的面积增加了，提高双极结型晶体管的发射效率，优化其电学性能。
相应的，本发明实施例还提供一种双极结型晶体管，请参考图16，包括：
衬底300；
位于所述衬底300内的集电区302；
位于所述集电区302内的基区305，所述基区305的掺杂类型与集电区302的掺杂类型相反，且所述基区305底部高于集电区302底部；
位于所述基区305内的环形隔离结构310，所述环形隔离结构310包围部分基区305，所述环形隔离结构310底部高于基区305底部，所述环形隔离结构310内具有缺口313，且所述缺口313暴露出被环形隔离结构310包围的基区305部分表面；
位于被所述环形隔离结构310包围的基区305顶部表面以及暴露出的侧壁表面的发射区317，且所述发射区317的掺杂类型与基区305掺杂类型相反。
当所述双极结型晶体管为NPN晶体管时，集电区302的掺杂类型为N型掺杂，基区305的掺杂类型为P型掺杂，发射区317的掺杂类型为N型掺杂；当所述双极结型晶体管为PNP晶体管时，集电区302的掺杂类型为P型掺杂，基区305的掺杂类型为N型掺杂，发射区317的掺杂类型为P型掺杂。其中，N型掺杂的掺杂离子为P、As或Sb，P型掺杂的掺杂离子为B、Ga或In。
还包括：环绕所述基区305的第一隔离结构311，且所述第一隔离结构311底部高于基区305底部；环绕所述集电区302的第二隔离结构312，且所述第二隔离结构312底部高于集电区302底部。
还包括：位于第一隔离结构311和第二隔离结构312之间的集电区302表面的集电极318，所述集电极318的掺杂类型与集电区302相同，且集电极312的掺杂浓度大于集电区302的掺杂浓度；位于第一隔离结构311和环形隔离结构310之间的基区302表面的基极319，所述基极319的掺杂类型与基区302相同，且所述基极319的掺杂浓度大于基区302的掺杂浓度。
所述环形隔离结构310的环形为封闭环形，其中，所述环形为圆环形、椭圆环形、方环形或多边形环形。
所述环形隔离结构310起到电隔离发射区317和基极319的作用，所述第一隔离结构311起到电隔离基极319和集电极318的作用，所述第二隔离结构312起到电隔离集电极318和器件其他区域的作用。
所述第一隔离结构311环绕在基区305四周，所述第二隔离结构312环绕在集电区302四周，本实施例中，第一隔离结构311和第二隔离结构312均为环形。
本实施例中，环形隔离结构310内具有缺口313，所述缺口313使被环形隔离结构310包围的基区305部分侧壁被暴露出来，因此本实施例发射区317不仅位于被环形隔离结构310包围的基区305顶部表面，所述发射区317还位于被缺口313暴露出来的基区305侧壁表面，所述发射区317的面积包括：被环形隔离结构310包围的基区305顶部表面面积、以及被缺口313暴露出的基区305侧壁表面面积。与现有技术相比，本实施例提供的双极结型晶体管的发射区317的面积得到有效的增加，从而提高了双极结型晶体管的发射效率，使得双极结型晶体管的工作电流增加。
为了保证环形隔离结构310的电隔离效果，所述缺口313的深度H1小于环形隔离结构310的厚度D1，且基极319侧壁被环形隔离结构310覆盖住。
若缺口313的深度H1过深，则会导致发射区317过于靠近集电区302，甚至造成发射区317与集电区302电连接；若缺口313的深度H1过浅，则发射区317的面积增加有限，提高双极结型晶体管的发射效率的程度有限。为此，本实施例中，所述缺口313的深度H1为环形隔离结构310厚度D1的1/4至3/4。
还包括：位于集电极318表面、基极319表面以及发射区317表面的金属硅化物层320。
所述金属硅化物层320用于减小集电极318、基极319以及发射区317的接触电阻，降低双极结型晶体管的整体电阻率，进一步优化双极结型晶体管的电学性能。
本发明提供的双极结型晶体管的技术方案具有以下优点：
首先，环形隔离结构包围部分基区，所述环形隔离结构底部高于基区底部，所述环形隔离结构内具有缺口，且所述缺口暴露出被环形隔离结构包围的基区部分表面；位于被所述环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面的发射区，且所述发射区的掺杂类型与基区掺杂类型相反。本发明实施例发射区的面积包括：被环形隔离结构包围的基区顶部表面、以及被缺口暴露出的基区侧壁面积，双极结型晶体管的发射区面积变大大，因此所述双极结型晶体管的发射效率增加，使得双极结型晶体管的工作电流增加，其电学性能更优良。
其次，缺口的深度为环形隔离结构厚度的1/4至3/4，防止发射区过于靠近集电区，避免发射区与集电区之间电连接，并且能够有效的增加发射区的面积。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (20)
1.一种双极结型晶体管的形成方法，其特征在于，包括：
提供衬底；
对所述衬底进行第一掺杂，在衬底内形成集电区；
对所述衬底进行第二掺杂，在衬底内形成基区，所述基区的掺杂类型与集电区的掺杂类型相反，所述基区位于集电区内，且所述基区底部高于集电区底部；
在所述基区内形成环形隔离结构，所述环形隔离结构包围部分基区，且所述环形隔离结构底部高于基区底部；
刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；
对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区，所述发射区的掺杂类型与基区的掺杂类型相反。
2.如权利要求1所述双极结型晶体管的形成方法，其特征在于，所述缺口的深度为环形隔离结构厚度的1/4至3/4。
3.如权利要求1所述双极结型晶体管的形成方法，其特征在于，刻蚀部分所述环形隔离结构的工艺步骤包括：在所述衬底表面形成具有环形开口的掩膜层，所述环形开口暴露出环形隔离结构部分表面，且所述环形开口内侧壁与环形隔离结构内侧壁齐平；以所述具有环形开口的掩膜层为掩膜，刻蚀去除部分厚度的环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面。
4.如权利要求3所述双极结型晶体管的形成方法，其特征在于，所述环形开口的尺寸小于环形隔离结构表面尺寸。
5.如权利要求3所述双极结型晶体管的形成方法，其特征在于，采用干法刻蚀工艺或湿法刻蚀工艺刻蚀所述环形隔离结构。
6.如权利要求5所述双极结型晶体管的形成方法，其特征在于，所述湿法刻蚀工艺的刻蚀液体为氢氟酸溶液。
7.如权利要求1所述双极结型晶体管的形成方法，其特征在于，所述环形为圆环形、椭圆环形或多边形环形。
8.如权利要求1所述双极结型晶体管的形成方法，其特征在于，所述第三掺杂的工艺为离子注入，离子注入工艺的注入角度为0度至45度，注入角度为离子注入的注入离子与衬底表面法线的方向的夹角。
9.如权利要求8所述双极结型晶体管的形成方法，其特征在于，所述离子注入的注入离子为P型离子，所述离子注入工艺的工艺参数为：注入离子为B、Ga或In，注入角度为0度至45度，注入能量为10kev至50kev，注入剂量为1E14atom/cm2至5E18atom/cm2。
10.如权利要求1所述双极结型晶体管的形成方法，其特征在于，形成的双极结型晶体管为NPN晶体管时，集电区的掺杂类型为N型掺杂，基区的掺杂类型为P型掺杂，发射区的掺杂类型为N型掺杂；形成的双极结型晶体管为PNP晶体管时，集电区的掺杂类型为P型掺杂，基区的掺杂类型为N型掺杂，发射区的掺杂类型为P型掺杂。
11.如权利要求1所述双极结型晶体管的形成方法，其特征在于，还包括步骤：在所述衬底内形成第一隔离结构，所述第一隔离结构环绕所述基区，且所述第一隔离结构底部高于基区底部；在所述衬底内形成第二隔离结构，所述第二隔离结构环绕所述集电区，且所述第二隔离结构底部高于集电区底部。
12.如权利要求11所述双极结型晶体管的形成方法，其特征在于，还包括步骤：对位于第一隔离结构和第二隔离结构之间的集电区进行第四掺杂处理，形成集电极，所述集电极与集电区的掺杂类型相同，且集电极的掺杂浓度大于集电区的掺杂浓度；对位于第一隔离结构和环形隔离结构之间的基区进行第五掺杂处理，形成基极，所述基极与基区的掺杂类型相同，且基极的掺杂浓度大于基区的掺杂浓度。
13.如权利要求12所述双极结型晶体管的形成方法，其特征在于，还包括步骤：在所述集电极表面、基极表面以及发射区表面形成金属硅化物层。
14.一种双极结型晶体管的形成方法，其特征在于，包括：
提供衬底，在所述衬底内形成环形隔离结构，且所述环形隔离结构包围部分衬底；
对所述衬底进行第一掺杂在衬底内形成集电区，所述环形隔离结构位于集电区内，且所述集电区底部低于环形隔离结构底部；
对所述衬底进行第二掺杂在集电区内形成基区，所述基区的掺杂类型与集电区掺杂类型相反，所述环形隔离结构位于基区内，且所述环形隔离结构包围部分基区，所述基区底部高于集电区底部，且所述基区底部低于环形隔离结构底部；
刻蚀部分所述环形隔离结构形成缺口，所述缺口暴露出被环形隔离结构包围的基区部分侧壁表面；
对所述被环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面进行第三掺杂，形成发射区，所述发射区的掺杂类型与基区的掺杂类型相反。
15.一种双极结型晶体管，其特征在于，包括：
衬底；
位于所述衬底内的集电区；
位于所述集电区内的基区，所述基区的掺杂类型与集电区的掺杂类型相反，且所述基区底部高于集电区底部；
位于所述基区内的环形隔离结构，所述环形隔离结构包围部分基区，所述环形隔离结构底部高于基区底部，所述环形隔离结构内具有缺口，且所述缺口暴露出被环形隔离结构包围的基区部分表面；
位于被所述环形隔离结构包围的基区顶部表面以及暴露出的侧壁表面的发射区，且所述发射区的掺杂类型与基区掺杂类型相反。
16.如权利要求15所述双极结型晶体管，其特征在于，所述环形为圆环形、椭圆环形或多边形环形。
17.如权利要求15所述双极结型晶体管，其特征在于，所述缺口的深度为环形隔离结构厚度的1/4至3/4。
18.如权利要求15所述双极结型晶体管，其特征在于，还包括：环绕所述基区的第一隔离结构，且所述第一隔离结构底部高于基区底部；环绕所述集电区的第二隔离结构，且所述第二隔离结构底部高于集电区底部。
19.如权利要求18所述双极结型晶体管，其特征在于，还包括：位于第一隔离结构和第二隔离结构之间的集电区表面的集电极，所述集电极的掺杂类型与集电区相同，且集电极的掺杂浓度大于集电区的掺杂浓度；位于第一隔离结构和环形隔离结构之间的基区表面的基极，所述基极的掺杂类型与基区相同，且所述基极的掺杂浓度大于基区的掺杂浓度。
20.如权利要求19所述双极结型晶体管，其特征在于，还包括：位于集电极表面、基极表面以及发射区表面的金属硅化物层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410308835.3A CN105448970B (zh) | 2014-06-30 | 2014-06-30 | 双极结型晶体管及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410308835.3A CN105448970B (zh) | 2014-06-30 | 2014-06-30 | 双极结型晶体管及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105448970A CN105448970A (zh) | 2016-03-30 |
| CN105448970B true CN105448970B (zh) | 2018-07-10 |
Family
ID=55558967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410308835.3A Active CN105448970B (zh) | 2014-06-30 | 2014-06-30 | 双极结型晶体管及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105448970B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109830438B (zh) * | 2017-11-23 | 2022-02-15 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件及其形成方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1349661A (zh) * | 1999-04-30 | 2002-05-15 | 罗姆股份有限公司 | 具有双极性晶体管的半导体装置 |
| CN1992180A (zh) * | 2005-12-28 | 2007-07-04 | 东部电子股份有限公司 | 双极晶体管的制造方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6151871A (ja) * | 1984-08-22 | 1986-03-14 | Hitachi Micro Comput Eng Ltd | 半導体装置 |
| US8674454B2 (en) * | 2009-02-20 | 2014-03-18 | Mediatek Inc. | Lateral bipolar junction transistor |
| KR101228367B1 (ko) * | 2011-10-14 | 2013-02-01 | 주식회사 동부하이텍 | 바이폴라 트랜지스터와 그 제조 방법 |
-
2014
- 2014-06-30 CN CN201410308835.3A patent/CN105448970B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1349661A (zh) * | 1999-04-30 | 2002-05-15 | 罗姆股份有限公司 | 具有双极性晶体管的半导体装置 |
| CN1992180A (zh) * | 2005-12-28 | 2007-07-04 | 东部电子股份有限公司 | 双极晶体管的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105448970A (zh) | 2016-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107452785A (zh) | 高压晶体管装置 | |
| JPH02291136A (ja) | バイポーラ・トランジスタ及びその製造方法 | |
| US20180102421A1 (en) | Semiconductor device structure with non planar slide wall | |
| TW202017057A (zh) | 鰭狀場效電晶體裝置 | |
| WO2002099870A1 (fr) | Procede de production d'un dispositif semi-conducteur | |
| WO2020134669A1 (zh) | 晶体管的制作方法及全包围栅极器件结构 | |
| US20140264458A1 (en) | Heterojunction Bipolar Transistor having a Germanium Extrinsic Base Utilizing a Sacrificial Emitter Post | |
| CN106684132B (zh) | 基于有源区沟槽结构的碳化硅双极型晶体管及其制作方法 | |
| CN105448970B (zh) | 双极结型晶体管及其形成方法 | |
| CN108133892B (zh) | 双极晶体管的制作方法 | |
| US9209264B2 (en) | Heterojunction bipolar transistor having a germanium raised extrinsic base | |
| CN108231583B (zh) | 双极晶体管及其制作方法 | |
| WO2021196758A1 (zh) | 半导体器件及其制作方法 | |
| CN107731807A (zh) | 半导体结构及其形成方法 | |
| TWI774097B (zh) | 雙極接面電晶體及其形成方法 | |
| CN107946194B (zh) | 双极晶体管的制作方法 | |
| TW202230820A (zh) | 齊納二極體及其製造方法 | |
| JP2011003907A (ja) | バイポーラ・トランジスタ構造およびその製造方法 | |
| CN206250199U (zh) | 高密度低压沟槽功率mos器件 | |
| CN105719996B (zh) | 半导体结构的形成方法 | |
| CN105826234B (zh) | 半导体结构的形成方法 | |
| CN106486369A (zh) | 晶体管及其形成方法 | |
| CN109285876A (zh) | 半导体结构及其形成方法 | |
| US20220077305A1 (en) | Bipolar junction transistor (bjt) comprising a multilayer base dielectric film | |
| KR100612942B1 (ko) | 반도체 소자 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |