JP2011003907A - バイポーラ・トランジスタ構造およびその製造方法 - Google Patents

バイポーラ・トランジスタ構造およびその製造方法 Download PDF

Info

Publication number
JP2011003907A
JP2011003907A JP2010141326A JP2010141326A JP2011003907A JP 2011003907 A JP2011003907 A JP 2011003907A JP 2010141326 A JP2010141326 A JP 2010141326A JP 2010141326 A JP2010141326 A JP 2010141326A JP 2011003907 A JP2011003907 A JP 2011003907A
Authority
JP
Japan
Prior art keywords
impurity
bipolar transistor
region
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010141326A
Other languages
English (en)
Other versions
JP2011003907A5 (ja
JP5704844B2 (ja
Inventor
Anthony K Stamper
アンソニー・ケイ・スタンパー
Mattias Erik Dahlstrom
エリック・マティアス・ダールストローム
John Joseph Benoit
ジョン・ジョセフ・ブノワ
Peter Brian Gray
ピーター・ブライアン・グレイ
Mark David Dupuis
マーク・デイビッド・デュピュイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2011003907A publication Critical patent/JP2011003907A/ja
Publication of JP2011003907A5 publication Critical patent/JP2011003907A5/ja
Application granted granted Critical
Publication of JP5704844B2 publication Critical patent/JP5704844B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/227—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
    • H01L29/34—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being on the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66272—Silicon vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H01L29/0826—Pedestal collectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】エミツタ・ベース間の接合界面特性の最適化により、性能が改善されたバイポーラ・トランジスタ構造そのおよび製造方法を提供する。
【解決手段】バイポーラ・トランジスタは、（１）半導体基板内に少なくとも部分的に位置決めされたコレクタ領域１５と、（２）コレクタ領域に接触するベース領域１６と、（３）ベース領域に接触するエミッタ領域１６Ａとを含む。エミッタ領域とベース領域の界面は、酸素不純物と、フッ素不純物および炭素不純物から成るグループから選ばれた少なくとも１つの不純物とを含む損傷領域１６Ａをエミツタ開口のベースを含む層１６に形成することにより、バイポーラ・トランジスタの性能を改善する。それらの不純物は、ベース領域を構成するベース材料のプラズマ・エッチング処理または代わりに無水アンモニアおよびフッ化水素処理が後に続く熱処理によって界面に導入することができる。
【選択図】図３

Description

本発明は、一般的にバイポーラ・トランジスタおよびその製造方法に関する。より詳細には、本発明は、性能の改善されたバイポーラ・トランジスタ・デバイスを実現するバイポーラ・トランジスタ構造およびその製造方法に関する。
半導体構造は、内部に半導体基板を含み、その基板上に、抵抗器、トランジスタ、ダイオードおよびコンデンサ（ただし、これらに限定されない）などの半導体デバイスが形成されている。半導体デバイスは、誘電体層で隔てられたパターニングされた導体層を使用して接続され、また相互接続されている。
半導体回路に関して使用される従来の電界効果トランジスタ構造のほかに、半導体回路は、一般に、バイポーラ・トランジスタ構造（ただし、これに限定されない）などの代替トランジスタ構造も含むことがある。バイポーラ・トランジスタがしばしば電界効果トランジスタと比べて高スイッチング速度で動作する限り、半導体回路に関してバイポーラ・トランジスタが望ましいことが多い。
バイポーラ・トランジスタが、半導体接合を通過する電荷担体の移動で動作し、一方で、電界効果トランジスタが、ゲート誘電体によって半導体基板から隔てられたゲートによって半導体基板内に強制的に引き起こされた電界傾斜から起こる電荷担体の移動で動作する限り、一般にバイポーラ・トランジスタは電界効果トランジスタと比べて異なっている。したがって、電界効果トランジスタの性能は、ゲート・ゲート誘電体間の界面特性またはゲート誘電体・半導体チャネル間の界面特性の影響をしばしば受けるが、バイポーラ・トランジスタの性能は、エミッタ・ベース間接合の界面特性またはベース・コレクタ間接合の界面特性の影響をしばしば受ける。
したがって、望まれるのは、接合界面特性の最適化によって性能が改善されたバイポーラ・トランジスタを実現するバイポーラ・トランジスタ構造およびデバイス、およびバイポーラ・トランジスタ構造およびデバイスを製造する方法である。
一実施形態では、バイポーラ・トランジスタ構造およびこのバイポーラ・トランジスタを製造する方法が提供される。本バイポーラ・トランジスタ構造および関連した方法は、本バイポーラ・トランジスタ構造を備えるバイポーラ・トランジスタ・デバイスの性能改善を実現する不純物をエミッタ・ベース間接合界面に含む。この不純物は、酸素不純物と、フッ素不純物および炭素不純物のうちの少なくとも１つとを含む。この不純物は、反応性イオン・エッチングのプラズマ・エッチング法、化学エッチング法、および反応性イオン・エッチングのプラズマ・エッチング法と化学エッチング法の組合せを含むがこれらに限定されない方法を使用しているときに、エミッタ・ベース間接合界面に取り込まれることがある。
本発明の実施形態に従った特定のバイポーラ・トランジスタ構造は、コレクタ領域を含む半導体基板を含む。この特定のバイポーラ・トランジスタ構造は、また、コレクタ領域に接触するベース領域を含む。この特定のバイポーラ・トランジスタ構造は、また、ベース領域に接触するエミッタ領域を含む。エミッタ領域とベース領域の間の界面は、（１）酸素不純物と、（２）フッ素不純物および炭素不純物から成るグループから選ばれた少なくとも１つの他の不純物とを含む。
本発明の実施形態に従ってバイポーラ・トランジスタ構造を製造する特定の方法は、半導体基板内に少なくとも部分的にコレクタ領域を形成するステップを含む。本方法は、また、コレクタ領域に接触するベース領域を形成するステップを含む。本方法は、また、ベース領域に接触するエミッタ領域を形成するステップを含む。エミッタ領域とベース領域の間の界面は、（１）酸素不純物と、（２）フッ素不純物および炭素不純物から成るグループから選ばれた少なくとも１つの不純物とを含む。
本発明の実施形態に従って処理する前の、半導体構造処理のある時点におけるバイポーラ・トランジスタ構造を示す模式的な断面図である。 図１のバイポーラ・トランジスタ構造の中にエミッタ開口を形成するとき誘電体キャップ層をオーバ・エッチング処理した結果を示す模式的な断面図である。 本発明の実施形態に従ったバイポーラ・トランジスタ構造を形成するために、図２のバイポーラ・トランジスタ構造の中に位置決めされ形成されたエミッタ領域を示す図である。 エミッタ開口スペーサを含むエミッタ開口を図１のバイポーラ・トランジスタ構造の中に形成するとき、誘電体キャップ層をオーバ・エッチング処理した結果を示す模式的な断面図である。 本発明の代替実施形態に従ったバイポーラ・トランジスタ構造を形成するために、図４のバイポーラ・トランジスタ構造の中に位置決めされ形成されたエミッタ領域を示す図である。 図１のバイポーラ・トランジスタ構造内での誘電体キャップ層パターニングの結果を示す模式的な断面図である。 図６のバイポーラ・トランジスタ構造のエミッタ開口内に位置決めされ形成された熱誘電体層を示す図である。 図７のバイポーラ・トランジスタ構造内での無水アンモニアおよび無水フッ化水素による熱誘電体層処理の結果を示す図である。 本発明の別の実施形態に従ったバイポーラ・トランジスタ構造を形成するために、図８のバイポーラ・トランジスタ構造の中に位置決めされ形成されたエミッタ領域を示す図である。 図９のバイポーラ・トランジスタ構造に関してパシベーション層処理およびビア処理の結果を示す図である。
バイポーラ・トランジスタ構造およびこのバイポーラ・トランジスタ構造を製造する複数の方法を含む本発明は、以下で述べられる説明に関して理解することができる。以下で述べられる説明は、先に説明された図面に関して理解することができる。図面は例示の目的のために意図されているので、図面は必ずしも一定の比例で拡大して描かれていない。
図１は、本発明の実施形態に従ったバイポーラ・トランジスタ構造製造の初期段階におけるバイポーラ・トランジスタ構造の模式的な断面図を示す。その模式的な断面図が図１に示されたバイポーラ・トランジスタ構造は、本発明の複数の実施形態に従った複数のバイポーラ・トランジスタ構造をさらに処理するための基礎構造となる。
図１は、基礎半導体基板１０を示す。エピタキシャル・サブコレクタ層１２は、基礎半導体基板１０の上に位置決めされ、形成されている。複数の分離領域１４が、エピタキシャル・サブコレクタ層１２内に埋め込まれて位置決めされ、形成されている。エピタキシャル・コレクタ層１２の隣接部分ではなく、複数の分離領域１４の一組の間に挟まれたエピタキシャル・サブコレクタ層１２の中に、コレクタ領域１５が位置決めされ形成されている。コレクタ領域１５に接触しかつ分離領域１４に橋をかけるように、ベース層１６が位置決めされ形成されている。ベース層１６の上に、誘電体キャップ層１８が位置決めされ形成されている。誘電体キャップ層１８の上に、エミッタ開口ＥＡを画定するエミッタ分離層２０が位置決めされ形成され、エミッタ開口ＥＡの底に誘電体キャップ層１８の一部が露出されている。
図１のバイポーラ・トランジスタ構造の中で、コレクタ領域１５は、特許請求される発明に関して「コレクタ領域」とみなされることがある。同様に、ベース層１６は、特許請求される発明に関して「ベース領域」とみなされることがある。以下のさらなる説明に関して示されるように、本処理方法は、エミッタ開口ＥＡの底から誘電体キャップ層１８の一部を少なくとも部分的に取り去った後で、またはエミッタ開口ＥＡの底の誘電体キャップ層１８の一部を少なくとも部分的に処理した後で、エミッタ開口ＥＡ中に位置決めされ形成されたエミッタ層（すなわち、代わりに、特許請求される発明に関して「エミッタ領域」とみなされることがある）のエミッタ・ベース間界面の改善を実現する。
その模式的な断面図が図１に示されたバイポーラ・トランジスタ構造を構成する前述の層および構造の各々は、それ以外では半導体製造技術で一般に普通の材料を含み、寸法を持つことがある。その上、その模式的な断面図が図１に示されたバイポーラ・トランジスタ構造を構成する前述の層および構造の各々は、別のやり方では半導体製造技術で一般に普通の方法および材料を使用して形成することができる。
基礎半導体基板１０は、いくつかの半導体材料のどんなものでも含むことができる。非限定の例には、シリコン、ゲルマニウム、シリコン・ゲルマニウム合金、シリコン・炭素合金、シリコン・ゲルマニウム・炭素合金、および化合物（すなわち、ＩＩＩ−ＶおよびＩＩ−ＶＩ）半導体材料がある。化合物半導体材料の非限定に例には、ガリウム砒素、インジウム砒素、およびインジウム燐の半導体材料がある。一般に、基礎半導体基板１０は、厚さが０．０５から１ミリメートルのシリコン半導体材料を含む。
この特定の実施形態は、基礎半導体基板１０を含む公称バルク半導体基板に関して本発明を例示するが、この特定の実施形態および本発明は、そのように限定される意図でない。そうではなくむしろ、この特定の実施形態および本発明は、代わりに、基礎半導体基板１０としてセミコンダクタ・オン・インシュレータ半導体基板を使用して実施することができる。そのようなセミコンダクタ・オン・インシュレータ基板は、別のやり方で、埋込み誘電体層を基礎半導体基板１０の厚さの中に組み込むことで結果として生じるかもしれない。この実施形態は、また、単一半導体基板内支持された複数の結晶方位領域を持つハイブリッド方位（ＨＯＴ）基板を基礎半導体基板１０として使用することも意図する。
エピタキシャル・サブコレクタ層１２は、基礎半導体基板１０を構成する同じグループの半導体材料から選ばれることがあるいくつかのエピタキシャル半導体材料のどんなものでも含むことができる。エピタキシャル・サブコレクタ層１２および基礎半導体基板１０は、同じまたは異なるドーパント極性およびドーパント濃度を持つが、明示的でないとしても暗黙的に同じ結晶方位を持った同じまたは異なる半導体材料を含むことができる。一般に、エピタキシャル・サブコレクタ層１２は、１立方センチメートル当たり５×１０１５から１×１０１９のドーパント原子濃度の適切なドーパントを含む。
分離領域１４は、いくつかの誘電体分離材料のどんなものでも含むことができる。そのような誘電体分離材料の非限定の例には、特にシリコンの酸化物、窒化物および酸窒化物が含まれる可能性があるが必ずしもこれらに限定されない。しかし、他の元素の酸化物、窒化物および酸窒化物は除外されない。分離領域１４は、結晶または非結晶誘電体分離材料を含むことがある。分離領域１４は、いくつかの方法のどんなものでも使用して形成することができる。非限定の例には、イオン打込み法、熱またはプラズマ酸化法または窒化法、化学気相成長法、および物理蒸着法がある。一般に、分離領域１４は、基礎半導体基板１０またはエピタキシャル・サブコレクタ層１２を構成する半導体材料の酸化物を含む。一般に、分離領域１４の各々は、線幅が１００から１０００ナノメートルで、エピタキシャル・サブコレクタ層１２の中に５０から５００ナノメートルの深さまで埋め込まれて位置決めされ、形成されている。
コレクタ領域１５（ファントム線によって輪郭が描かれた選択的コレクタ打込み物１５’を含むことがある）は、エピタキシャル・サブコレクタ層１２のような整合する半導体材料を含み、そうでなければ、エピタキシャル・サブコレクタ層１２に使用される極性と同じ極性の適切なドーパントを適切にドープされている。
基礎半導体基板１０と同じグループの半導体材料から選ばれることがある半導体材料を含むベース層１６は、コレクタ領域１５の上に位置している部分に単結晶半導体材料を含み、さらに、コレクタ領域１５の外に位置している部分に多結晶半導体材料を含む（すなわち、半導体材料は、単結晶Ｓｉ上に成長されると単結晶であり、また半導体材料は酸化物またはポリＳｉ上に成長されると多結晶である）。そのようなベース層１６は、一般に、それ以外では半導体製造技術で一般に普通のエピタキシャル法、特にエピタキシャル化学気相成長法を使用して形成される。一般に、エピタキシャル・サブコレクタ層１２およびコレクタ領域１５がシリコン半導体材料を含むとき、ベース層１６は、ゲルマニウム含量が１から３０重量パーセントで厚さが３から５０ナノメートルのシリコン・ゲルマニウム合金半導体材料を含む。
誘電体キャップ層１８は、誘電体キャップ材料を含む。適切な誘電体キャップ材料には、シリコン酸化物、シリコン窒化物、およびシリコン酸窒化物誘電体キャップ材料が含まれる可能性があるが、必ずしもこれらに限定されない。代替元素に基づいた誘電体キャップ材料は除外されない。そのような誘電体キャップ材料は、化学気相成長法および物理蒸着法を含むがこれらに限定されない方法を使用して形成することができる。一般に、誘電体キャップ層１８は、厚さが２から５０ナノメートルのシリコン酸化物誘電体キャップ材料を含む。
エミッタ分離層２０はエミッタ分離材料を含み、このエミッタ分離材料は、今度は、分離領域１４または誘電体キャップ層１８と同じグループの誘電体材料から選ばれることがある誘電体材料を含む。しかし、エミッタ分離層２０と誘電体キャップ層１８は、一般に好ましくは、適切なエッチング選択性を実現するように異なる誘電体材料を含む。エミッタ分離層用のそのような誘電体材料は、再び、別のやり方では半導体製造技術では一般に普通でかつ誘電体キャップ層１８の形成にも使用される方法および材料を使用して形成することができる。一般に、誘電体キャップ層１８がシリコン酸化物誘電体材料を含むとき、エミッタ分離層２０は、シリコン窒化物誘電体材料を含む。一般に、エミッタ分離層２０は、厚さが１０から５０ナノメートルであり、線幅が８０から８００ナノメートルのエミッタ開口ＥＡを画定する。
図１のバイポーラ・トランジスタ構造を製造するための非限定のプロセス・シーケンスとして、最初に、別のやり方では一般に普通のエピタキシャル化学気相成長法を使用しながら、エピタキシャル・サブコレクタ層１２を基礎半導体基板１０上にエピタキシャル成長させる。ドーパントの含有は、インサイチュであるか、または後のイオン打込みによることがある。次いで、最初に、その後分離領域１４で埋められる複数の分離溝を形成するために一般にプラズマ・エッチング法を含む適切なエッチング法を使用しながら、複数の分離領域１４を、エピタキシャル・コレクタ層１２の中に埋め込んで位置決めし形成することができる。次に、ブランケット層堆積およびこれに続く平坦化の方法を使用しながら、特定の分離領域１４を分離溝の中へ埋め込んで位置決めし形成することができる。機械平坦化法および化学機械研磨平坦化法が一般的である。化学機械研磨平坦化法は、通常、より一般的であり、一般に好ましい。次いで、分離領域１４のある結果として生じたバイポーラ・トランジスタ構造を選択的に被覆して、イオン打込み法を使用しながら、一組の分離領域の間に挟まれたエピタキシャル・サブコレクタ層１２の中にコレクタ領域１５を位置決めし形成することができる。
この結果として生じた中間バイポーラ・トランジスタ構造の上に、（１）ベース層１６、（２）誘電体キャップ層１８、および（３）エミッタ分離層２０のための前駆体層を連続して層状に積み重ねることができる。次に、前述のスタックの前駆体層をパターニングして、（１）ベース層１６、（２）誘電体キャップ層１８、および（３）エミッタ分離層２０のための追加の前駆体層を形成することができる。最後に、エミッタ分離層２０のためのこの追加の前駆体層をパターンニングして、エミッタ分離層２０を形成し、したがって図１のバイポーラ・トランジスタを実現することができる。
当業者は理解するように、図１のバイポーラ・トランジスタ構造は、ＮＰＮバイポーラ・トランジスタ構造またはＰＮＰバイポーラ・トランジスタ構造として製造することができる。上に示された半導体材料選択に関しては、ある特定の状況でＮＰＮバイポーラ・トランジスタ構造が好ましいことがある。
図２は、エミッタ分離層２０をマスクとして使用しながら、誘電体キャップ層１８を部分的にまたは完全にエッチングして誘電体キャップ層１８’を形成し、さらにまた、ベース層１６の下にある部分に衝撃を与えて、損傷領域１６Ａをエミッタ開口ＥＡのベースに含むベース層１６’を形成した結果を示す。
前述のエッチングは、ドライ・プラズマ・エッチング法およびウェット化学エッチング法を含むがこれらに限定されないエッチング法を使用して行うことができる。しかし、本発明の第１の実施形態を含む本発明のこの特定の実施形態が意図するプラズマ・エッチング法は、エミッタ開口ＥＡのベースの損傷領域１６Ａの中に酸素不純物、フッ素不純物および炭素不純物の少なくとも１つを残す酸素含有材料、フッ素含有材料および炭素含有材料の少なくとも１つを含むエッチング剤ガス組成を使用する。
より詳細には、そのようなプラズマ・エッチング法は、酸素含有エッチング剤ガス（酸素、オゾン、亜酸化窒素または酸化窒素（ただし、これらに限定されない）などの）およびフッ化炭化水素含有エッチング剤ガス（少なくとも最高５つの炭素原子を持つパーフルオロカーボンまたはヒドロフルオロカーボン（ただし、これらに限定されない）などの）を使用することができる。
誘電体キャップ層１８をエッチングして誘電体キャップ層１８’と、損傷領域１６Ａを含むベース層１６’とを形成するための特定のプラズマ・エッチング条件は、（１）２２０ミリトルからの反応チャンバ圧力と、（２）摂氏１０から８０度の基礎半導体基板１０（および上の層）の温度と、（３）５０から８００ワットの電源無線周波電力および３００から１０００Ｖのバイアスと、（４）１分当たり５から５０標準立法センチメートルの酸化体ガス流量と、（５）１分当たり１から２０標準立法センチメートルのフッ化炭化水素ガス流量と、（６）１分当たり０から１００標準立法センチメートルの不活性キャリア・ガス流量と、（７）これに限定されないが光検出法等の従来の方法を使用して検出されることがあるエンドポイントに対して１から２０秒のオーバ・エッチング時間とを含むことがあるが、必ずしもこれらに限定されない。
本実施形態に関しては、前述のプラズマ・エッチング・プロセスの条件は、酸素不純物、さらにまたフッ素不純物と炭素不純物のうちの少なくとも１つを、エミッタ開口ＥＡの位置のベース層１６’内の損傷領域１６Ａの中に生成することを目的としている。酸素不純物は、１平方センチメートル当たり２×１０１４から１０×１０１４の不純物原子濃度で、より好ましくは１平方センチメートル当たり４×１０１４から６×１０１４の不純物原子濃度で存在する。フッ素不純物と炭素不純物のうちの少なくとも１つは、１平方センチメートル当たり２×１０１２から１×１０１４の不純物原子濃度で、より好ましくは１平方センチメートル当たり１×１０１３から５×１０１３の不純物原子濃度で存在する。そのような酸素不純物、フッ素不純物または炭素不純物は、ベース層１６’の厚さ内の損傷領域１６Ａだけに存在するように意図されている。
この特定の実施形態は、また、上の不純物レベルを達成または維持するのを補助するために、前述の反応性イオン・エッチングのプラズマ・エッチングの後でかつ図２のバイポーラ・トランジスタ構造をさらに処理する前に、図２のバイポーラ・トランジスタ構造の緩衝水性フッ化水素酸エッチング剤（すなわち、１：１０から１：１００の希釈）処理または希釈水性フッ化水素酸エッチング剤（すなわち、１：１０から１：１００の希釈）処理を組み入れることができることを考えている。そのような緩衝または希釈フッ化水素酸処理は、摂氏２０から８０度の温度で０．１から１０分間行われることがある。
図３は、エミッタ開口ＥＡの中へ位置決めされ形成され、エミッタ開口ＥＡの中に露出されたベース層１６’の不純物を含む損傷領域１６Ａ部分に接触するエミッタ層２４を示し、したがって、本発明の第１の実施形態を含む本発明のこの特定の実施形態に従った完成バイポーラ接合トランジスタを形成する。
エミッタ層２４は、いくつかの半導体エミッタ材料のどんなものでも含むことができる。特に、１立方センチメートル当たり１×１０１９から５×１０２０のドーパント原子濃度の適切なドーパントを含むポリシリコン・エミッタ材料（ただし、これに限定されない）などのシリコン半導体エミッタ材料が含まれるが、また限定でない。そのようなポリシリコン・エミッタ材料は、化学気相成長法および物理蒸着法を含むがこれらに限定されない方法を使用して形成することができる。一般に、エミッタ層２４は、厚さが４０から２００ナノメートルの不純物ドープ・ポリシリコン・エミッタ材料を形成する。
図３は、本発明の第１の実施形態を含む本発明の特定の実施形態に従ったバイポーラ・トランジスタ構造の模式的な断面図を示す。このバイポーラ・トランジスタ構造はベース領域を含み、このベース領域は、今度は、コレクタ領域１５に対して平行にコレクタ領域１５の上で、かつベース層１６’の一部を露出するエミッタ開口ＥＡを画定するエミッタ分離層２０の下に、位置決めされ形成されたベース層１６’を含み、ベース層１６’のこの一部は、上で示された濃度で酸素不純物と、フッ素不純物および炭素不純物のうちの少なくとも１つとを含む損傷領域１６Ａを含んでいる。特定の酸素、フッ素および炭素不純物は、前述のベース層１６’（すなわち、ベース領域を含む）またはエミッタ層２４（すなわち、エミッタ領域を含む）全体にわたって均一でなく、すなわち不均一に分布し、それどころか、ベース領域とエミッタ領域の間の界面に限局されている。
図４は、本発明の別の実施形態に従ったバイポーラ・トランジスタ構造を製造する際に使用することができる代替構造を示す。本発明のこの他の実施形態は、今度は、本発明の代替第１の実施形態を含む。
特に、図４は、エミッタ分離層２０の側壁近くに隣接して位置決めされ形成されたスペーサ２２（すなわち、断面図では複数の層として示されているが、平面図では単一の環状層として意図されている）を示す。スペーサ２２は、エミッタ分離層２０と比べて同じまたは異なる誘電体スペーサ材料を含むことがある。本発明のこの代替第１の実施形態では、最初に、エミッタ分離層２０は、図１の模式的な断面図の中に示されたエミッタ開口ＥＡを含んで形成される。次に、結果として生じたバイポーラ・トランジスタ構造の上にスペーサ材料層を位置決めし形成し、スペーサ材料層を異方性プラズマ・エッチングしてスペーサ２２を形成する。本発明の第１の実施形態と同様に、スペーサ２２を形成した後で、誘電体キャップ層１８を部分的（図示のように）にまたは完全にエッチングして、誘電体キャップ層１８’を形成し、さらに、損傷領域１６Ａの不純物処理され不純物を含んだ部分をエミッタ開口ＥＡ’のベースに含むベース層１６’を形成する。図４では、部分的にエッチングされた誘電体キャップ層が１８”とラベル表示されている。
図２に示されるようなベース層１６’を形成するために第１の実施形態で使用されたプラズマ・エッチング条件は、また、エミッタ分離層２０と、スペーサ２２が形成された材料とが同じかもしくはエッチング選択性を持たないと仮定して、図４に示されるようなこの代替第１の実施形態の中でも使用することができる。
図５は、その模式的な断面図が図４に示されたバイポーラ・トランジスタ構造の中に示されたエミッタ開口ＥＡ’内に位置決めされ形成されたエミッタ層２４’を示す。この図面では、ＥＡ’の残存誘電体キャップ層１８”は、エミッタ層２４を形成するよりも前に除去されている。図５の模式的な断面図に示されたエミッタ層２４’は、スペーサ２２が存在することに由来する特定の幾何学的差異および寸法の差異を除いて、他の点では、その模式的な断面図が図３に示されたバイポーラ・トランジスタ構造の中に示されたエミッタ層２４に似ており、すなわち機能的に同等である。
図５は、本発明の代替第１の実施形態を含む本発明の追加の実施形態に従ったバイポーラ・トランジスタ構造の模式的な断面図を示す。この代替第１の実施形態に従ったバイポーラ・トランジスタ構造は、また、バイポーラ・トランジスタ構造内に位置決めされ形成されたバイポーラ・トランジスタの性能改善を達成するが、このバイポーラ・トランジスタの性能改善は、エミッタ領域（すなわち、エミッタ層２４’）とベース領域（すなわち、ベース層１６’）の間の損傷領域１６Ａ界面に限局されエミッタ領域およびベース領域のバルクに均一に分布しない、すなわち不均一に分布した酸素不純物と、フッ素不純物および炭素不純物のうちの少なくとも１つとを含むことから起こっている。しかし、本発明のこの特定の実施形態は、エミッタ開口ＥＡ’内にスペーサ２２を含む点で第１の実施形態と異なっている。
図６は、その模式的な断面図が図１に示されたバイポーラ・トランジスタ構造の別の代替処理シーケンスの結果を示し、本発明のさらに別の実施形態を提供する。本発明のこの他の実施形態は、本発明の第２の実施形態を含む。
図６は、ベース層１６内にどんな損傷領域も形成することなしに、図１に示された誘電体キャップ層１８をパターニングして誘電体キャップ層１８’を形成した結果を示す。したがって、図６のバイポーラ・トランジスタ構造の処理のこの時点では、ベース層１６に不純物が組み込まれていない。
誘電体キャップ層１８’を形成するための、誘電体キャップ層１８の前述のエッチングは、別のやり方では半導体製造技術で一般に普通の方法および材料を使用して行うことができる。特に、ウェット化学エッチング法およびドライ・プラズマ・エッチング法が含まれるが、また限定でない。そのエッチング剤が、一般に、シリコン含有半導体材料と比べてシリコン酸化物誘電体材料に固有である限り、水性フッ化水素酸をベースにしたエッチング剤を使用するウェット化学エッチング法が好ましい。
図７は、図６のバイポーラ・トランジスタ構造を熱酸化して、エミッタ開口ＥＡ内のベース層１６上に位置決めされ形成された熱酸化物層２６を形成した結果を示す。エミッタ開口ＥＡの位置のベース層１６上に位置決めされ形成された熱酸化物層２６を形成するための、図６のバイポーラ・トランジスタ構造のそのような熱酸化は、別のやり方では半導体製造技術で一般に普通の熱アニーリング法および熱アニーリング材料を使用して行うことができる。特に、ラピッド・サーマル・アニーリング法（すなわち、摂氏５００から９００度の温度で５から１００００ミリ秒間）および炉熱アニーリング法（すなわち、摂氏５００から８００度の温度で１から３０分間）が含まれるが、また限定ではない。好ましくは、熱酸化物層２６の厚さは２から２０ナノメートルである。
図８が示すのは、堆積シリコン酸化物誘電体材料（すなわち、誘電体キャップ層１８’の残り部分を形成するために使用されるようなもの）と比べて熱シリコン酸化物誘電体材料に固有である無水アンモニア蒸気と無水フッ化水素蒸気のエッチング剤混合物を用いて、図７の模式的な断面図に示された熱誘電体２６を処理して、熱酸化物層２６を完全にまたは部分的にエッチングし、さらに、酸素不純物と、フッ素不純物および炭素不純物のうちの少なくとも１つとを少なくとも含む損傷領域１６Ａをベース層１６の表面に形成した結果である。
一般に、熱酸化物層２６を部分的にまたは完全にエッチングするために、無水アンモニア蒸気と無水フッ化水素蒸気のエッチング剤混合物は、（１）１：１０から３：１の無水アンモニア：無水フッ化水素体積比、（２）２から１００ミリトルの反応チャンバ圧力、（３）摂氏５から５０度の温度、および（４）１分当たり１から１００標準立方センチメートルの全流量で、１から１０分間供給される。
図９は、本発明の第２の実施形態に従った完成バイポーラ・トランジスタ構造を形成するために、図８の模式的な断面図に示されたエミッタ開口ＥＡ内に位置決めされ形成されたエミッタ層２４を示す。第１の実施形態および代替第１の実施形態と同様に、エミッタ開口ＥＡの位置でエミッタ層２４（すなわち、エミッタ領域）とベース層１６’（すなわち、ベース領域）の界面に、酸素不純物と、フッ素不純物および炭素不純物のうちの少なくとも１つとが存在し、エミッタ領域またはベース領域の他の位置にはその不純物の均一または不均一な分布がないために、この特定のバイポーラ・トランジスタ構造の性能は改善される。
図１０は、図９のバイポーラ・トランジスタ構造の上に位置決めされ形成されたパシベーション層２８を示す。図１０は、また、パシベーション層２８を貫通し、エミッタ層２４、ベース層１６およびエピタキシャル・サブコレクタ層１２に個々に接触する複数のビア３０を示し、したがって、特定の第２の実施形態に従ったバイポーラ・トランジスタ構造内での有効な電気接続を可能にする。
パシベーション層２８は、いくつかのパシベーション材料のどんなものでも含むことができる。そのようなパシベーション材料には、シリコン酸化物パシベーション材料、シリコン窒化物パシベーション材料およびシリコン酸窒化物パシベーション材料（ただし、これらに限定されない）などの４から２０の一般に比較的大きな誘電率を持つパシベーション材料が含まれる可能性があるが、必ずしもこれに限定されない。また、そのようなパシベーション材料には、スピン・オン・ガラス誘電体材料、スピン・オン・ポリマ誘電体材料、フルオロ珪酸塩ガラス誘電体材料、および炭素ドープ誘電体材料（ただし、これらに限定されない）などの４未満の誘電率を持つ一般に比較的小さな誘電率のパシベーション材料が含まれる可能性があるが、また必ずしもこれらに限定されない。一般に、パシベーション層２８は、厚さ２００から２０００ナノメートルの比較的小さな誘電率の誘電体材料を少なくとも部分的に含む。
ビア３０は、別のやり方では半導体製造技術で一般に普通のいくつかの導体ビア材料のどんなものでも含むことができる。そのような導体ビア材料には、アルミニウム、タングステン、銅および不純物ドープ・ポリシリコンの導体ビア材料、並びに前述の導体ビア材料の合金、前述の導体ビア材料の複合物、前述の導体ビア材料の選ばれた窒化物、および前述の導体ビア材料の選ばれた珪素化合物が含まれる可能性があるが、必ずしもこれらに限定されない。また、ビア３０の中には、ビア３０をパシベーション層２８から効果的に分離する、半導体製造技術で普通であるような障壁層（すなわち、導体障壁層および誘電体障壁層などを含む）が含まれる意図である。
本発明の第２の実施形態の範囲内の、図１０に示された追加のバイポーラ・トランジスタ構造処理は、図３に示された第１の実施形態のバイポーラ・トランジスタ構造または図５に示された代替第１の実施形態のバイポーラ・トランジスタ構造にも応用することができる。
好ましい実施形態は、本発明を限定するものではなく本発明を例示するものである。依然として、本発明に従って、さらに添付の特許請求の範囲に従って、バイポーラ・トランジスタ構造およびその製造方法を実現しながら、好ましい実施形態に従ったバイポーラ・トランジスタ構造の方法、材料、構造および寸法に修正および変更が加えられる可能性がある。
１０ 基礎半導体基板
１２ エピタキシャル・サブコレクタ層
１４ 分離領域
１５ コレクタ領域
１５’ 選択的コレクタ打込み物
１６ ベース層
１６’ ベース層
１６Ａ 損傷領域
１８ 誘電体キャップ層
１８’ 誘電体キャップ層
１８” 残存誘電体キャップ層
２０ エミッタ分離層
２２ スペーサ
２４ エミッタ層
２４’ エミッタ層
２６ 熱酸化物層
２８ パシベーション層
３０ ビア
ＥＡ エミッタ開口
ＥＡ’ エミッタ開口

Claims (20)

  1. コレクタ領域を含む半導体基板と、
    前記コレクタ領域に接触するベース領域と、
    前記ベース領域に接触するエミッタ領域と、を備えるバイポーラ・トランジスタであって、
    前記エミッタ領域と前記ベース領域の間の界面が、
    酸素不純物、および、
    フッ素不純物および炭素不純物から成るグループから選ばれた少なくとも１つの他の不純物を含む、
    バイポーラ・トランジスタ。
  2. 前記酸素不純物および前記他の不純物が、前記エミッタ領域と前記ベース領域の界面に限局されている、請求項１に記載のバイポーラ・トランジスタ。
  3. 前記酸素不純物が、１平方センチメートル当たり２×１０１４から１０×１０１４の不純物原子濃度で存在し、さらに、
    前記他の不純物が、１平方センチメートル当たり２×１０１２から１×１０１４の不純物原子濃度で存在するフッ素不純物である、請求項１に記載のバイポーラ・トランジスタ。
  4. 前記バイポーラ・トランジスタが、ＮＰＮバイポーラ・トランジスタ構造を備える、請求項１に記載のバイポーラ・トランジスタ。
  5. 前記バイポーラ・トランジスタが、ＰＮＰバイポーラ・トランジスタ構造を備える、請求項１に記載のバイポーラ・トランジスタ。
  6. 前記界面が、前記酸素不純物および前記フッ素不純物を含む、請求項１に記載のバイポーラ・トランジスタ。
  7. 前記界面が、前記酸素不純物および前記炭素不純物を含む、請求項１に記載のバイポーラ・トランジスタ。
  8. 前記界面が、前記酸素不純物、前記フッ素不純物および前記炭素不純物を含む、請求項１に記載のバイポーラ・トランジスタ。
  9. 前記ベース領域が、少なくとも部分的に単結晶ベース材料を含み、
    前記エミッタ領域が、多結晶エミッタ材料を含む、
    請求項１に記載のバイポーラ・トランジスタ。
  10. 前記エミッタ領域が、スペーサを含むエミッタ分離層によって前記ベース領域から部分的に隔てられている、請求項１に記載のバイポーラ・トランジスタ。
  11. 半導体基板内に少なくとも部分的にコレクタ領域を形成するステップと、
    前記コレクタ領域に接触するベース領域を形成するステップと、
    前記ベース領域に接触するエミッタ領域を形成するステップと、を含むバイポーラ・トランジスタを製造する方法であって、
    前記エミッタ領域と前記ベース領域の間の界面が、
    酸素不純物、および、
    フッ素不純物および炭素不純物から成るグループから選ばれた少なくとも１つの不純物を含む、
    バイポーラ・トランジスタを製造する方法。
  12. 前記酸素不純物および前記他の不純物が、前記エミッタ領域か前記ベース領域かのどちらかの中に均一に分布していない、請求項１１に記載の方法。
  13. 前記界面が、
    １平方センチメートル当たり２×１０１４から１０×１０１４の不純物原子濃度の前記酸素不純物、および、
    １平方センチメートル当たり２×１０１２から１×１０１４のフッ素原子濃度の前記フッ素不純物を含む、請求項１１に記載の方法。
  14. 前記ベース領域を形成する前記ステップが、単結晶ベース材料を少なくとも部分的に生成する、請求項１１に記載の方法。
  15. 前記単結晶ベース材料が、前記酸素不純物および前記少なくとも１つの他の不純物を生成するようにエッチング・プラズマで処理される、請求項１４に記載の方法。
  16. 前記単結晶ベース材料が、熱的に酸化され、次に、前記酸素不純物および前記少なくとも１つの他の不純物を生成するように無水アンモニア蒸気および無水フッ化水素蒸気エッチング剤で処理される、請求項１４に記載の方法。
  17. 前記界面が、前記酸素不純物および前記フッ素不純物を含む、請求項１１に記載の方法。
  18. 前記界面が、前記酸素不純物および前記炭素不純物を含む、請求項１１に記載の方法。
  19. 前記界面が、前記酸素不純物、前記フッ素不純物および前記炭素不純物を含む、請求項１１に記載の方法。
  20. 前記ベース領域の上に前記エミッタ領域を形成するより前に前記ベース領域の上にエミッタ分離層を形成するステップをさらに含み、前記エミッタ分離層が、前記ベース領域の一部を露出するエミッタ開口を含む、請求項１１に記載の方法。
JP2010141326A 2009-06-22 2010-06-22 バイポーラ・トランジスタ構造およびその製造方法 Expired - Fee Related JP5704844B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/488,899 US8482101B2 (en) 2009-06-22 2009-06-22 Bipolar transistor structure and method including emitter-base interface impurity
US12/488899 2009-06-22

Publications (3)

Publication Number Publication Date
JP2011003907A true JP2011003907A (ja) 2011-01-06
JP2011003907A5 JP2011003907A5 (ja) 2014-07-31
JP5704844B2 JP5704844B2 (ja) 2015-04-22

Family

ID=43353532

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010141326A Expired - Fee Related JP5704844B2 (ja) 2009-06-22 2010-06-22 バイポーラ・トランジスタ構造およびその製造方法

Country Status (4)

Country Link
US (1) US8482101B2 (ja)
JP (1) JP5704844B2 (ja)
KR (1) KR20100137356A (ja)
CN (1) CN101930998A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9761701B2 (en) 2014-05-01 2017-09-12 Infineon Technologies Ag Bipolar transistor
US10916642B2 (en) 2019-04-18 2021-02-09 Globalfoundries U.S. Inc. Heterojunction bipolar transistor with emitter base junction oxide interface
US11862717B2 (en) 2021-08-24 2024-01-02 Globalfoundries U.S. Inc. Lateral bipolar transistor structure with superlattice layer and method to form same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228605A (ja) * 2004-05-14 2004-08-12 Matsushita Electric Ind Co Ltd エッチング方法
JP2006324294A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815303B2 (en) 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
GB9907184D0 (en) * 1999-03-30 1999-05-26 Philips Electronics Nv A method of manufacturing a semiconductor device
FR2805923B1 (fr) * 2000-03-06 2002-05-24 St Microelectronics Sa Procede de fabrication d'un transistor bipolaire double- polysilicium auto-aligne
JP3528756B2 (ja) 2000-05-12 2004-05-24 松下電器産業株式会社 半導体装置
US6541346B2 (en) 2001-03-20 2003-04-01 Roger J. Malik Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process
US20050250289A1 (en) 2002-10-30 2005-11-10 Babcock Jeffrey A Control of dopant diffusion from buried layers in bipolar integrated circuits
US6794237B2 (en) * 2001-12-27 2004-09-21 Texas Instruments Incorporated Lateral heterojunction bipolar transistor
US6670654B2 (en) 2002-01-09 2003-12-30 International Business Machines Corporation Silicon germanium heterojunction bipolar transistor with carbon incorporation
US6858532B2 (en) * 2002-12-10 2005-02-22 International Business Machines Corporation Low defect pre-emitter and pre-base oxide etch for bipolar transistors and related tooling
US7300849B2 (en) * 2005-11-04 2007-11-27 Atmel Corporation Bandgap engineered mono-crystalline silicon cap layers for SiGe HBT performance enhancement
US7651919B2 (en) * 2005-11-04 2010-01-26 Atmel Corporation Bandgap and recombination engineered emitter layers for SiGe HBT performance optimization
US7601629B2 (en) * 2005-12-20 2009-10-13 Texas Instruments Incorporated Semiconductive device fabricated using subliming materials to form interlevel dielectrics
US7812339B2 (en) * 2007-04-23 2010-10-12 Mears Technologies, Inc. Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228605A (ja) * 2004-05-14 2004-08-12 Matsushita Electric Ind Co Ltd エッチング方法
JP2006324294A (ja) * 2005-05-17 2006-11-30 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP5704844B2 (ja) 2015-04-22
US20100320571A1 (en) 2010-12-23
CN101930998A (zh) 2010-12-29
KR20100137356A (ko) 2010-12-30
US8482101B2 (en) 2013-07-09

Similar Documents

Publication Publication Date Title
JP5308038B2 (ja) Ｂｉｃｍｏｓ統合のために選択的エピタキシャル成長を用いる、隆起した外因性自己整合型ベースを有するバイポーラ・トランジスタ
US7671421B2 (en) CMOS structure and method for fabrication thereof using multiple crystallographic orientations and gate materials
US8828812B2 (en) Silicon-germanium heterojunction tunnel field effect transistor and preparation method thereof
US20090227100A1 (en) Method for fabricating semiconductor device
JP5704844B2 (ja) バイポーラ・トランジスタ構造およびその製造方法
JP2009526396A (ja) バイポーラトランジスタの製造方法
JP3321553B2 (ja) Ｂｉ−ＣＭＯＳ集積回路装置の製造方法
JPH10326793A (ja) 半導体装置の製造方法
JP4745187B2 (ja) 半導体装置の製造方法
US9209264B2 (en) Heterojunction bipolar transistor having a germanium raised extrinsic base
US7645666B2 (en) Method of making a semiconductor device
JP2005026707A (ja) 半導体装置及びその製造方法
JPWO2003026018A1 (ja) 半導体装置及びその製造方法
KR100780644B1 (ko) 핀트랜지스터의 제조 방법
JP2005197580A (ja) バイポーラトランジスタ及びこのバイポーラトランジスタを有する半導体装置、並びにこれらの製造方法
US20160043202A1 (en) Self-aligned bipolar junction transistor having self-planarizing isolation raised base structures
JP2842075B2 (ja) 半導体装置の製造方法
JP5034267B2 (ja) 半導体装置の製造方法
JP3938569B2 (ja) 半導体集積回路装置の製造方法
JP4458895B2 (ja) バイポーラトランジスタ
JP2005167125A (ja) 半導体装置及びその製造方法
JPH0621071A (ja) 半導体装置の製造方法
JPH06188252A (ja) バイポーラトランジスタの製造方法
JPH09232330A (ja) 半導体装置の製造方法
JP2017168686A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140530

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140530

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20140530

RD12 Notification of acceptance of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7432

Effective date: 20140530

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140603

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20140624

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140716

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141014

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20141015

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141015

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20150114

TRDD Decision of grant or rejection written
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20150202

RD14 Notification of resignation of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7434

Effective date: 20150202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150202

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150224

R150 Certificate of patent or registration of utility model

Ref document number: 5704844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees