JP2006324294A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006324294A JP2006324294A JP2005143652A JP2005143652A JP2006324294A JP 2006324294 A JP2006324294 A JP 2006324294A JP 2005143652 A JP2005143652 A JP 2005143652A JP 2005143652 A JP2005143652 A JP 2005143652A JP 2006324294 A JP2006324294 A JP 2006324294A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- type
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
【課題】 ベース抵抗とコレクタ抵抗が低く、優れた高周波特性が得られる、エピタキシャル成長を用いたシンプルな構造の半導体装置及びその製造方法を提供する。
【解決手段】 p型半導体基板1上にコレクタ領域となるn型不純物埋込み領域2と、n型エピタキシャル層3と、絶縁膜を用いた素子分離領域4を形成する。n型エピタキシャル層3と素子分離領域4の上にSi層とSiGe層をエピタキシャル成長により形成する。ここで、n型エピタキシャル層3上には、コレクタ領域となるn型不純物をドーピングしたn型Siバッファ層(単結晶領域)6と、ベース領域となるp型不純物をドーピングしたp型SiGe層/p型Si層(単結晶領域)8とが積層されている。n型Siバッファ層6は非選択エピタキシャル成長時にリンを一定にドーピングすることによって形成される。
【選択図】 図1
【解決手段】 p型半導体基板1上にコレクタ領域となるn型不純物埋込み領域2と、n型エピタキシャル層3と、絶縁膜を用いた素子分離領域4を形成する。n型エピタキシャル層3と素子分離領域4の上にSi層とSiGe層をエピタキシャル成長により形成する。ここで、n型エピタキシャル層3上には、コレクタ領域となるn型不純物をドーピングしたn型Siバッファ層(単結晶領域)6と、ベース領域となるp型不純物をドーピングしたp型SiGe層/p型Si層(単結晶領域)8とが積層されている。n型Siバッファ層6は非選択エピタキシャル成長時にリンを一定にドーピングすることによって形成される。
【選択図】 図1
Description
本発明は半導体装置及びその製造方法に関し、特にSiGe膜を使用したヘテロ接合バイポーラトランジスタの低ノイズ化、高速化及び電流駆動能力の向上に関するものである。
近年、半導体集積回路装置の高集積化、高機能化及び高速化に伴って、ベース領域にSiGe膜をエピタキシャル成長したヘテロ接合バイポーラトランジスタを用いる技術が提案されている。
ベース領域にエピタキシャル成長したSiGe膜を用い、エミッタにSi膜を用いて、エミッタとベース間の接合をヘテロ接合にしたバイポーラトランジスタでは、高いhFEを得ることが可能になるため、ベース領域の不純物濃度を高めて、ベース領域の膜厚を薄くすることができる。そのため、Siのみで形成したバイポーラトランジスタに比べて、高いfT(hFEが1となる周波数であり遮断周波数と呼ばれる)を得ることができる。
SiGe膜をエピタキシャル成長したバイポーラトランジスタでは、ベース領域のSiGe膜をベース金属電極に接続するための領域(外部ベース引出し領域)の形成が必要であり、この外部ベース引出し領域を低抵抗でかつ少ない工程数で形成することが、トランジスタの低ノイズ化、高速化において極めて重要である。
この外部ベース引出し領域を少ない工程数で形成する方法として、SiGeエピタキシャル成長を非選択エピタキシャル成長で行い、コレクタとなる単結晶領域上には、単結晶のSiGe膜を、絶縁膜上には多結晶のSiGe膜を成長することが試みられている。
しかしながら、SiGe膜のエピタキシャル成長においては、Si単結晶基板上にはSiGe膜が容易にエピタキシャル成長するが、SiO2のような絶縁膜上にはSiGe膜はほとんど形成されない(形成されても不均一な膜になる)ため、外部ベース引出し領域として使用することができない。
そこで、SiGe膜の非選択エピタキシャル成長の前にSi膜を非選択エピタキシャル成長させて、絶縁膜上にも外部ベース引出し領域となる多結晶膜を同時に形成する技術が提案されている(例えば、特許文献1参照)。
以下、図11〜図16を参照しながら、特許文献1におけるSiGe膜を非選択エピタキシャル成長する前にSi膜を非選択エピタキシャル成長させるバイポーラトランジスタの製造方法について説明する。
図11において、p型半導体基板111の上に高濃度のn型不純物拡散領域112を形成し、n-型不純物拡散領域113と高濃度n型不純物拡散領域131を形成した後、SiO2などの絶縁膜で構成される素子分離領域110を形成する。ここで、n型不純物拡散領域112、n-型不純物拡散領域113、高濃度n型不純物拡散領域131はコレクタ領域を構成している。次に、ホウ素(B)を含むSi膜102がエピタキシャル成長によって形成される。このとき、素子形成領域であるn-型不純物拡散領域113上には、膜厚が10nm程度のベース領域となるp型の単結晶Si膜121が成長し、素子分離領域110の絶縁膜上には膜厚10nm程度のp型の多結晶Si膜122が形成される。
図12において、エピタキシャル成長によってホウ素(B)を含むSiGe膜103がSi膜102の上に形成され、p型の単結晶Si膜121上に膜厚50〜100nm程度のp型の単結晶SiGe膜132が成長し、p型の多結晶Si膜122上には膜厚が50〜100nm程度のp型の多結晶SiGe膜133が成長する。
次に図13において、Si膜102、SiGe膜103は、ベース領域及び素子分離領域を被覆するように所定の形状にパターニングされる。そしてパターニングされたSi膜102、SiGe膜103を被覆するようにシリコン窒化膜からなる絶縁膜105を堆積させる。
次に図14において、この絶縁膜105に対して、単結晶SiGe膜132の上部にRIE(Reactive Ion Etching)などの異方性エッチングによって開口部106を形成する。このとき、開口部106の底部には、ベース領域となる単結晶SiGe膜132が露出している。
次に図15において、絶縁膜105の全面に多結晶Si膜を堆積させ、この多結晶Si膜に砒素(As)をイオン注入する。さらに熱処理を加えて、多結晶Si膜中の砒素を単結晶SiGe膜132に拡散させ、拡散した部分にn型のエミッタ領域109を形成する。さらに、RIEなどの異方性エッチングによって多結晶Si膜をパターニングして、エミッタ引出し電極108を形成する。
次に図16において、エミッタ引出し電極108及び絶縁膜105の上にシリコン酸化膜などの層間絶縁膜114を堆積させ、この層間絶縁膜114にコンタクト孔を開孔してエミッタ引出し電極108を露出させる。そして、このエミッタ引出し電極108に電気的に接続するAlなどのエミッタ金属電極115を形成する。この時、多結晶SiGe膜133及び高濃度n型不純物拡散領域131上の絶縁膜105にもコンタクト孔を形成して、多結晶SiGe膜133及び高濃度n型不純物拡散領域131に電気的に接続するAlなどのベース金属電極116及びAlなどのコレクタ金属電極117を形成する。
以上のような工程により、Si膜の非選択エピタキシャル成長を先に行なうことで、素子分離領域の絶縁膜上にも多結晶Si膜を成長させることができ、SiGe膜の非選択エピタキシャル成長においても、絶縁膜上では、既に形成されている多結晶Si膜を成長核として、多結晶SiGe膜を成長させることができる。そのため、Si膜とSiGe膜の非選択エピタキシャル成長によって、ベース領域と外部ベース引出し領域を同時に形成することが可能であり、ベース領域と外部ベース引出し領域の接触抵抗が小さくなるため、ベース抵抗が少ないバイポーラトランジスタを少ない工程数にて形成することができる。
特開2002−26027号公報
しかしながら、このような従来の半導体装置及びその製造方法においては、外部ベース引出し領域の抵抗を低減するため、また、外部ベース引出し領域の上部に形成される層間絶縁膜にコンタクト孔を形成するときの異方性エッチングにおいて、外部ベース引出し領域の多結晶SiGe膜と多結晶Si膜でエッチングがSTOPすることが必要であるため、非選択エピタキシャル成長を行なうSi膜及びSiGe膜の膜厚を厚く形成することが必要となる。このためには、ベース領域として使われるSiGe膜はトランジスタの高速化のため薄く形成することが必要であることから、Si膜をSiGe膜と同等かそれ以上に厚くすることが必要である。
特許文献1に示されている半導体装置及びその製造方法においては、非選択エピタキシャル成長を行なうSi膜にホウ素をドーピングしてp型層としてベース領域の一部として使用している。このため、ベース領域はp型のSiGe膜とその下層のp型のSi膜によって形成されることになり、Si膜の膜厚を増加させようとした場合、SiGe膜のみでベース領域を形成する場合に比べてベース領域の膜厚が増え、ベース走行時間が増えることにより、トランジスタのfTが低下するという課題がある。
また、非選択エピタキシャル成長を行なうSi膜をノンドープのままで成長させ、その上にホウ素をドーピングしたp型のSiGe膜を非選択エピタキシャル成長させたトランジスタでは、SiGe膜の厚さを薄くすることでfTに支配的なベース領域の膜厚を薄くできるが、コレクタ領域となる非選択エピタキシャル成長させたSi膜(以下、Siバッファ層とも記す)が、その下地の半導体層からの不純物の拡散によってn型にドーピングされるだけであり、外部ベース電極の抵抗を下げようとして非選択エピタキシャル成長を行なうSiバッファ層の厚さを増やした場合、コレクタ抵抗が高くなってfTが低下し、更に高電流領域でのhFEとfTの低下が早くなるため、トランジスタの電流駆動能力が低下するという課題が発生する。
また図17(a)に示すように、従来の半導体装置において、コレクタ領域となる非選択エピタキシャル成長したSiバッファ層とその下層の半導体層に、リン(P)をイオン注入法によってドーピングし、コレクタ領域のn型不純物の濃度を上げてコレクタ領域の抵抗を低減する方法が、SIC(Selectively Implanted Collector)法として公知の技術として知られている。図17(a)では、このコレクタ領域のSICによって形成されたn型拡散層をn型SIC拡散層140として図示している。
しかしながら、近年のSiGe膜を使用したバイポーラトランジスタでは、高速で大出力のアナログ信号を処理する集積回路用として、トランジスタのコレクタとエミッタ間の耐圧(以下、CE耐圧と記す)を2V程度に下げて、トランジスタのfTを向上させた、低振幅回路用のトランジスタと、CE耐圧を4V以上確保した、大出力の信号処理回路用のトランジスタを半導体基板上に同時に形成することが必要になっている。
このような半導体集積回路を形成する場合、従来の半導体装置において、非選択エピタキシャル成長するSi膜を厚くした場合は、CE耐圧を下げて高fTを有するトランジスタはSIC法によって実現できたとしても、図17(b)に示すように、高耐圧のトランジスタでは、非選択エピタキシャル成長させた厚いSi膜が存在するため、コレクタ抵抗が高くなり、高耐圧のトランジスタのfTが低下し、高電流領域でのhFE、fTの低下も早いため、電流駆動能力が著しく低下するとうい課題を有する。
上記の課題に鑑み、本発明は、工程数を増やすことなく、ベース抵抗が小さく、かつコレクタ抵抗も小さくなり、ノイズが低減して、高いfTが得られ、電流駆動能力が向上する、SiGe膜を使用したヘテロ接合バイポーラトランジスタを有する半導体装置及びその製造方法を提供することを目的とする。
本発明に係る第1の半導体装置は、バイポーラトランジスタを有する半導体装置であって、半導体基板の活性領域に設けられた第1導電型の第1の半導体層と、半導体基板の素子分離領域に設けられた絶縁膜と、第1の半導体層と絶縁膜との上に形成され、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層と、第2の半導体層の上に形成され、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層とを備え、第2の半導体層における第1導電型の不純物濃度分布がほぼ一定であることを特徴とする。
本発明に係る第1の半導体装置の製造方法は、バイポーラトランジスタを有する半導体装置の製造方法であって、半導体基板の上に第1導電型の第1の半導体層を形成する工程と、半導体基板の素子分離領域に絶縁膜を形成する工程と、第1の半導体層と絶縁膜との上に、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層を形成する工程と、第2の半導体層の上に、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層を形成する工程とを含み、第2の半導体層における第1導電型の不純物濃度分布がほぼ一定であることを特徴とする。
本発明に係る第1の半導体装置及びその製造方法によると、非選択エピタキシャル成長した第2の半導体層にコレクタ領域の第1の半導体層と同じ導電型の不純物がほぼ一定にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第2の半導体層の膜厚を厚くした場合でも、コレクタ抵抗の増大がなく、トランジスタのfTを向上することができる。
本発明に係る第2の半導体装置は、バイポーラトランジスタを有する半導体装置であって、半導体基板の活性領域に設けられた第1導電型の第1の半導体層と、半導体基板の素子分離領域に設けられた絶縁膜と、第1の半導体層と絶縁膜との上に形成され、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層と、第2の半導体層の上に形成され、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層とを備え、第2の半導体層における第1導電型の不純物濃度分布がステップ状であり、第1の半導体層側で濃度が高く、第3の半導体層側で濃度が低くなることを特徴とする。
本発明に係る第2の半導体装置の製造方法は、バイポーラトランジスタを有する半導体装置の製造方法であって、半導体基板の上に第1導電型の第1の半導体層を形成する工程と、半導体基板の素子分離領域に絶縁膜を形成する工程と、第1の半導体層と絶縁膜との上に、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層を形成する工程と、第2の半導体層の上に、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層を形成する工程とを含み、第2の半導体層における第1導電型の不純物濃度分布がステップ状であり、第1の半導体層側で濃度が高く、第3の半導体層側で濃度が低くなることを特徴とする。
本発明に係る第2の半導体装置及びその製造方法によると、非選択エピタキシャル成長した第2の半導体層にコレクタ領域の第1の半導体層と同じ導電型の不純物が、コレクタ領域側では濃度が高く、ベース領域側では濃度が低くなるようにステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第2の半導体層の膜厚を厚くした場合でも、コレクタ−ベース接合容量の増加がなく、コレクタ抵抗の増大もなく、トランジスタのfTを向上でき、また高電流領域でのhFE、fTの低下を抑制できるため、電流駆動能力を増加することができる。
本発明に係る第3の半導体装置は、バイポーラトランジスタを有する半導体装置であって、半導体基板の活性領域に設けられた第1導電型の第1の半導体層と、半導体基板の素子分離領域に設けられた絶縁膜と、第1の半導体層と絶縁膜との上に形成され、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層と、第2の半導体層の上に形成され、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層とを備え、第2の半導体層における第1導電型の不純物濃度分布がU字のステップ状であり、第1の半導体層側で濃度が高く、第2の半導体層の内部で濃度が低くなり、第3の半導体層側で濃度が再び高くなることを特徴とする。
本発明に係る第3の半導体装置の製造方法は、バイポーラトランジスタを有する半導体装置の製造方法であって、半導体基板の上に第1導電型の第1の半導体層を形成する工程と、半導体基板の素子分離領域に絶縁膜を形成する工程と、第1の半導体層と絶縁膜との上に、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層を形成する工程と、第2の半導体層の上に、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層を形成する工程とを含み、第2の半導体層における第1導電型の不純物濃度分布がU字のステップ状であり、第1の半導体層側で濃度が高く、第2の半導体層の内部で濃度が低くなり、第3の半導体層側で濃度が再び高くなることを特徴とする。
本発明に係る第3の半導体装置及びその製造方法によると、非選択エピタキシャル成長した第2の半導体層にコレクタ領域の第1の半導体層と同じ導電型の不純物が、コレクタ領域側では濃度が高く、第2の半導体層の内部で濃度が低くなり、ベース領域側では濃度が高くなるようにU字のステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第2の半導体層の膜厚を厚くした場合でも、コレクタ抵抗の増大もなく、トランジスタのfTを向上でき、また高電流領域でのhFE、fTの低下をより抑制できるため、トランジスタの電流駆動能力をさらに増加することができる。
上記の半導体装置において、半導体基板の上に複数のバイポーラトランジスタを配置する半導体装置であって、一のバイポーラトランジスタは、第1の半導体層と第2の半導体層とに跨って形成され、該第1の半導体層及び該第2の半導体層より不純物濃度が高い第1導電型の拡散層をさらに備えたことが好ましい。
上記の半導体装置の製造方法において、半導体基板の上に複数のバイポーラトランジスタを配置する半導体装置の製造方法であって、第2の半導体層を形成する工程の後に、選択的に第1導電型の不純物をドーピングすることにより、一のバイポーラトランジスタにおける第1の半導体層と第2の半導体層とに跨って該第1の半導体層及び該第2の半導体層より不純物濃度が高い第1導電型の拡散層を形成する工程をさらに含むことが好ましい。
上記の構成によると、半導体基板上に耐圧の異なる2種類のトランジスタを、fTや電流駆動能力を損なうことなく構成できる。
また、上記の半導体装置及びその製造方法において、第2の半導体層はSi(Si1-X1-Y1GeX1CY1においてX1=Y1=0である)からなり、第3の半導体層はSiGe層又はSiGeC層(Si1-X2-Y2GeX2CY2において0<X2<1である)からなることが好ましい。
上記の構成によると、ベース抵抗とコレクタ抵抗が低く、かつ高周波特性が優れた、エピタキシャル成長を用いたヘテロ接合バイポーラトランジスタを構成できる。
本発明に係る半導体装置及びその製造方法によると、第1導電型の不純物をドーピングしたSiバッファ層を非選択エピタキシャル成長してから、第2導電型の不純物をドーピングしたSiGe層又はSiGeC層を非選択エピタキシャル成長することにより、Siバッファ層を厚く形成できるため、絶縁膜上にも十分な膜厚の多結晶Si膜と多結晶SiGe膜又はSiGeC膜を形成できるようになり、外部ベース引出し領域の抵抗を削減できる。そのため、ベース抵抗を低減できて低ノイズ化が可能になり、コレクタ抵抗の増加も少ないため、高電流領域のhFE、fTの低下を抑制できて、トランジスタの電流駆動能力を向上することができる。
また、Siバッファ層の第1導電型の不純物濃度分布を、ベース側では薄く、コレクタ側に向かって濃くなるようにステップ状に形成することができるため、従来、コレクタ領域への第1導電型の不純物のイオン注入(SICイオン注入)によって実現していた効果を、イオン注入を行なわずに実現できる。そのため、高fTで電流駆動能力が増加した高性能トランジスタを、製造工程を削減して実現できる。
(第1の実施形態)
本発明の第1の実施形態に係る半導体装置及びその製造方法について、図1から図7を参照しながら説明する。
本発明の第1の実施形態に係る半導体装置及びその製造方法について、図1から図7を参照しながら説明する。
図1は、本発明の第1の実施形態に係る半導体装置の断面図であり、図2から図6は、この半導体装置の製造方法を示す工程断面図である。また図7は、この半導体装置の不純物濃度分布である。
図1に示すように、p型半導体基板1上にコレクタ領域となるn型不純物埋込み領域2と、これより濃度が低く活性領域となるn型エピタキシャル層3と、コレクタ引出し領域となる高濃度n型不純物拡散領域5が形成され、素子分離領域4にはSiO2などの絶縁物が形成されている。
n型エピタキシャル層3と素子分離領域4上には、Si層とSiGe層が積層されている。ここで、n型エピタキシャル層3上には、コレクタ領域となるn型不純物をドーピングしたn型Siバッファ層(単結晶領域)6と、ベース領域となるp型不純物をドーピングしたp型SiGe層/p型Si層(単結晶領域)8とが積層されている。また、素子分離領域4上には、ベース引出し領域となるp型Siバッファ層(多結晶領域)15と、p型SiGe層/p型Si層(多結晶領域)9とが積層されている。さらに、ベース領域とベース引出し領域の間のn型エピタキシャル層3上には、ベース引出し領域の一部となるp型Si拡散層(単結晶領域)14と、p型SiGe層/p型Si拡散層(単結晶領域)16とが積層されている。n型Siバッファ層6は、後述するように、非選択エピタキシャル成長時にn型不純物を一定にドーピングすることによって形成される。
ベース領域となる単結晶のp型SiGe層/p型Si層(単結晶領域)8の上部には、エミッタ窓が開孔されたSiO2膜10、エミッタ引出し領域となるn型多結晶Si膜11が形成され、SiO2膜10の開孔部にエミッタ領域となるn型エミッタ拡散層12が形成される。
ベース引出し領域となるp型Siバッファ層(多結晶領域)15と、p型SiGe層/p型Si層(多結晶領域)9と、p型SiGe層/p型Si拡散層(単結晶領域)16と、エミッタ引出し領域となるn型多結晶Si膜11は、SiO2などによって構成される層間絶縁膜17によって被覆される。層間絶縁膜17にコンタクトを開口し、ベース引出し領域となるp型SiGe層/p型Si拡散層(多結晶領域)9と、エミッタ引出し領域となるn型多結晶Si膜11と、コレクタ引出し領域となる高濃度n型不純物拡散領域5にそれぞれ接続するベースAl電極18と、エミッタAl電極19と、コレクタAl電極20とが形成されている。
なお、n型エピタキシャル層3が第1導電型の第1の半導体層となり、n型Siバッファ層(単結晶領域)6が第1導電型の第2の半導体層となり、p型SiGe層/p型Si層(単結晶領域)8が第2導電型の第3の半導体層となる。
次に、図1に示すバイポーラトランジスタの製造方法について説明する。
まず図2において、p型半導体基板1の上に、コレクタ領域となる高濃度の砒素をドーピングしたn型不純物埋込み領域2を形成し、エピタキシャル成長によって、コレクタ領域となるn型エピタキシャル層3を形成する。コレクタ領域となる部分以外にSiO2膜などの絶縁膜を使用して、素子分離領域4を形成し、コレクタ引出し領域に高濃度のリンをドーピングした高濃度n型不純物拡散領域5を形成する。
次に、n型エピタキシャル層3と素子分離領域4上に、非選択エピタキシャル成長によって、リンを一定な不純物濃度でドーピングしたSi膜を100nm程度成長させる。このとき、n型エピタキシャル層3上には、コレクタ領域となるn型Siバッファ層(単結晶領域)6が形成され、素子分離領域4上には、n型Siバッファ層(多結晶領域)7が形成される。
この非選択エピタキシャル成長は、MBE、UHV−CVDあるいはLP−CVD技術を用いて実施できる。以下、UHV−CVD法によるn型Siバッファ層の成長方法について説明する。超高真空(UHV)状態に排気された反応チャンバー内にウエハを投入した後、650℃から800℃程度の温度まで昇温し、2分から20分程度アニールを行う。この処理ステップにおいて、シリコン基板表面に形成されている自然酸化膜を除去することができ、エピタキシャル成長を行いたい領域に清浄なSi面を露出させる。次に、ウエハの温度を500℃から650℃程度の温度まで低下させ、ウエハ面内の温度分布が均一化されるまで保持する。その後、所定の流量のジシラン(Si2H6)、ホスフィン(PH3)を一定の流量で反応チャンバーに流すことにより、リンを一定な不純物濃度でドーピングしたSi膜を成長させる。
次に図3において、n型Siバッファ層(単結晶領域)6とn型Siバッファ層(多結晶領域)7上に、非選択エピタキシャル成長によって、ホウ素をドーピングしたSiGe膜を10〜100nm程度成長させた後に、同じくホウ素をドーピングしたSi膜を非選択エピタキシャル成長により10〜100nm程度成長する。このとき、n型Siバッファ層(単結晶領域)6上には、ベース領域となるp型SiGe層/p型Si層(単結晶領域)8が形成され、n型Siバッファ層(多結晶領域)7上には、p型SiGe層/p型Si層(多結晶領域)9が形成される。
この非選択エピタキシャル成長も、MBE、UHV−CVDあるいはLP−CVD技術を用いて実施でき、前記のn型Siバッファ層の成長と連続して、同一の設備で成長できる。以下、UHV−CVD法によるp型SiGe層/p型Si層の成長方法について説明する。前記のn型Siバッファ層の成長後、所定の流量のジシラン(Si2H6)、モノゲルマン(GeH4)、ジボラン(B2H6)を一定の流量で反応チャンバーに流すことにより、ホウ素をドーピングしたSiGe膜を成長させる。ここで、モノゲルマン(GeH4)の流量を段階的に減少させてGeの組成率に傾斜をもたせてもよい。次に、所定の流量のジシラン(Si2H6)、ジボラン(B2H6)を反応チャンバーに流すことにより、ホウ素をドーピングしたSi膜を成長させる。
ホウ素をドーピングしたp型Si層の所定の領域には後工程にてエミッタとなるn型不純物がドーピングされる。また、SiGe層とSi層の膜厚は、目標とするバイポーラトランジスタの性能(fTやCE耐圧など)により任意の膜厚に設計することができる。
次に図4において、このp型SiGe層/p型Si層(単結晶領域)8と、p型SiGe層/p型Si層(多結晶領域)9と、n型Siバッファ層(単結晶領域)6と、n型Siバッファ層(多結晶領域)7とからなるSi層とSiGe層の積層膜を、RIEなどの異方性エッチングによってパターニングする。その後、50nm程度の膜厚のSiO2膜10をCVD法によって堆積させ、RIEなどの異方性エッチングや、ウエットエッチングなどの等方性エッチングを用いて、ベース領域となるp型SiGe層/p型Si層(単結晶領域)8の表面の一部が露出するように開孔部を形成する。
次に図5において、全面に高濃度のリンをドーピングしたn型多結晶Si膜を堆積し、熱処理工程を行い、p型SiGe層/p型Si層(単結晶領域)8の表面にリンを拡散させてn型エミッタ拡散層12を形成する。その後、RIEなどの異方性エッチングを行って、エミッタ引出し領域となるn型多結晶Si膜11を形成し、さらに、SiO2膜に対してRIEなどの異方性エッチングや、ウエットエッチングを行って、n型多結晶Si膜11の下部のSiO2膜10以外を除去する。
次に図6において、全面よりホウ素のイオン注入13と熱処理工程を行なう。これによって、n型Siバッファ層(単結晶領域)6の両側に、p型Si拡散層(単結晶領域)14を形成し、素子分離領域4上に形成された多結晶のSiバッファ層は、p型Siバッファ層(多結晶領域)15となる。また、p型SiGe層/p型Si層(単結晶領域)8の両側には、p型SiGe層/p型Si拡散層(単結晶領域)16が形成される。この工程によって、素子分離領域4上に形成された、p型Siバッファ層(多結晶領域)15と、p型SiGe層/p型Si層(多結晶領域)9と、p型Si拡散層(単結晶領域)14と、p型SiGe層/p型Si拡散層(単結晶領域)16はベース引出し領域となる。
次に図1に示すように、ベース引出し領域となるp型Siバッファ層(多結晶領域)15と、p型SiGe層/p型Si層(多結晶領域)9と、p型SiGe層/p型Si拡散層(単結晶領域)16と、エミッタ引出し領域となるn型多結晶Si膜11の表面に、SiO2膜のような絶縁膜をCVDによって堆積して層間絶縁膜17を形成する。次に、この層間絶縁膜17にRIEなどのような異方性ドライエッチングを行って、ベース引出し領域となるp型SiGe層/p型Si層(多結晶領域)9と、エミッタ引出し領域となるn型多結晶Si膜11と、コレクタ引出し領域となる高濃度n型不純物拡散領域5にコンタクト孔を形成し、ベースAl電極18と、エミッタAl電極19と、コレクタAl電極20とを形成する。
次に図1において、破線(X)−(Y)で示す部分のエミッタ、ベース、コレクタ領域の不純物濃度分布を図7に示す。図7において21は、p型半導体基板1(ホウ素ドーピング)の不純物濃度分布であり、ホウ素の不純物濃度が1×1015cm-3の場合である。22は、コレクタとなるn型不純物埋込み層2(砒素ドーピング)の不純物濃度分布であり、砒素のピーク濃度が2×1019cm-3の場合である。23は、コレクタとなる低濃度のn型エピタキシャル層3(リンドーピング)の不純物濃度分布であり、リンの不純物濃度が1×1016cm-3の場合である。24は、非選択エピタキシャル成長時にリンを一定にドーピングすることによって形成される、コレクタとなるn型Siバッファ層6(リンを一定にドーピング)の不純物濃度分布であり、リンの不純物濃度が1×1016cm-3の場合である。この場合、n型Siバッファ層6の不純物濃度は、n型エピタキシャル層3の不純物濃度とほぼ等しいことが好ましい。25は、ベースとなるp型Si層/p型SiGe層(ホウ素ドーピング)の不純物濃度分布であり、ホウ素の不純物濃度の最大値が2×1019cm-3の場合である。26は、エミッタとなるn型多結晶Si膜(リンドーピング)の不純物濃度分布であり、リンの不純物濃度の最大値が3×1020cm-3の場合である。
これに対して、従来の半導体装置で、非選択エピタキシャル成長したSiバッファ層がノンドーピングで形成される場合、Siバッファ層は、コレクタのn型エピタキシャル層3よりリンがオートドーピングされるだけである。27は、この従来の半導体装置におけるSiバッファ拡散層(リンのオートドーピング)の不純物濃度分布である。なお、27は比較のために示している。
第1の実施形態によると、コレクタ領域となる非選択エピタキシャル成長した半導体層(Siバッファ層)にコレクタ領域のn型エピタキシャル層と同じ導電型のn型の不純物が一定にドーピングされているため、外部ベース領域の抵抗を削減しようとして、半導体層(Siバッファ層)の膜厚を厚くした場合でも、コレクタ抵抗の増大がなく、トランジスタのfTを向上することができる。
なお、第1の実施形態において、非選択エピタキシャル成長時にリンを一定に、すなわち膜厚方向に均一にドーピングしたが、エピタキシャル成長の工程バラツキ、例えば±10%の範囲内でほぼ均一(一定)にドーピングしても本発明の効果は得られる。
(第2の実施形態)
本発明の第2の実施形態に係る半導体装置及びその製造方法について図8を参照しながら説明する。
本発明の第2の実施形態に係る半導体装置及びその製造方法について図8を参照しながら説明する。
図8は、本発明の第2の実施形態に係る半導体装置の不純物濃度分布である。第2の実施形態においては、非選択エピタキシャル成長するn型不純物をドーピングする工程以外は、第1の実施形態と同様な半導体装置の構造及び製造方法を用いることができるため、半導体装置の断面図及び製造方法を説明する工程断面図は省略している。
図8において21は、p型半導体基板1(ホウ素ドーピング)の不純物濃度分布であり、ホウ素の不純物濃度が1×1015cm-3の場合である。22は、コレクタとなるn型不純物埋込み層2(砒素ドーピング)の不純物濃度分布であり、砒素のピーク濃度が2×1019cm-3の場合である。28は、第1の実施形態における不純物濃度分布23より高く、コレクタとなる中濃度のn型エピタキシャル層3(リンドーピング)の不純物濃度分布であり、リンの不純物濃度が1×1017cm-3の場合である。29は、非選択エピタキシャル成長時に、膜厚20nm毎にリン濃度を少しずつ減らし、リンの不純物濃度をステップ状にドーピングすることによって形成され、コレクタとなるn型Siバッファ層6(リンをステップ状にドーピング)の不純物濃度分布である。ここでは、リンの不純物濃度が、n型エピタキシャル層3側では高く(1×1017cm-3)、ベースのp型Si層/p型SiGe層8側では低く(1×1016cm-3)、100nmのn型Siバッファ層6内で、20nm毎にリンの不純物濃度がステップ状に変化するように形成している。
この非選択エピタキシャル成長は、MBE、UHV−CVDあるいはLP−CVD技術を用いて実施できる。以下、UHV−CVD法によるn型Siバッファ層(リンをステップ状にドーピング)の成長方法について説明する。超高真空(UHV)状態に排気された反応チャンバー内にウエハを投入した後、第1の実施形態と同様に650℃から800℃程度の温度でアニールを行い、シリコン基板表面に形成されている自然酸化膜を除去して、エピタキシャル成長を行いたい領域に清浄なSi面を露出させる。次に、ウエハの温度を500℃から650℃程度の温度に保持した後、所定の流量のジシラン(Si2H6)、ホスフィン(PH3)を反応チャンバーに流す。ここで、ジシラン(Si2H6)の流量は一定であるが、ホスフィン(PH3)の流量は、一定の流量を流しているが、20nmの膜厚の成長毎に、その流量を段階的に減少させていく。これにより、n型Siバッファ層内にリンをステップ状に変化するようにドーピングしたSi膜を成長させる。
この場合、n型Siバッファ層6のn型エピタキシャル層3側の不純物濃度は、n型エピタキシャル層3の不純物濃度とほぼ等しいことが好ましい。25は、ベースとなるp型Si層/p型SiGe層8(ホウ素ドーピング)の不純物濃度分布であり、ホウ素の不純物濃度の最大値が2×1019cm-3の場合である。26は、エミッタとなるn型エミッタ拡散層12(リンドーピング)の不純物濃度分布であり、リンの不純物濃度の最大値が3×1020cm-3の場合である。
これに対して、従来の半導体装置で、非選択エピタキシャル成長したSiバッファ層がノンドーピングで形成される場合、Siバッファ層は、コレクタのn型エピタキシャル層3よりリンがオートドーピングされるだけである。27は、この従来の半導体装置におけるSiバッファ拡散層(リンのオートドーピング)の不純物濃度分布である。なお、23と27は比較のために示している。
第2の実施形態によると、コレクタ領域となる非選択エピタキシャル成長した半導体層(Siバッファ層6)にコレクタ領域のn型エピタキシャル層3と同じ導電型のn型の不純物が、コレクタのn型エピタキシャル層3側では濃度が高く、ベース領域側では濃度が低くなるようにステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、半導体層(Siバッファ層6)の膜厚を厚くした場合でも、コレクタ−ベース接合容量の増加がなく、コレクタ抵抗の増大もなく、トランジスタのfTを向上できると共に、第1の実施形態と比べて、高電流領域でのベース領域の押出し効果が抑制され、hFE、fTの低下を第1の実施形態よりも抑制できる。そのため、トランジスタの電流駆動能力をさらに増加することができる。
従来の半導体装置の製造方法では、コレクタ領域にn型不純物をイオン注入する(SICイオン注入)工程を行なうことで、ベース押出し効果の抑制を行っていたが、この第2の実施形態においては、SICイオン注入工程を削減できる。
なお、第2の実施形態においては、中濃度のn型エピタキシャル層3の不純物濃度を均一なドーピングとしているが、この領域をコレクタ方向に向かって濃度が高くなるように形成したほうが、コレクタ抵抗の低減により有効である。
また、n型Siバッファ層6の非選択エピタキシャル成長ではリンをステップ状にドーピングしたが、リンのドーピング量をステップ状ではなく連続的に変化させて傾斜状の不純物濃度分布にしても本発明の効果は得られる。
(第3の実施形態)
本発明の第3の実施形態に係る半導体装置及びその製造方法について図9を参照しながら説明する。
本発明の第3の実施形態に係る半導体装置及びその製造方法について図9を参照しながら説明する。
図9は、本発明の第3の実施形態に係る半導体装置の不純物濃度分布である。第3の実施形態においては、非選択エピタキシャル成長するn型不純物をドーピングする工程以外は、第1の実施形態と同様な半導体装置の構造及び製造方法を用いることができるため、半導体装置の断面図及び製造方法を説明する工程断面図は省略している。
図9において21は、p型半導体基板(ホウ素ドーピング)の不純物濃度分布であり、ホウ素の不純物濃度が1×1015cm-3の場合である。22は、コレクタとなるn型不純物埋込み層(砒素ドーピング)の不純物濃度分布であり、砒素のピーク濃度が2×1019cm-3の場合である。28は、第1の実施形態におけるn型エピタキシャル層の不純物濃度分布23より高く、コレクタとなる中濃度のn型エピタキシャル層(リンドーピング)の不純物濃度分布であり、リンの不純物濃度が1×1017cm-3の場合である。30は、非選択エピタキシャル成長時に、膜厚15nm毎にリン濃度を少しずつ減らし、その後再びリン濃度を少しずつ増やすことにより、リンの不純物濃度をU字のステップ状にドーピングすることによって形成され、コレクタとなるn型Siバッファ層(リンをU字のステップ状にドーピング)の不純物濃度分布である。ここでは、リンの不純物濃度が、n型エピタキシャル層3側では高く(1×1017cm-3)、100nmのn型Siバッファ層30の内部で、膜厚15nm毎にリン濃度を下げていき、成長膜厚が45nmから70nmの部分を1×1016cm-3の不純物濃度で形成後、再び膜厚15nm毎にリン濃度を上げ、ベースのp型Si層/p型SiGe層8側では、3×1016cm-3まで高くなるように、U字のステップ状にリンの不純物濃度分布を形成している。
この非選択エピタキシャル成長は、MBE、UHV−CVDあるいはLP−CVD技術を用いて実施できる。以下、UHV−CVD法によるn型Siバッファ層(リンをU字のステップ状にドーピング)の成長方法について説明する。超高真空(UHV)状態に排気された反応チャンバー内にウエハを投入した後、第1の実施形態と同様に650℃から800℃程度の温度でアニールを行い、シリコン基板表面に形成されている自然酸化膜を除去して、エピタキシャル成長を行いたい領域に清浄なSi面を露出させる。次に、ウエハの温度を500℃から650℃程度の温度に保持した後、所定の流量のジシラン(Si2H6)、ホスフィン(PH3)を反応チャンバーに流す。ここで、ジシラン(Si2H6)の流量は一定であるが、ホスフィン(PH3)の流量は、一定の流量を流しているが、15nmの膜厚の成長毎に、その流量を段階的に減少させていき、膜厚が45nmから70nmの間はりンの不純物濃度が、1×1016cm-3になるように一定の流量を流した後、再び膜厚15nm毎にホスフィン(PH3)の流量を段階的に増加させていく。これにより、n型Siバッファ層内にリンをU字のステップ状に変化するようにドーピングしたSi膜を成長させる。
この場合、n型Siバッファ層6のn型エピタキシャル層3側の不純物濃度は、n型エピタキシャル層3の不純物濃度とほぼ等しいことが好ましい。25は、ベースとなるp型Si層/p型SiGe層8(ホウ素ドーピング)の不純物濃度分布であり、ホウ素の不純物濃度の最大値が2×1019cm-3の場合である。26は、エミッタとなるn型エミッタ拡散層12(リンドーピング)の不純物濃度分布であり、リンの不純物濃度の最大値が3×1020cm-3の場合である。
これに対して、従来の半導体装置で、非選択エピタキシャル成長したSiバッファ層がノンドーピングで形成される場合、Siバッファ層は、コレクタのn型エピタキシャル層3よりリンがオートドーピングされるだけである。27は、この従来の半導体装置におけるSiバッファ拡散層(リンのオートドーピング)の不純物濃度分布である。なお、23と27は比較のために示している。
第3の実施形態によると、コレクタ領域となる非選択エピタキシャル成長した半導体層(Siバッファ層6)にコレクタ領域のn型エピタキシャル層3と同じ導電型のn型の不純物が、コレクタのn型エピタキシャル層3側では濃度が高く、半導体層(Siバッファ層6)の内部で濃度が低くなり、再びベース領域側では濃度が高くなるようにU字のステップ状にドーピングされているため、外部ベース領域の抵抗を削減しようとして、第2の半導体層の膜厚を厚くした場合でも、コレクタ抵抗の増大もなく、トランジスタのfTを向上できる。
また第2の実施形態と比べて、ベース−コレクタ接合部の不純物濃度が高くなっているため、高電流領域でのベース領域の押出し効果がより抑制され、hFE、fTの低下を第2の実施形態よりもさらに抑制できる。そのため、トランジスタの電流駆動能力をさらに増加することができる。
従来の半導体装置の製造方法では、コレクタ領域にn型不純物をイオン注入する(SICイオン注入)工程を2回以上行なうことで、コレクタ領域において、ベース−コレクタ間の接合近傍のみ不純物濃度を高めることを実現していたが、第3の実施形態においては、SICイオン注入工程をすべて削減できる。
なお、第3の実施形態においては、中濃度のn型エピタキシャル層3の不純物濃度を均一なドーピングとしているが、この領域をコレクタ方向に向かって濃度が高くなるように形成した方が、コレクタ抵抗の低減により有効である。また、n型Siバッファ層6の非選択エピタキシャル成長では、リンを始めステップ状に後で逆向きのステップ状にドーピングしたが、リンのドーピング量をステップ状ではなく連続的に変化させてU字状、又はV字状の不純物濃度分布にしても本発明の効果は得られる。
(第4の実施形態)
本発明の第4の実施形態に係る半導体装置及びその製造方法について、図10(a),(b)を参照しながら説明する。
本発明の第4の実施形態に係る半導体装置及びその製造方法について、図10(a),(b)を参照しながら説明する。
図10(a),(b)は、本発明の第4の実施形態に係る半導体装置の断面図である。図10(a),(b)では、半導体基板上に複数個のバイポーラトランジスタを構成する場合を示しており、一方のトランジスタ(a)は、CE間耐圧が2V程度の低耐圧であるが、他方のトランジスタ(b)は、CE間耐圧が4V以上の高耐圧であり、この2種類の耐圧のトランジスタに対して、それぞれの高周波特性を向上させた構成である。
図10(a),(b)において、p型半導体基板1上にコレクタ領域となるn型不純物埋込み領域2と、これより濃度が低く活性領域となるn型エピタキシャル層3と、コレクタ引出し領域となる高濃度n型不純物拡散領域5が形成され、素子分離領域4にはSiO2などの絶縁物が形成されている。
n型エピタキシャル層3と素子分離領域4上には、Si層とSiGe層が積層されている。ここで、n型エピタキシャル層3上には、コレクタ領域となるn型不純物をドーピングしたn型Siバッファ層(単結晶領域)6と、ベース領域となるp型不純物をドーピングしたp型SiGe層/p型Si層(単結晶領域)8とが積層されている。また、素子分離領域4上には、ベース引出し領域となるp型Siバッファ層(多結晶領域)15と、p型SiGe層/p型Si層(多結晶領域)9とが積層されている。さらに、ベース領域とベース引出し領域の間のn型エピタキシャル層3上には、ベース引出し領域の一部となるp型Si拡散層(単結晶領域)14と、p型SiGe層/p型Si拡散層(単結晶領域)16とが積層されている。
ベース領域となる単結晶のp型SiGe層/p型Si層(単結晶領域)8の上部には、エミッタ窓が開孔されたSiO2膜10、エミッタ引出し領域となるn型多結晶Si膜11が形成され、SiO2膜10の開孔部にエミッタ領域となるn型エミッタ拡散層12が形成される。
ベース引出し領域となるp型Siバッファ層(多結晶領域)15と、p型SiGe層/p型Si層(多結晶領域)9と、p型SiGe層/p型Si拡散層(単結晶領域)16と、エミッタ引出し領域となるn型多結晶Si膜11は、SiO2などによって構成される層間絶縁膜17によって被覆される。層間絶縁膜17にコンタクトを開口し、ベース引出し領域となるp型SiGe層/p型Si拡散層(多結晶領域)9と、エミッタ引出し領域となるn型多結晶Si膜11と、コレクタ引出し領域となる高濃度n型不純物拡散領域5にそれぞれ接続するベースAl電極18と、エミッタAl電極19と、コレクタAl電極20とが形成されている。
また、図10(a)に示す耐圧は低いがfTを向上させたトランジスタにおいては、コレクタ領域のn型エピタキシャル層3と、n型Siバッファ層(単結晶領域)6とに跨って、これらの不純物濃度より高い中濃度のn型SIC拡散層31を形成している。
この図10(a),(b)に示すバイポーラトランジスタを集積する半導体装置の製造方法は、第1の実施形態と同様であるが、n型SIC拡散層31については、n型Siバッファ層(単結晶領域)6の形成工程と、p型SiGe層/p型Si層(単結晶領域)8の形成工程との間にリンをイオン注入することで形成できる。
ここで、リンのイオン注入は、例えば加速エネルギーが200keVから300keV、ドーズ量が1×1013cm-2から5×1013cm-2で行い、n型SIC拡散層31内の不純物濃度のピークが、1×1017cm-3から5×1017cm-3になるように形成する。
なお、リンのイオン注入はp型SiGe層/p型Si層(単結晶領域)8の形成工程の後に行なうこともできる。
第4の実施形態によると、コレクタ領域のn型エピタキシャル層3と非選択エピタキシャル成長した半導体層(Siバッファ層6)を有するバイポーラトランジスタのうち複数個は、図10(a)に示すように、n型エピタキシャル層3とn型Siバッファ層(単結晶領域)6よりも不純物濃度が高いn型SIC拡散層31をSICイオン注入により形成することで、低耐圧であるがトランジスタの高速性を優先して設計でき、かつ図10(b)に示すように、SICイオン注入を行なわない高耐圧のトランジスタは、非選択エピタキシャル成長したn型Siバッファ層(単結晶領域)6に、コレクタ領域のn型エピタキシャル層3と同じ導電型のn型の不純物が一定にドーピングされているため、従来の半導体装置の製造方法によって得られるトランジスタよりも、コレクタ抵抗が低く、トランジスタのfTを向上でき、また高電流領域でのhFE、fTの低下を抑制できて、トランジスタの電流駆動能力を増加することができる。そのため、半導体基板上に耐圧の異なる2種類のトランジスタを、fTや電流駆動能力を損なうことなく構成できる。
また、従来の半導体装置の製造方法では、このような2種類の耐圧のトランジスタの高周波特性を共に向上させたい場合、それぞれの耐圧のトランジスタに対して最適なSICイオン注入を行なうことが必要であったが、第4の実施形態を用いれば、高耐圧のトランジスタに対しては、SICイオン注入を行なうことなくトランジスタのfTや電流駆動能力を向上できる。
なお、第4の実施形態においては、非選択エピタキシャル成長するSiバッファ層にn型不純物を一定にドーピングした場合について説明しているが、第2の実施形態及び第3の実施形態に示すように、Siバッファ層にn型不純物をステップ状又はU字のステップ状にドーピングした場合についても適用でき、さらに高耐圧のトランジスタのfTや電流駆動能力を向上できる。
なお、本発明の各実施形態において、非選択エピタキシャル成長によりコレクタとしてn型Siからなるバッファ層を形成しているが、これに代えてn型SiGe又はn型SiGeCからなるバッファ層を形成しても本発明の効果は得られる。この場合、バッファ層のバンドギャップがベース領域のバンドギャップよりも大きくなるようにヘテロ接合を形成すれば良い。
本発明は、ヘテロ接合バイポーラトランジスタを有する半導体装置及びその製造方法等に有用である。
1 p型半導体基板
2 n型不純物埋込み領域
3 n型エピタキシャル層
4 素子分離領域
5 高濃度n型不純物拡散領域
6 n型Siバッファ層(単結晶領域)
7 n型Siバッファ層(多結晶領域)
8 p型SiGe層/p型Si層(単結晶領域)
9 p型SiGe層/p型Si層(多結晶領域)
10 SiO2膜
11 n型多結晶Si膜
12 n型エミッタ拡散層
13 ホウ素のイオン注入
14 p型Si拡散層(単結晶領域)
15 p型Siバッファ層(多結晶領域)
16 p型SiGe層/p型Si拡散層(単結晶領域)
17 層間絶縁膜
18 ベースAl電極
19 エミッタAl電極
20 コレクタAl電極
21 p型半導体基板(ホウ素ドーピング)の不純物濃度分布
22 n型不純物埋込み層(砒素ドーピング)の不純物濃度分布
23 低濃度のn型エピタキシャル層(リンドーピング)の不純物濃度分布
24 n型Siバッファ層(リンを一定にドーピング)の不純物濃度分布
25 p型Si層/p型SiGe層(ホウ素ドーピング)の不純物濃度分布
26 n型多結晶Si層(リンドーピング)の不純物濃度分布
27 Siバッファ拡散層(リンのオートドーピング)の不純物濃度分布
28 中濃度のn型エピタキシャル層(リンドーピング)の不純物濃度分布
29 n型Siバッファ層(リンをステップ状にドーピング)の不純物濃度分布
30 n型Siバッファ層(リンをU字のステップ状にドーピング)の不純物濃度分布
31 n型SIC拡散層
2 n型不純物埋込み領域
3 n型エピタキシャル層
4 素子分離領域
5 高濃度n型不純物拡散領域
6 n型Siバッファ層(単結晶領域)
7 n型Siバッファ層(多結晶領域)
8 p型SiGe層/p型Si層(単結晶領域)
9 p型SiGe層/p型Si層(多結晶領域)
10 SiO2膜
11 n型多結晶Si膜
12 n型エミッタ拡散層
13 ホウ素のイオン注入
14 p型Si拡散層(単結晶領域)
15 p型Siバッファ層(多結晶領域)
16 p型SiGe層/p型Si拡散層(単結晶領域)
17 層間絶縁膜
18 ベースAl電極
19 エミッタAl電極
20 コレクタAl電極
21 p型半導体基板(ホウ素ドーピング)の不純物濃度分布
22 n型不純物埋込み層(砒素ドーピング)の不純物濃度分布
23 低濃度のn型エピタキシャル層(リンドーピング)の不純物濃度分布
24 n型Siバッファ層(リンを一定にドーピング)の不純物濃度分布
25 p型Si層/p型SiGe層(ホウ素ドーピング)の不純物濃度分布
26 n型多結晶Si層(リンドーピング)の不純物濃度分布
27 Siバッファ拡散層(リンのオートドーピング)の不純物濃度分布
28 中濃度のn型エピタキシャル層(リンドーピング)の不純物濃度分布
29 n型Siバッファ層(リンをステップ状にドーピング)の不純物濃度分布
30 n型Siバッファ層(リンをU字のステップ状にドーピング)の不純物濃度分布
31 n型SIC拡散層
Claims (10)
- バイポーラトランジスタを有する半導体装置であって、
半導体基板の活性領域に設けられた第1導電型の第1の半導体層と、
前記半導体基板の素子分離領域に設けられた絶縁膜と、
前記第1の半導体層と前記絶縁膜との上に形成され、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層と、
前記第2の半導体層の上に形成され、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ前記第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層とを備え、
前記第2の半導体層における第1導電型の不純物濃度分布がほぼ一定であることを特徴とする半導体装置。 - バイポーラトランジスタを有する半導体装置であって、
半導体基板の活性領域に設けられた第1導電型の第1の半導体層と、
前記半導体基板の素子分離領域に設けられた絶縁膜と、
前記第1の半導体層と前記絶縁膜との上に形成され、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層と、
前記第2の半導体層の上に形成され、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ前記第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層とを備え、
前記第2の半導体層における第1導電型の不純物濃度分布がステップ状であり、前記第1の半導体層側で濃度が高く、前記第3の半導体層側で濃度が低くなることを特徴とする半導体装置。 - バイポーラトランジスタを有する半導体装置であって、
半導体基板の活性領域に設けられた第1導電型の第1の半導体層と、
前記半導体基板の素子分離領域に設けられた絶縁膜と、
前記第1の半導体層と前記絶縁膜との上に形成され、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層と、
前記第2の半導体層の上に形成され、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ前記第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層とを備え、
前記第2の半導体層における第1導電型の不純物濃度分布がU字のステップ状であり、前記第1の半導体層側で濃度が高く、前記第2の半導体層の内部で濃度が低くなり、前記第3の半導体層側で濃度が再び高くなることを特徴とする半導体装置。 - 前記半導体基板の上に複数の前記バイポーラトランジスタを配置する半導体装置であって、
一の前記バイポーラトランジスタは、前記第1の半導体層と前記第2の半導体層とに跨って形成され、該第1の半導体層及び該第2の半導体層より不純物濃度が高い第1導電型の拡散層をさらに備えたことを特徴とする請求項1〜3のいずれかに記載の半導体装置。 - 前記第2の半導体層はSi(前記Si1-X1-Y1GeX1CY1においてX1=Y1=0である)からなり、
前記第3の半導体層はSiGe層又はSiGeC層(前記Si1-X2-Y2GeX2CY2において0<X2<1である)からなることを特徴とする請求項1〜4のいずれかに記載の半導体装置。 - バイポーラトランジスタを有する半導体装置の製造方法であって、
半導体基板の上に第1導電型の第1の半導体層を形成する工程と、
前記半導体基板の素子分離領域に絶縁膜を形成する工程と、
前記第1の半導体層と前記絶縁膜との上に、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層を形成する工程と、
前記第2の半導体層の上に、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ前記第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層を形成する工程とを含み、
前記第2の半導体層における第1導電型の不純物濃度分布がほぼ一定であることを特徴とする半導体装置の製造方法。 - バイポーラトランジスタを有する半導体装置の製造方法であって、
半導体基板の上に第1導電型の第1の半導体層を形成する工程と、
前記半導体基板の素子分離領域に絶縁膜を形成する工程と、
前記第1の半導体層と前記絶縁膜との上に、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層を形成する工程と、
前記第2の半導体層の上に、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ前記第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層を形成する工程とを含み、
前記第2の半導体層における第1導電型の不純物濃度分布がステップ状であり、前記第1の半導体層側で濃度が高く、前記第3の半導体層側で濃度が低くなることを特徴とする半導体装置の製造方法。 - バイポーラトランジスタを有する半導体装置の製造方法であって、
半導体基板の上に第1導電型の第1の半導体層を形成する工程と、
前記半導体基板の素子分離領域に絶縁膜を形成する工程と、
前記第1の半導体層と前記絶縁膜との上に、Si1-X1-Y1GeX1CY1(0≦X1<1、0≦Y1<1)で表される組成を有する第1導電型の第2の半導体層を形成する工程と、
前記第2の半導体層の上に、Si1-X2-Y2GeX2CY2(0≦X2<1、0≦Y2<1)で表される組成で、かつ前記第2の半導体層よりも小さなバンドギャップを有する第2導電型の第3の半導体層を形成する工程とを含み、
前記第2の半導体層における第1導電型の不純物濃度分布がU字のステップ状であり、前記第1の半導体層側で濃度が高く、前記第2の半導体層の内部で濃度が低くなり、前記第3の半導体層側で濃度が再び高くなることを特徴とする半導体装置の製造方法。 - 前記半導体基板の上に複数の前記バイポーラトランジスタを配置する半導体装置の製造方法であって、
前記第2の半導体層を形成する工程の後に、選択的に第1導電型の不純物をドーピングすることにより、一の前記バイポーラトランジスタにおける前記第1の半導体層と前記第2の半導体層とに跨って該第1の半導体層及び該第2の半導体層より不純物濃度が高い第1導電型の拡散層を形成する工程をさらに含むことを特徴とする請求項6〜8のいずれかに記載の半導体装置の製造方法。 - 前記第2の半導体層はSi(前記Si1-X1-Y1GeX1CY1においてX1=Y1=0である)からなり、
前記第3の半導体層はSiGe層又はSiGeC層(前記Si1-X2-Y2GeX2CY2において0<X2<1である)からなることを特徴とする請求項6〜9のいずれかに記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143652A JP2006324294A (ja) | 2005-05-17 | 2005-05-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005143652A JP2006324294A (ja) | 2005-05-17 | 2005-05-17 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006324294A true JP2006324294A (ja) | 2006-11-30 |
Family
ID=37543776
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005143652A Pending JP2006324294A (ja) | 2005-05-17 | 2005-05-17 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006324294A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244232A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 半導体装置及びその製造方法 |
JP2011003907A (ja) * | 2009-06-22 | 2011-01-06 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタ構造およびその製造方法 |
CN112928026A (zh) * | 2014-08-29 | 2021-06-08 | 株式会社田村制作所 | Ga2O3系半导体元件 |
-
2005
- 2005-05-17 JP JP2005143652A patent/JP2006324294A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008244232A (ja) * | 2007-03-28 | 2008-10-09 | Nec Corp | 半導体装置及びその製造方法 |
JP2011003907A (ja) * | 2009-06-22 | 2011-01-06 | Internatl Business Mach Corp <Ibm> | バイポーラ・トランジスタ構造およびその製造方法 |
CN112928026A (zh) * | 2014-08-29 | 2021-06-08 | 株式会社田村制作所 | Ga2O3系半导体元件 |
CN112928026B (zh) * | 2014-08-29 | 2023-09-19 | 株式会社田村制作所 | Ga2O3系半导体元件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7598539B2 (en) | Heterojunction bipolar transistor and method for making same | |
US9437718B1 (en) | Semiconductor-on-insulator (SOI) lateral heterojunction bipolar transistor having a wide band gap emitter/collector which are epitaxially grown | |
US9553177B2 (en) | Vertically base-connected bipolar transistor | |
US8541812B2 (en) | Semiconductor device and method of manufacture thereof | |
US20030219952A1 (en) | Semiconductor device and method of manufacturing same | |
JP3600591B2 (ja) | 半導体装置の製造方法 | |
JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
JPH07254611A (ja) | 半導体装置及びその製造方法 | |
KR20030028483A (ko) | 실리콘 바이폴라 트랜지스터, 실리콘 바이폴라트랜지스터의 회로 장치 및 제조 방법 | |
JP2001035858A (ja) | 半導体装置及びその製造方法 | |
JP2006324294A (ja) | 半導体装置及びその製造方法 | |
US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
US7368361B2 (en) | Bipolar junction transistors and method of manufacturing the same | |
JPH06163563A (ja) | 半導体装置 | |
JP4014548B2 (ja) | 半導体装置及びその製造方法 | |
JP3643100B2 (ja) | 半導体装置 | |
JP3959695B2 (ja) | 半導体集積回路 | |
JP3908023B2 (ja) | 半導体装置の製造方法 | |
JP2842042B2 (ja) | 半導体装置 | |
JP2812052B2 (ja) | 半導体装置 | |
JP4966949B2 (ja) | 半導体装置及びその製造方法並びにその半導体装置を用いたスーパーヘテロダイン方式の通信機 | |
JP2001338931A (ja) | バイポーラトランジスタおよびその製造方法 | |
JP2005167125A (ja) | 半導体装置及びその製造方法 | |
JP2002368004A (ja) | 半導体装置およびその製造方法 | |
JPH04322432A (ja) | 半導体装置及びその製造方法 |