JP2008244232A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008244232A JP2008244232A JP2007084080A JP2007084080A JP2008244232A JP 2008244232 A JP2008244232 A JP 2008244232A JP 2007084080 A JP2007084080 A JP 2007084080A JP 2007084080 A JP2007084080 A JP 2007084080A JP 2008244232 A JP2008244232 A JP 2008244232A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- emitter
- base
- region
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】シリコン基板10上に形成された第1導電型のコレクタ層15と、コレクタ層13,15の表面部の周辺領域に形成された第2導電型のベース引き出し領域16と、コレクタ層15上とベース引き出し領域16上に形成された第2導電型のベース層17と、ベース層17の表面領域に形成された第1導電型のエミッタ層18とを有するように構成する。こうした構成により、ベース引き出し領域16がベース層17の下に配置されるので、ベース層17とエミッタ層18間に形成する層間絶縁膜20の厚さが小さくなり、エミッタ開口部のアスペクト比が低減されてエミッタ層18の厚さが薄くなり、エミッタ層18の幅が小さくできる。こうしてエミッタ抵抗の増加が抑えられ、エミッタ・ベース容量低減が図られる。
【選択図】図1
Description
前記コレクタ層上と前記ベース引き出し領域上に第2導電型のベース層を形成する工程と、前記ベース層の表面領域に第1導電型のエミッタ層を形成する工程と、を有することを特徴とする。
10 シリコン基板
11 高濃度n型サブコレクタ層
12 素子分離層
13 n型コレクタ層
14 SIC(選択的イオン注入コレクタ層)
15 n型コレクタ層
16 p型ベース引き出し領域
17 p型ベース層
18 n型エミッタ層
19,20 層間絶縁層
21 n型ポリシリコン層
22 n型コレクタ層
24 素子形成部以外の領域
25,26 フォトレジスト
27 エミッタ開口部
Claims (8)
- 半導体基板上に形成された第1導電型のコレクタ層と、
前記コレクタ層の表面部の周辺領域に形成された第2導電型のベース引き出し領域と、
前記コレクタ層上と前記ベース引き出し領域上とに形成された第2導電型のベース層と、
前記ベース層の表面領域に形成された第1導電型のエミッタ層と、を有することを特徴とする半導体装置。 - 前記第2導電型のベース引き出し領域の一部分の直下にフィールド酸化層が形成されている、請求項1に記載の半導体装置。
- 前記第2導電型のベース引き出し領域の一部分の直下にシャロウ・トレンチ・アイソレーション(STI)が形成されている、請求項1に記載の半導体装置。
- 前記第2導電型のベース層が、エピタキシャル成長層、非選択エピタキシャル成長層、及び選択エピタキシャル成長層から選ばれるいずれかである、請求項1から3のいずれか一項に記載の半導体装置。
- 半導体基板上に第1導電型のコレクタ層を形成する工程と、
前記コレクタ層の表面部の周辺領域に第2導電型のベース引き出し領域を形成する工程と、
前記コレクタ層上と前記ベース引き出し領域上とに第2導電型のベース層を形成する工程と、
前記ベース層の表面領域に第1導電型のエミッタ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 半導体基板上に第1導電型のコレクタ層を形成する工程と、
前記コレクタ層の表面部の周辺領域にフィールド酸化層を形成する工程と、
前記コレクタ層と前記フィールド酸化層の上に、それぞれコレクタ層と第2導電型のベース引き出し領域を形成する工程と、
前記コレクタ層上と前記ベース引き出し領域上に第2導電型のベース層を形成する工程と、
前記ベース層の表面領域に第1導電型のエミッタ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 半導体基板上に第1導電型のコレクタ層を形成する工程と、
前記コレクタ層の表面部の周辺領域にシャロウ・トレンチ・アイソレーション(STI)を形成する工程と、
前記コレクタ層と前記STIの上に、それぞれコレクタ層と第2導電型のベース引き出し領域を形成する工程と、
前記コレクタ層上と前記ベース引き出し領域上とに第2導電型のベース層を形成する工程と、
前記ベース層の表面領域に第1導電型のエミッタ層を形成する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第2導電型のベース層を、エピタキシャル成長法、非選択的エピタキシャル成長法、及び選択的エピタキシャル成長法から選択されるいずれかの方法により形成する、請求項5から7のいずれか一項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084080A JP5277555B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007084080A JP5277555B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008244232A true JP2008244232A (ja) | 2008-10-09 |
JP5277555B2 JP5277555B2 (ja) | 2013-08-28 |
Family
ID=39915188
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007084080A Expired - Fee Related JP5277555B2 (ja) | 2007-03-28 | 2007-03-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5277555B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04278545A (ja) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH09199511A (ja) * | 1996-01-19 | 1997-07-31 | Sony Corp | バイポーラトランジスタ |
JP2005032932A (ja) * | 2003-07-10 | 2005-02-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006324294A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
2007
- 2007-03-28 JP JP2007084080A patent/JP5277555B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04278545A (ja) * | 1991-03-06 | 1992-10-05 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
JPH09199511A (ja) * | 1996-01-19 | 1997-07-31 | Sony Corp | バイポーラトランジスタ |
JP2005032932A (ja) * | 2003-07-10 | 2005-02-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2006324294A (ja) * | 2005-05-17 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5277555B2 (ja) | 2013-08-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106206697B (zh) | 绝缘体上硅(soi)衬底上的横向双极结型晶体管(bjt) | |
JP4170246B2 (ja) | 縦型バイポーラ・トランジスタ | |
US7687887B1 (en) | Method of forming a self-aligned bipolar transistor structure using a selectively grown emitter | |
JP4949033B2 (ja) | バイポーラトランジスタ及びその製造方法 | |
EP2062291B1 (en) | Method of manufacturing a bipolar transistor | |
JP2009541979A (ja) | デュアル・シャロー・トレンチ分離及び低いベース抵抗を有するバイポーラ・トランジスタ | |
JP2010010456A (ja) | 半導体装置 | |
JP4845357B2 (ja) | 半導体装置とその製造方法 | |
JP4138806B2 (ja) | バイポーラトランジスタの形成方法 | |
JP2009032967A (ja) | 半導体装置及びその製造方法 | |
WO2013143032A1 (zh) | 半导体器件及其制造方法 | |
JP2001035858A (ja) | 半導体装置及びその製造方法 | |
US20090152670A1 (en) | Semiconductor device and method of fabricating the same | |
US7091578B2 (en) | Bipolar junction transistors and methods of manufacturing the same | |
JP4202389B2 (ja) | バイポーラ半導体構成要素、特にバイポーラ・トランジスタ、および対応するバイポーラ半導体構成要素の製造方法 | |
JP2006210914A (ja) | バイポーラトランジスタ及びその形成方法 | |
JP2006024940A (ja) | 層配置および層配置の製造方法 | |
US20060267149A1 (en) | Bipolar junction transistors and method of manufacturing the same | |
EP2506297A1 (en) | Bi-CMOS Device and Method | |
JP4402953B2 (ja) | 半導体装置の製造方法 | |
JP5277555B2 (ja) | 半導体装置の製造方法 | |
JP3778122B2 (ja) | 半導体装置の製造方法 | |
JP3257523B2 (ja) | 半導体装置の製造方法 | |
JP2006310590A (ja) | 半導体装置及びその製造方法 | |
JP2005057171A (ja) | 半導体装置とその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100302 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120905 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120911 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130423 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130506 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |